KR0152766B1 - 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치 - Google Patents

광디스크의 디지탈음성데이타 동기화 패턴 인서트장치 Download PDF

Info

Publication number
KR0152766B1
KR0152766B1 KR1019900003744A KR900003744A KR0152766B1 KR 0152766 B1 KR0152766 B1 KR 0152766B1 KR 1019900003744 A KR1019900003744 A KR 1019900003744A KR 900003744 A KR900003744 A KR 900003744A KR 0152766 B1 KR0152766 B1 KR 0152766B1
Authority
KR
South Korea
Prior art keywords
output
gate
synchronization pattern
clock
optical disc
Prior art date
Application number
KR1019900003744A
Other languages
English (en)
Other versions
KR910017375A (ko
Inventor
조용섭
Original Assignee
이헌조
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자주식회사 filed Critical 이헌조
Priority to KR1019900003744A priority Critical patent/KR0152766B1/ko
Priority to DE69121614T priority patent/DE69121614T2/de
Priority to EP91400726A priority patent/EP0448455B1/en
Priority to US07/671,492 priority patent/US5199018A/en
Publication of KR910017375A publication Critical patent/KR910017375A/ko
Application granted granted Critical
Publication of KR0152766B1 publication Critical patent/KR0152766B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2545—CDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

광디스크의 디지탈음성데이타 동기화 패턴 인서트장치
제1도는 본 발명 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치의 구성도.
제2도는 제1도의 동기화 패턴 입력제어부를 보다 상세히 도시한도.
제3도는 제1도 광디스크 디지탈신호 처리부의 출력 파형도로서,
(가)는 직렬 비트클럭(BCK)이고,
(나)는 좌, 우클럭(LRCK)이며,
(다)는 직렬 데이타(SD)이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 광디스크 디지탈신호 처리부 2 : 동기화 패턴 입력제어부
2a : 카운터부 2b : 클럭발생부
2c : 타이밍 제어부 2d : 동기화 패턴 발생부
2e : 제어신호 발생부 2f :스위칭부
3 : 광디스크롬 디코더부 4 : 마이크로 프로세서
본 발명은 광응용 디스크 재생장치에 관한 것으로서, 좀더 상세하게는 광디스크 등에 실려 있는 디지탈 음성데이타와 같은 동기화 패턴이 없는 데이타를 외부에서 동기화 패턴을 만들어 주어 광디스크롬 디코더부에, 광디스크 디지탈신호 처리부에서 출력된 디지탈신호 데이타를 정상적으로 입력시키도록 한 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치에 관한 것이다.
일반적인 광디스크 재생장치에 있어서는, 디스크픽업에서 읽어들인 광디스크 디지탈음성 데이타를 광디스크디지탈신호 처리부에서 필요한 데이타로 처리하여 직렬형식(Serial Format) 으로 광디스크롬 디코더부로 출력하게 되는데 이때 광디스크롬 디코더부는 직렬 데이타중 동기화 패턴(FF, 00, FF, FF, FF, FF, FF, FF, FF, FF, 00, FF)의 12바이트(Byte)를 검출한 후 비로서 직렬데이타를 입력하기 시작한다.
그런데, 광디스크 플레이어의 롬디스크에 기록되어 있는 데이타 형식에는 동기화 패턴의 12바이트가 존재하므로서 광디스크롬 디코더부가 광디스크 디지탈신호 처리부에서 출력되는 직렬데이타를 받아들일 수가 있는데, 광디스크 플레이어의 디스크에 기록되어 있는 광디스크 디지탈신호 데이타 형식에는 이러한 12바이트의 동기화 패턴이 없기 때문에 광디스크롬 디코더부내로 데이타가 제타이밍에 입력될 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 이와같은 종래의 문제점을 감안하여 광디스크 디지탈신호 처리부에서 직렬데이타 스트림(streem)이 출력되기 전에 동기화 패턴발생부에서 동기화 패턴을 발생시켜 광디스크롬 디코더부에 입력시켜줌과 아울러 직렬데이타 스트림을 입력시켜 주도록 하는 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치를 제공함에 있다.
이와같은 본 발명의 목적을 달성하기 위한 광디스크의 디지탈음성데이타 동기와 패턴 인서트장치는 디스크픽업으로부터 읽어들인 광디스크의 디지탈음성 데이타를 신호처리하여 직렬데이타, 비트클럭, 싱크신호 및 좌·우클럭을 발생하는 광디스크 디지탈신호 처리수단과; 상기 광디스크 디지탈신호 처리수단의 출력신호를 입력으로 한 후 마이크로 프로세서의 데이타 전송상태에 따라 동기화 패턴을 발생시켜 상기 직렬데이타, 비트클럭 및 좌·우클럭을 제어하고 동기화 패턴의 인서트가 끝남을 알려주는 동기화패턴 입력제어수단과; 상기 동기화패턴 입력제어수단에서 발생되는 12바이트의 동기화패턴을 검출한 후 직렬데이타, 비트클럭 및 좌·우클럭을 디코딩하여 주컴퓨터로 전송하는 광디스크롬 디코더수단으로 이루어짐을 특징으로 한다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 본 발명의 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치의 구성도로서, 이에 도시한 바와같이, 디스크픽업으로부터 출력된 광디스크의 디지탈음성데이타(CD-DA)를 입력으로하여 이를 데이타 처리한 후 직렬데이타(SD), 비트클럭(BCK), 싱크신호(SCOR) 및 좌우클럭(LRCK)을 출력하는 광디스크 디지탈신호 처리부(1)와; 상기 광디스크 디지탈신호 처리부(1)로부터 입력되는 직렬데이타(SD), 비트클럭(BCK), 싱크신호(SCOR) 및 좌우클럭(LRCK)을 입력으로 한 후 마이클 프로세서(4)로부터 출력되는 동기화 패턴 인서트신호(SIC)에 따라 동기화 패턴을 발생시켜 직렬데이타(SD)와 비트클럭(BCK) 및 좌우클럭(LRCK)을 제어함과 아울러 동기화 패턴의 인서트가 끝남을 알려주는 동기화패턴 입력제어부(2)와; 상기 동기화패턴 입력제어부(2)로부터 발생된 12바이트(byte)의 동기화 패턴(FF, 00, FF, FF, FF, FF, FF, FF, FF, FF, 00, FF)을 검출한 후 직렬데이타(SD)와 비트클럭(BCK) 및 좌우클럭(LRCK)을 디코딩하여 주컴퓨터로 전송하는 광디스크롬 디코더부(3)로 구성한다.
상기 동기화패턴 입력제어부(2)는 제2도에 도시된 바와같이, 광디스크 디지탈신호 처리부(1)로부터 입력되는 좌우클럭(LRCK)을 입력받아 이를 소정 타이밍에 맞추어 클럭신호를 발생하는 적분기(IC1) 및 배타적 오아게이트(XOR1)로 이루어진 클럭발생부(2b)와; 상기 마이크로 프로세서(4)의 동기화패턴 인서트신호(SIC) 및 리세트신호(
Figure kpo00002
)를 논리곱하여 클리어신호를 발생하는 앤드게이트(AND4)와; 상기 앤드게이트(AND4)의 클리어 신호 및 클럭발생부(2b)의 클럭신호 레벨에 따라 광디스크 디지탈신호 처리부(1)로부터 입력된 비트클럭(BCK)의 12바이트를 카운트하는 카운터(IC3), 앤드게이트(AND2)(AND3), 인버터게이트(I1)(I8) 및 적분기(IC2)로 이루어진 카운터부(2a)와; 상기 클럭발생부(2b)의 출력 및 카운터부(2a)의 출력을 논리합하여 클럭신호를 발생하는 오아게이트(OR1)와; 상기 광디스크 디지탈신호 처리부(1)로부터 입력되는 싱크신호(SCOR)와 앤드게이트(AND4)의 클리어신호를 입력으로하여 첫 동기화를 만들어 주는 플립플롭(FF1), 인버터게이트(I2) 및 앤드게이트(AND1)로 이루어진 타이밍제어부(2c)와; 상기 타이밍제어부(2c)로부터 입력되는 클리어신호 및 오아게이트(OR1)로부터 입력되는 클럭신호의 레벨에 따라 12바이트의 동기화패턴을 발생시키는 카운터(IC4), 인버터게이트(I3)(I4), 앤드게이트(AND7)(AND8) 및 오아게이트(OR2)로 이루어진 동기화패턴 발생부(2d)와; 그 동기화패턴 발생부(2d)의 카운트신호와 카운터부(2a)의 카운트신호 및 앤드게이트(AND4)의 클리어신호를 입력으로하여 그에따른 제어신호와 동기화패턴 끝신호(SIE)를 발생하는 인버터게이트(I6)(I7), 앤드게이트(AND5)(AND6) 및 플립플롭(FF2)으로 이루어진 제어신호 발생부(2e)와; 상기 제어신호 발생부(2e)의 제어신호, 동기화 패턴 끝신호(SIE) 및 마이크로 프로세서(4)의 동기화패턴 인서트신호(SIC)에 따라 인에이블/디스에이블되어 광디스크 디지탈신호 처리부(1)의 직렬데이타(SD) 및 동기화패턴 발생부(2d) 의 동기화 패턴신호를 선택출력하는 인버터게이트(I5), 오아게이트(OR3), 앤드게이트(AND9) 및 버퍼(B1)(B2)로 이루어진 스위칭부(2f)로 구성한다.
이와같이, 구성된 본 발명의 작용 효과를 제3도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 시스템에 전원을 인가하고 리세트신호(
Figure kpo00003
)를 인가하게 되면 광디스크 디지탈신호 처리부(1)는 디스크픽업으로부터 출력된 광디스크의 디지탈음성데이타(CD-DA)를 읽어들여와 이를 데이타 처리한 후 제3도의 (가) 내지 (다)와 같은 비트클럭(BCK), 좌우클럭(LRCK) 및 직렬데이타(SD) 및 싱크신호(SCOR)를 동기화패턴 입력제어부(2)에 구성된 스위칭부(2f)와 카운터부(2a), 클럭발생부(2b) 및 타이밍제어부(2c)에 인가하게 된다.
이때, 마이크로 프로세서(4)로부터는 동기화패턴 인서트신호(SIC)가 인액티브(L) 상태로 앤드게이트(AND4)를 통해 제어신호 발생부(2e)와 타이밍제어부(2c)에 구성된 플립플롭(FF1)(FF2)의 클리어단자(
Figure kpo00004
) 및 카운터부(2a)와 동기화패턴 발생부(2d)에 구성된 카운터(IC3)(IC4)의 클리어단자(
Figure kpo00005
)에 인가되어 클리어시킴으로써 초기상태에서 스위칭부(2f)의 버퍼(B1)는 인에이블되고, 버퍼(B2)는 디스에이블된다.
따라서, 광디스크 디지탈신호 처리부(1)의 직렬데이타(SD)는 버퍼(B1)를 통해 비트클럭(BCK)과 함께 광디스크롬 디코더부(3)로 제타이밍에 맞추어 입력되지 않는다.
이후, 마이크로 프로세서(4)로부터 동기화패턴 인서트신호(SIC)가 액티브 하이(H)상태로 동기화패턴 입력제어부(2)에 구성된 앤드게이트(AND4)를 통해 타이밍제어부(2c)와 제어신호 발생부(2e)의 플립플롭(FF1)(FF2)의 클리어단자(
Figure kpo00006
)에 인가됨과 아울러 카운터부(2a)에 구성된 앤드게이트(AND3)의 일측 입력단자에 인가되고, 또한 클럭발생부(2b)로 인가되는 광디스크 디지탈신호 처리부(1)의 좌우클럭(LRCK)은 제3도의 (나)와같이, 하이(H)펄스로 배타적 오아게이트(XOR1)의 일측 입력에 인가됨과 아울러 적분기(IC1)를 통해 로우(L)펄스로 배타적 오아게이트(XOR1)의 타측 입력으로 인가됨으로써 그 배타적 오아게이트(XOR1)의 출력에서는 순간적으로 (즉, 적분기(IC1)의 콘덴서에 좌우클럭(LRCK)이 충전되는 소정시간 동안) 하이(H)펄스가 출력되고, 이후로는 계속 로우(L)펄스가 출력된다.
상기 배타적 오아게이트(XOR1)로부터 출력된 하이(H)펄스는 카운터부(2a)의 인버터게이트(I1)를 통해 로우(L)펄스로 반전되어 앤드게이트(AND3)의 타측 입력단자에 인가되고 또한 광디스크 디지탈신호 처리부(1)로부터 출력 싱크신호(SCOR)가 타이밍제어부(2c)의 인버터게이트(I2)를 통해 하이(H)펄스로 반전되어 플립플롭(FF1)의 클럭단자(CLK)에 인가됨으로써 그 플립플롭(FF1) 의 출력단자(Q)에서는 하이펄스가 출력되어 앤드게이트(AND1)와 카운터부(2a)에 구성된 앤드게이트(AND3)의 또다른 입력단자에 인가되고, 그 앤드게이트(AND3)의 또다른 입력단자에는 카운터(IC3)의 출력단자(Q0-Q4)로 출력된 0, 0, 0, 0, 0 신호가 앤드게이트(AND2)에서 논리곱된 후 적분기(IC2)와 인버터게이트(I8)를 통해 하이(H)펄스로 인가되므로 카운터부(2a)의 앤드게이트(AND3)의 출력에서는 로우(L)펄스가 출력되어 카운터(IC3)의 클리어단자(
Figure kpo00007
)에 인가된다.
따라서, 카운터(IC3)는 제3도의 (가)와 같이 광디스크 디지탈신호 처리부(1)로부터 입력되는 비트클럭(BCK)의 16번째 클럭 주기동안 클리어되므로 그 카운터(IC3)의 출력단자(Q0-Q4)에서는 0, 0, 0, 0, 0을 출력하게 되고, 이 신호는 앤드게이트(AND2)에서 논리곱된 후 오아게이트(OR1)를 통해 동기화패턴 발생부(2d)에 구성된 카운터(IC4)의 클럭단자(CLK)에 인가된다.
한편, 타이밍제어부(2c)에 구성된 플립플롭(FF1)의 출력단자(Q)에서 출력된 하이(H)펄스와 앤드게이트(AND4)의 출력에서 출력된 하이(H)펄스는 타이밍제어부(2c)의 앤드게이트(AND1)를 통해 하이(H)펄스로 카운터(IC4)의 클리어단자(
Figure kpo00008
)에 인가되므로써 그 동기화패턴 발생부(2d)의 카운터(IC4)는 비트클럭(BCK)의 1바이트를 카운트하여 이의 출력단자(Q0-Q3)로 1, 0, 0, 0를 출력한다.
이때, 상기 출력단자(Q1)로부터 출력된 로우(L)펄스는 인버터게이트(I3)를 통해 하이(H)펄스로 반전되어 출력단자(Q0)의 하이(H)펄스와 함께 오아게이트(OR2)를 통해 앤드게이트(AND8)의 일측 입력단자에 인가되고, 또한 출력단자(Q0, Q1, Q3)는 앤드게이트(AND7) 및 인버터게이트(I4)를 통해 하이(H)펄스로 상기 앤드게이트(AND8) 및 타측 입력단자로 인가되므로 그 출력에서는 하이(H)펄스가 출력되어 스위칭부(2f)에 구성된 버퍼(B2)의 입력단자에 인가된다.
이때, 동기화패턴 발생부(2d)의 출력단자(Q0-Q3)를 입력으로 한 인버터게이트(I6)(I7), 앤드게이트(AND5)(AND6)의 출력에서는 로우(L)펄스가 출력되어 제어신호 발생부(2e)에 구성된 플립플롭(FF2)의 클럭단자(CLK)에 인가되고, 또한 동기화패턴 인서트신호(SIC)를 입력으로 한 앤드게이트(AND4)의 출력에서는 하이(H)펄스가 출력되어 플립플롭(FF2)의 클리어단자(
Figure kpo00009
)에 인가되므로 그 플립플롭(FF2)의 출력단자(Q)에서는 동기화패턴 끝신호(SIE)인 로우(L)펄스가 출력된 후 인버터게이트(I5)를 통해 동기화패턴 인서트신호(SIC)를 입력으로 한 오아게이트(OR3)를 통해 스위칭부(2f)에 구성된 버퍼(B2)의 제어단자에 로우(L)펄스를 인가시켜 인에이블 시키게 된다.
따라서 동기화패턴 발생부(2d)로부터 출력된 1바이트의 동기화패턴 신호 1이 버퍼(B2)를 통해 광디스크롬 디코더부(3)로 인가되고, 이후 두번째 동기화패턴은 좌우클럭(LRCK)의 에지(edge)후 비트클럭(BCK)의 17번째 상승구간부터 24번째 상승구간까지 카운터(IC3)가 카운트를 하다가 25번째 상승구간에서 이의 출력단자(Q0-Q4)로 1, 0, 0, 1, 1을 출력하여 이와 연결된 앤드게이트(AND2) 및 오아게이트(OR1)를 통해 카운터(IC4)의 클럭단자(CLK)에 두번째 클럭을 인가시키게 되면 그 카운터(IC4)의 출력단자(Q0-Q3)에서는 0, 1, 0, 0가 출력되고 이를 입력으로 한 앤드게이트(AND8)의 출력에서는 로우(L)펄스가 출력되어 인에이블된 스위칭부(2f)의 버퍼(B2)를 통해 두번째 바이트인 0가 광디스크롬 디코더부(3)에 인가된다.
이러한 과정으로 좌우클럭(LRCK)에지가 6번 발생될때까지 진행되면 최종 동기화 패턴 12바이트가 출력되어 광디스크롬 디코더부(3)에 입력된다.
즉, 12번째 동기화 패턴은 좌우클럭(LRCK)의 에지후 비트클럭(BCK)의 17번째 상승구간부터 24번째 상승구간까지 카운터(IC3)가 카운트를 하다가 25번째 상승구간에서 이의 출력단자(Q0-Q4)로 1, 0, 0, 1, 1을 출력하여 이와 연결된 앤드게이트(AND2) 및 오아게이트(OR1)를 통해 카운터(IC4)의 클럭단자(CLK)에 12번째 클럭을 인가시키게 되면 그 카운터(IC4)의 출력단자(Q0-Q4)에서는 0, 0, 1, 1이 출력되고 이를 입력으로 한 동기화패턴 발생부(2d)의 앤드게이트(AND8) 출력에서는 하이(H)펄스가 출력되어 인에이블된 스위칭부(2f)의 버퍼(B2)를 통해 12번째 바이트인 1을 광디스크롬 디코더부(3)에 인가시킴과 아울러 상기 카운터(IC4)의 출력단자(Q0-Q3)에서 출력된 0, 0, 1, 1의 클럭펄스는 제어신호 발생부(2e)의 인버터게이트(I6)(I7)를 통해 반전되고 앤드게이트(AND5)를 통해 논리곱된 후 이의 출력으로 하이(H)펄스가 출력되어 앤드게이트(AND6)의 일측 입력단자에 인가되고, 또한 카운터(IC3)의 출력단자(Q3)에서도 하이(H)펄스가 출력되어 앤드게이트(AND6)의 타측 입력단자에 인가됨으로써 그 앤드게이트(AND6)의 출력은 하이(H)펄스가 되어 플립플롭(FF2)의 클럭단자(CLK)에 인가된다.
따라서, 상기 플립플롭(FF2)의 출력단자(Q)에서는 동기화패턴 끝신호(SIE)인 하이(H)펄스가 출력되어 마이크로 프로세서(4)에 동기화패턴 입력이 끝났다는 것을 알려줌과 아울러 이 클럭펄스는 동기화패턴 인서트신호(SIC)를 입력으로 한 오아게이트(OR3)를 통해 스위칭부(2f)의 버퍼(B2)를 디스에이블시켜 동기화패턴 발생부(2d)로부터 출력되는 동기화패턴신호를 차단시키고, 동시에 플립플롭(FF2)의 출력단자(Q)로 로우(L)펄스를 출력하여 동기화패턴 인서트신호(SIC)와 함께 앤드게이트(AND9)를 통한 후 스위칭부(2f)의 버퍼(B1)를 인에이블 시키게 된다.
따라서, 광디스크롬 디코더부(3)는 동기화패턴 발생부(2d)로부터 입력되는 12바이트의 동기화패턴을 검출한 후에 비로서 광디스크 디지탈신호 처리부(1)로부터 입력되는 직렬데이타(SD)를 디코딩 처리하여 컴퓨터에 전송하게 된다.
상기 동기화패턴 인서트(Insert)하는 동안 4비트 카운터(IC4)의 출력은 1, 0, 1, 1, 1, 1, 1, 1, 1, 1, 0, 1이 되어 동기화패턴인 FF, 00, FF, FF, FF, FF, FF, FF, FF, FF, 00, FF를 만족시켜 줄 수 있다.
또한 상기 동기화패턴을 인서트 해준 결과를 마이크로 프로세서(4)등에 출력시켜 동기화 패턴 인서트가 끝났음을 알려주는 수단을 사용하게끔 할 수도 있다.
이상에서 상세히 설명한 바와같이, 본 발명에 따르면, 광디스크롬 디코더부가 광디스크 디지탈신호 처리부로부터 출력되는 직렬데이타 스트림을 입력할 때 동기화패턴을 입력시점의 수단으로 아용한다는 제한 때문에, 또는 광디스크 플레이어의 디지탈 음성디스크 등에 실려 있는 광디스크 디지탈 음성데이타와 같이 동기화패턴이 없는 데이타를 입력하지 못한다는 문제를 외부에서 동기화 패턴을 만들어주는 방법을 통하여 동기화패턴이 없는 광디스크 디지탈 음성데이타를 광디스크롬 디코더부가 정상적으로 입력할 수 있는 특징이 있다.

Claims (8)

  1. 디스크픽업으로부터 얻어진 광디스크의 디지탈 음성데이타를 신호 처리하여 직렬데이타, 비트클럭, 싱크신호 및 좌·우클럭을 발생하는 광디스크 디지탈신호 처리수단과; 상기 광디스크 디지탈신호 처리수단의 출력신호를 입력으로 한 후 마이크로 프로세서로부터 동기화패턴 인서트신호에 따라 동기화 패턴을 발생시켜 상기 직렬데이타, 비트클럭 및 좌·우 클럭을 제어하고 동기화 패턴의 인서트가 끝남을 알려주는 동기화패턴 입력제어수단과; 상기 동기화패턴 입력제어수단에서 발생되는 12바이트의 동기화패턴을 검출 후 직렬데이타, 비트클럭 및 좌·우클럭을 디코딩하여 주컴퓨터로 전송하는 광디스크롬 디코더수단으로 구성함을 특징으로 한 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치.
  2. 제1항에 있어서, 동기화패턴 입력제어수단은 상기 광디스크 디지탈신호 처리수단으로부터 얻어진 좌우클럭의 변화시점을 검출하여 하나의 클럭을 발생하는 클럭발생수단과; 상기 마이크로 프로세서의 동기화패턴 인서트신호 및 리세트신호를 앤드게이트(AND4)로 논리곱시키고 그 앤드게이트(AND4)의 출력 및 클럭발생수단의 클럭펄스에 따라 광디스크 디지탈신호 처리수단으로 입력되는 비트클럭의 12바이트를 카운트하는 카운터수단과; 상기 클럭발생수단의 출력 및 카운터수단의 출력을 논리합하는 오아게이트(OR1)와; 상기 광디스크 디지탈신호 처리수단의 싱크신호 및 앤드게이트(AND4)의 출력을 입력하여 첫번째 동기화 패턴을 생성하는 타이밍 제어수단과; 상기 타이밍 제어수단의 출력 및 오아게이트(OR1)의 출력에 따라 12바이트의 동기화패턴을 발생시키는 동기화패턴 발생수단과; 상기 동기화패턴 발생수단, 카운터수단 및 앤드게이트(AND4)의 출력을 입력하여 동기화 패턴 끝신호 및 인에이블/디스에이블신호를 출력하는 제어신호 발생수단과; 상기 제어신호 발생수단의 출력 및 마이크로 프로세서의 동기화 패턴 인서트신호의 레벨에 따라 인에이블/디스에이블되어 광디스크 디지탈 신호 처리수단의 직렬데이타 및 동기화 패턴 발생수단의 동기화 패턴신호를 선택 출력하는 스위칭수단으로 구성함을 특징으로 한 광디스크의 디지탈 음성데이타 동기화 패턴 인서트장치.
  3. 제2항에 있어서, 클럭발생수단은 광디스크 디지탈신호 처리수단의 좌우클럭을 직접 및 적분기(IC1)를 통해 입력받아 배타적 오아게이트(XOR1)로 논리합 반전하여 클럭을 발생하도록 구성함을 특징으로 한 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치.
  4. 제2항에 있어서, 타이밍 제어수단은 상기 광디스크 디지탈신호 처리수단의 싱크신호를 반전시키는 인버터게이트(I2)의 출력을 클럭단자로 입력받고 앤드게이트(AND4)의 출력을 클리어단자로 입력받는 플립플롭의 출력을 상기 앤드게이트(AND4)의 출력과 앤드게이트(AND1)에서 논리곱 하도록 구성함을 특징으로 한 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치.
  5. 제2항에 있어서, 카운터수단은 상기 플립플롭의 출력과 앤드게이트(AND4)의 출력, 클럭발생수단의 출력을 반전시키는 인버터게이트(I1)의 출력을 앤드게이트(AND3)로 논리곱하고 그 앤드게이트(AND3)의 출력 및 광디스크 디지탈신호 처리수단의 비트클럭을 클리어단자 및 클럭단자로 입력받는 카운터(IC3)의 출력(Q0-Q4), 적분기(IC2) 및 인버터게이트(I6)를 통해 상기 앤드게이트(AND3)의 입력에 인가하여 비트클럭을 카운트하도록 구성함을 특징으로 한 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치.
  6. 제2항에 있어서, 동기화패턴 발생수단은 상기 타이밍제어수단의 출력을 클리어단자로 입력받고 오아게이트(OR1)의 출력을 클럭단자로 입력 받는 카운터(IC4)의 출력(Q0-Q3)과 인버터게이트(I3)를 통한 출력(Q1)을 오아게이트(OR2)로 논리합 후 그 오아게이트(OR2) 및 인버터게이트(I4)를 통한 앤드게이트(AND7)의 출력을 앤드게이트(AND8)로 논리곱하여 12바이트의 동기화 패턴을 발생시키도록 구성함을 특징으로 한 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치.
  7. 제2항에 있어서, 제어신호 발생수단은 상기 카운터(IC4)의 출력(Q0,Q1)을 반전시키는 인버터게이트(I6)(I7)의 출력과 직접 입력되는 카운터(IC4)의 출력(Q2, Q3)을 앤드게이트(AND5)로 논리곱하고 그 앤드게이트(AND5)의 출력 및 카운터(IC3)의 출력을 앤드게이트(AND6)를 통해 플립플롭(FF2)의 클럭단자에 인가함과 아울러 앤드게이트(AND4)의 출력을 클리어단자에 인가하여 그 플립플롭(FF2)의 반전 및 비반전 출력단자로 인에이블 신호 및 동기화 패턴 끝신호를 출력하도록 구성함을 특징으로 한 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치.
  8. 제2항에 있어서, 스위칭수단은 상기 플립플롭(FF2)의 반전출력과 동기화 패턴 인서트신호를 앤드게이트(AND9)로 논리곱함과 아울러 플립플롭(FF2)의 비반전출력 및 인버터게이트(I5)를 통한 동기화 패턴 인서트신호를 오아게이트(OR3)로 논리합 후 그 앤드게이트(AND9) 및 오아게이트(OR3)의 출력으로 버퍼(B1)(B2)를 인에이블시켜 광디스크 디지탈신호 처리수단의 직렬데이타 및 카운터수단의 동기화 패턴을 선택 출력하도록 구성함을 특징으로 한 광 디스크의 디지탈음성데이타 동기화 패턴 인서트 장치.
KR1019900003744A 1990-03-20 1990-03-20 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치 KR0152766B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019900003744A KR0152766B1 (ko) 1990-03-20 1990-03-20 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치
DE69121614T DE69121614T2 (de) 1990-03-20 1991-03-18 System zur Einfügung eines Synchronmusters in digitale Audiodaten auf einer optischen Platte
EP91400726A EP0448455B1 (en) 1990-03-20 1991-03-18 A system for inserting a synchronizing pattern in digital audio data on an optical disk
US07/671,492 US5199018A (en) 1990-03-20 1991-03-19 System for inserting a synchronizing pattern in digital audio data on an optical disk

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900003744A KR0152766B1 (ko) 1990-03-20 1990-03-20 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치

Publications (2)

Publication Number Publication Date
KR910017375A KR910017375A (ko) 1991-11-05
KR0152766B1 true KR0152766B1 (ko) 1998-10-15

Family

ID=19297166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003744A KR0152766B1 (ko) 1990-03-20 1990-03-20 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치

Country Status (4)

Country Link
US (1) US5199018A (ko)
EP (1) EP0448455B1 (ko)
KR (1) KR0152766B1 (ko)
DE (1) DE69121614T2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215737B1 (en) * 1997-05-05 2001-04-10 Wea Manufacturing, Inc. Using different sampling rates to record multi-channel digital audio on a recording medium and playing back such digital audio

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357702A (en) * 1980-11-28 1982-11-02 C.N.R., Inc. Error correcting apparatus
US4667318A (en) * 1982-10-21 1987-05-19 Victor Company Of Japan, Ltd. Data producing device in a signal reproducing apparatus
US4825403A (en) * 1983-05-16 1989-04-25 Data General Corporation Apparatus guaranteeing that a controller in a disk drive system receives at least some data from an invalid track sector
JPS6083264A (ja) * 1983-10-14 1985-05-11 Nippon Gakki Seizo Kk フレ−ム同期したカウンタ回路
JPS60106073A (ja) * 1983-11-14 1985-06-11 Toshiba Corp 記録再生装置
JPH087941B2 (ja) * 1986-04-10 1996-01-29 ソニー株式会社 デジタル再生機器の同期方法
US4984249A (en) * 1989-05-26 1991-01-08 First Pacific Networks Method and apparatus for synchronizing digital data symbols

Also Published As

Publication number Publication date
EP0448455A3 (en) 1992-11-25
EP0448455A2 (en) 1991-09-25
KR910017375A (ko) 1991-11-05
DE69121614T2 (de) 1997-01-23
US5199018A (en) 1993-03-30
DE69121614D1 (de) 1996-10-02
EP0448455B1 (en) 1996-08-28

Similar Documents

Publication Publication Date Title
KR0152766B1 (ko) 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치
JP2592054B2 (ja) データ記録方法
JPH1069717A (ja) ディスク回転速度制御回路
JPH0434177B2 (ko)
EP0447319B1 (en) A system for controlling continuous data input of an optical disk
KR0157585B1 (ko) 디스크재생장치의 동기내삽회로 및 동기상태검출회로
KR0127223B1 (ko) 컴팩트 디스크 재생 장치의 서브 큐 코드 인식 장치
JPH04369064A (ja) 割込処理制御方法及びその装置
JPS5943860B2 (ja) フレ−ム同期信号検出回路
KR0139979B1 (ko) 시.디.-롬 디코더의 16비트 병렬 디스크램블러
JP2550981B2 (ja) バイフエ−ズ符号識別再生方式
JPS5564694A (en) Abnormality detection system of memory unit
SU478311A1 (ru) Устройство дл моделировани процесса сбора и обработки информации
JPS6041772B2 (ja) パリテイ作成回路
JP3778228B2 (ja) 指令パルス発生器
JPS5846750A (ja) 調歩再生方式
JPS60195783A (ja) デジタル復調装置
JPS6093351U (ja) 信号受信装置
JPH05181811A (ja) マルチプロセッサーシステムの割り込み制御信号生成装置
JPH02206997A (ja) リモコン信号解読装置
JPH0683755A (ja) 介入要求処理回路
JPH02202110A (ja) チャタリング信号除去回路
JPH10164509A (ja) データ記録送信方法及びデータ記録送信装置
JPH06252911A (ja) Ｃｍｉ信号のタイミング抽出回路
JPS6371984A (ja) オ−デイオカセツトへのデ−タ伝送方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050331

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee