JP2550981B2 - バイフエ−ズ符号識別再生方式 - Google Patents
バイフエ−ズ符号識別再生方式Info
- Publication number
- JP2550981B2 JP2550981B2 JP62074445A JP7444587A JP2550981B2 JP 2550981 B2 JP2550981 B2 JP 2550981B2 JP 62074445 A JP62074445 A JP 62074445A JP 7444587 A JP7444587 A JP 7444587A JP 2550981 B2 JP2550981 B2 JP 2550981B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- code
- discriminator
- frequency
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速光LANシステムに係り、特にバイフエー
ズ符号の識別再生方式に関するものである。
ズ符号の識別再生方式に関するものである。
従来のバイフエーズ符号識別再生方式の一例を第２図
に示し説明する。
に示し説明する。
図において、21は等化器より等化されたバイフエーズ
信号が印加される入力端子、22は識別器、23はタイミン
グ抽出器、24は復号器、25は原信号が得られる原信号出
力端子、26は符号則違反出力が得られる符号違反出力端
子である。なお、復号器14におけるDTはデータ入力端子
を示し、CRVは符号則違反毎にパルスを出力する端子を
示す。
信号が印加される入力端子、22は識別器、23はタイミン
グ抽出器、24は復号器、25は原信号が得られる原信号出
力端子、26は符号則違反出力が得られる符号違反出力端
子である。なお、復号器14におけるDTはデータ入力端子
を示し、CRVは符号則違反毎にパルスを出力する端子を
示す。
そして、従来、光LANシステムの伝送路符号として、
原信号がいかなるデイジタルパターンでもタイミング抽
出のできる1B2B符号が用いられている。中でも原信号が
“0"に対し伝送路符号が“01",原信号“1"に対して伝送
路符号が“10"となるバイフエーズ符号を用いる場合、
その識別再生方式は、第２図に示すように、識別器22と
タイミング抽出器23および復号器24によつて構成されて
おり、入力端子11に印加された等化器よりの等化された
バイフエーズ符号は分岐され、一方はタイミング抽出器
23で原信号の繰り返し周波数f0の２倍である2f0のクロ
ツクが再生される。そして、分岐された他方は識別器22
に入力され、2f0クロツクで定まるタイミングで識別再
生され、復号器24で原信号にもどされる。このとき、バ
イフエーズ符号の前ビツトと後ビツトが互いに排他であ
ることに着目して、符号則違反を検出し、伝送路符号誤
りか監視できるように構成されている。
原信号がいかなるデイジタルパターンでもタイミング抽
出のできる1B2B符号が用いられている。中でも原信号が
“0"に対し伝送路符号が“01",原信号“1"に対して伝送
路符号が“10"となるバイフエーズ符号を用いる場合、
その識別再生方式は、第２図に示すように、識別器22と
タイミング抽出器23および復号器24によつて構成されて
おり、入力端子11に印加された等化器よりの等化された
バイフエーズ符号は分岐され、一方はタイミング抽出器
23で原信号の繰り返し周波数f0の２倍である2f0のクロ
ツクが再生される。そして、分岐された他方は識別器22
に入力され、2f0クロツクで定まるタイミングで識別再
生され、復号器24で原信号にもどされる。このとき、バ
イフエーズ符号の前ビツトと後ビツトが互いに排他であ
ることに着目して、符号則違反を検出し、伝送路符号誤
りか監視できるように構成されている。
前述した従来のバイフエーズ符号識別再生方式では、
識別器を2f0クロツクで動作させなければならないた
め、伝送速度の大きな高速光LANシステムの場合、その
動作速度限界により実現が困難であるという問題点があ
つた。
識別器を2f0クロツクで動作させなければならないた
め、伝送速度の大きな高速光LANシステムの場合、その
動作速度限界により実現が困難であるという問題点があ
つた。
本発明のバイフェーズ符号識別再生方式は、等化され
たバイフェーズ符号を入力とし所定のクロックおよびそ
の１ビット遅延したクロックに基づいてバイフェーズ符
号の前ビット，後ビットを独立に識別再生する識別器
と、識別器からの出力に基づいて原信号を復号するとと
もに、復号時に符号則違反が検出されるごとに所定のパ
ルスを出力する復号器と、等化されたバイフェーズ符号
から抽出された原信号の繰り返し周波数f0の２倍である
2f0クロックを２分周し180゜位相の異なる２つの分周出
力を得る分周器と、復号器からのパルスを所定時間ごと
にカウントすることにより符号誤り率を算出し、この符
号誤り率が所定値を越えることに分周器からの２つの分
周出力のうちのいずれかの分周出力をクロックとして識
別器に供給する識別位相補正回路とを備えるものであ
る。
たバイフェーズ符号を入力とし所定のクロックおよびそ
の１ビット遅延したクロックに基づいてバイフェーズ符
号の前ビット，後ビットを独立に識別再生する識別器
と、識別器からの出力に基づいて原信号を復号するとと
もに、復号時に符号則違反が検出されるごとに所定のパ
ルスを出力する復号器と、等化されたバイフェーズ符号
から抽出された原信号の繰り返し周波数f0の２倍である
2f0クロックを２分周し180゜位相の異なる２つの分周出
力を得る分周器と、復号器からのパルスを所定時間ごと
にカウントすることにより符号誤り率を算出し、この符
号誤り率が所定値を越えることに分周器からの２つの分
周出力のうちのいずれかの分周出力をクロックとして識
別器に供給する識別位相補正回路とを備えるものであ
る。
本発明においては、特定時間内の符号則違反数で識別
クロツク位相を切替える。
クロツク位相を切替える。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
第１図は本発明によるバイフエース符号識別再生方式
の一実施例を示すブロツク図である。
の一実施例を示すブロツク図である。
図において、１は等化器より等化されたバイフエーズ
符号が印加される入力端子、2,3は識別器で、これらは
等化されたバイフエーズ符号を分岐し２つの識別器に入
力し前ビツト，後ビツトを独立に識別再生する手段を構
成している。４はこの識別器2,3の出力を入力とする復
号器、５は入力端子１からの等化されたバイフエーズ符
号を入力とするタイミング抽出器、６はこのタイミング
抽出器５の出力を入力とし原信号の繰り返し周波数f0の
２倍である2f0クロツクを２分周し180゜位相の異なる２
つの分周出力を得る分周器である。７はこの分周器６か
らの180゜位相の異なる２つの分周出力を入力とするク
ロツク切替器、８はカウンタ、９はタイマ、10はクロツ
ク切替制御信号発生器で、これは識別位相補正回路11を
構成し、この識別位相補正回路11は特定時間内の符号則
違反数で識別位相を切替える手段を構成している。
符号が印加される入力端子、2,3は識別器で、これらは
等化されたバイフエーズ符号を分岐し２つの識別器に入
力し前ビツト，後ビツトを独立に識別再生する手段を構
成している。４はこの識別器2,3の出力を入力とする復
号器、５は入力端子１からの等化されたバイフエーズ符
号を入力とするタイミング抽出器、６はこのタイミング
抽出器５の出力を入力とし原信号の繰り返し周波数f0の
２倍である2f0クロツクを２分周し180゜位相の異なる２
つの分周出力を得る分周器である。７はこの分周器６か
らの180゜位相の異なる２つの分周出力を入力とするク
ロツク切替器、８はカウンタ、９はタイマ、10はクロツ
ク切替制御信号発生器で、これは識別位相補正回路11を
構成し、この識別位相補正回路11は特定時間内の符号則
違反数で識別位相を切替える手段を構成している。
12は遅延回路、13は復号器４からの原信号出力が得ら
れる原信号出力端子である。なお、復号器４において、
DTA,DTBはデータ入力端子、CRVは符号則違反毎にパルス
を出力する端子で、このCRV端子は識別位相補正回路11
におけるカウンタ８のＣ端子に接続されている。
れる原信号出力端子である。なお、復号器４において、
DTA,DTBはデータ入力端子、CRVは符号則違反毎にパルス
を出力する端子で、このCRV端子は識別位相補正回路11
におけるカウンタ８のＣ端子に接続されている。
つぎに、この第１図に示す実施例の動作を説明する。
まず、入力端子１からの等化されたバイフエーズ符号
は３つに分岐され、その２つは識別器2,3にそれぞれ入
力され、他の１つはタイミング抽出器５に入力され、原
信号の繰り返し周波数f0の２倍である2f0クロツクが再
生される。これを分周器６で180゜位相の異なる２つのf
0クロツクが作られ、ゲートなどで構成されるクロツク
切替器７で一方が選択され、前ビツトを識別する識別器
２および遅延回路12で１ビツト分クロツクを遅延させ後
ビツトを識別する識別器３にそれぞれ入力される。そし
て、この識別器2,3で識別再生されたバイフエーズ符号
の前ビツトおよび後ビツトは復号器４で原信号にもどさ
れる。
は３つに分岐され、その２つは識別器2,3にそれぞれ入
力され、他の１つはタイミング抽出器５に入力され、原
信号の繰り返し周波数f0の２倍である2f0クロツクが再
生される。これを分周器６で180゜位相の異なる２つのf
0クロツクが作られ、ゲートなどで構成されるクロツク
切替器７で一方が選択され、前ビツトを識別する識別器
２および遅延回路12で１ビツト分クロツクを遅延させ後
ビツトを識別する識別器３にそれぞれ入力される。そし
て、この識別器2,3で識別再生されたバイフエーズ符号
の前ビツトおよび後ビツトは復号器４で原信号にもどさ
れる。
つぎに、分周器６の出力は、このとき識別位相が正し
く選択されていない場合符号則違反となる確立が非常に
大きくなる。そして、復号器４のCRV端子は符号則違反
毎にパルスを出力するので、この信号をカウンタ8,タイ
マ9,クロツク切替制御信号発生器10およびクロツク切替
器７で構成される識別位相補正回路11で特定時間カウン
トし、予め設定しておいた数を越えた場合、180゜位相
の異なる識別クロツクに切替わり、分周器６の出力が不
定となつても、識別位相が正しく設定される。
く選択されていない場合符号則違反となる確立が非常に
大きくなる。そして、復号器４のCRV端子は符号則違反
毎にパルスを出力するので、この信号をカウンタ8,タイ
マ9,クロツク切替制御信号発生器10およびクロツク切替
器７で構成される識別位相補正回路11で特定時間カウン
トし、予め設定しておいた数を越えた場合、180゜位相
の異なる識別クロツクに切替わり、分周器６の出力が不
定となつても、識別位相が正しく設定される。
ここで、カウンタ８は単なるＮ分周カウンタでよく、
プリスケーラーなど１チツプで構成でき、Ｎを設定する
ことでクロツクを切替えたい符号則違反数が設定され
る。また、タイマ９は演算増幅器などで構成されるCR時
限タイマで構成され、CR時定数で設定される時間Ｔ毎に
カウンタ８をリセツト（RT）する。したがつて、符号則
違反になる符号誤り率がN/f0Tをこえた場合、カウンタ
８よりパルスが発生される。そして、このパルスをＴ−
フリップフロップなどで構成されたクロツク切替制御信
号発生器10に入力し、そのパルス毎にＴ−フリップフロ
ップの出力が反転し、クロツク切替器７で識別クロツク
が切替わる。
プリスケーラーなど１チツプで構成でき、Ｎを設定する
ことでクロツクを切替えたい符号則違反数が設定され
る。また、タイマ９は演算増幅器などで構成されるCR時
限タイマで構成され、CR時定数で設定される時間Ｔ毎に
カウンタ８をリセツト（RT）する。したがつて、符号則
違反になる符号誤り率がN/f0Tをこえた場合、カウンタ
８よりパルスが発生される。そして、このパルスをＴ−
フリップフロップなどで構成されたクロツク切替制御信
号発生器10に入力し、そのパルス毎にＴ−フリップフロ
ップの出力が反転し、クロツク切替器７で識別クロツク
が切替わる。
以上説明したように、本発明は、特定時間内の符号則
違反数で識別クロツクの位相を切替えるよう構成されて
いるため、バイフエーズ符号の前ビツト，後ビツトを２
つの識別器で独立に識別することができ、識別器の動作
速度を1/2に緩和できる効果がある。
違反数で識別クロツクの位相を切替えるよう構成されて
いるため、バイフエーズ符号の前ビツト，後ビツトを２
つの識別器で独立に識別することができ、識別器の動作
速度を1/2に緩和できる効果がある。
第１図は本発明によるバイフエーズ符号識別再生方式の
一実施例を示すブロツク図、第２図は従来のバイフエー
ズ符号識別再生方式の一例を示すブロツク図である。 2,3……識別器、６……分周器、７……クロツク切替
器、８……カウンタ、９……タイマ、10……クロツク切
替制御信号発生器、11……識別位相補正回路。
一実施例を示すブロツク図、第２図は従来のバイフエー
ズ符号識別再生方式の一例を示すブロツク図である。 2,3……識別器、６……分周器、７……クロツク切替
器、８……カウンタ、９……タイマ、10……クロツク切
替制御信号発生器、11……識別位相補正回路。
Claims (1)
- 【請求項１】等化されたバイフェーズ符号を入力とし所
定のクロックおよびその１ビット遅延したクロックに基
づいてバイフェーズ符号の前ビット，後ビットを独立に
識別再生する識別器と、 識別器からの出力に基づいて原信号を復号するととも
に、復号時に符号則違反が検出されるごとに所定のパル
スを出力する復号器と、 等化されたバイフェーズ符号から抽出された原信号の繰
り返し周波数f0の２倍である2f0クロックを２分周し180
゜位相の異なる２つの分周出力を得る分周器と、 復号器からのパルスを所定時間ごとにカウントすること
により符号誤り率を算出し、この符号誤り率が所定値を
越えるごとに分周器からの２つの分周出力のうちのいず
れかの分周出力をクロックとして識別器に供給する識別
位相補正回路とを備えることを特徴とするバイフェーズ
符号識別再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62074445A JP2550981B2 (ja) | 1987-03-30 | 1987-03-30 | バイフエ−ズ符号識別再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62074445A JP2550981B2 (ja) | 1987-03-30 | 1987-03-30 | バイフエ−ズ符号識別再生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63242039A JPS63242039A (ja) | 1988-10-07 |
| JP2550981B2 true JP2550981B2 (ja) | 1996-11-06 |
Family
ID=13547437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62074445A Expired - Lifetime JP2550981B2 (ja) | 1987-03-30 | 1987-03-30 | バイフエ−ズ符号識別再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550981B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112422132B (zh) * | 2019-08-23 | 2024-06-18 | 微芯片技术股份有限公司 | 误码率估计和误码校正以及相关系统、方法和装置 |
-
1987
- 1987-03-30 JP JP62074445A patent/JP2550981B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63242039A (ja) | 1988-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466772B2 (en) | Decoding coded data streams | |
| US4027335A (en) | DC free encoding for data transmission system | |
| JPS62151053A (ja) | ノイズ除去回路 | |
| US4611335A (en) | Digital data synchronizing circuit | |
| JPH057908B2 (ja) | ||
| USRE31311E (en) | DC Free encoding for data transmission system | |
| US5056114A (en) | Method and apparatus for decoding Manchester encoded data | |
| JP2550981B2 (ja) | バイフエ−ズ符号識別再生方式 | |
| US4567604A (en) | Biphase signal receiver | |
| CA1303216C (en) | Data transmission and detection system | |
| US3820083A (en) | Coded data enhancer,synchronizer,and parity remover systems | |
| JPH0381219B2 (ja) | ||
| JP3371913B2 (ja) | 波形歪補正装置 | |
| JPH04345967A (ja) | 同期データ取り込み方法および回路 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPH0331025B2 (ja) | ||
| JP3067568B2 (ja) | クロック抽出回路 | |
| GB2243452A (en) | Binary signal bit rate recognition system | |
| JP2531458B2 (ja) | ハイウェイ周波数自動判定方法とその装置 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JPH07120952B2 (ja) | Ｃｍｉ復号化回路 | |
| JPS60244130A (ja) | 識別位相検出方式 | |
| JPH0556087A (ja) | 変調周波数検出回路 | |
| JPS6320774A (ja) | デイジタル信号伝送装置 | |
| JPH10164044A (ja) | 信号検出回路 |