DE3733232C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltung zur Erfassung von auf einem Magnetband aufgezeichneten Digitaldaten.

Aus der DE 31 36 423 A1 ist im Zusammenhang mit einem Digitalsignal-Wiedergabesystem, bei dem von einer rotierenden Speicherscheibe in Form von Bits gespeicherte Digitalsignale gelesen werden, eine Schaltung zum Erfassen periodischer Signale bekannt. Bei diesen periodischen Signalen handelt es sich um Zeitsteuersignale, die auf der rotierenden Speicherscheibe in einem bestimmten Taktabstand aufgezeichnet sind. Damit eine Detektorschaltung, die die aufgezeichneten Zeitsteuersignale detektieren soll, zwischen zwei Zeitsteuersignalen nicht durch äußere Störeinflüsse beeinträchtigt wird, wird die Detektorschaltung nur dann aktiviert, wenn eine Zähleinrichtung, die die zwischen zwei Zeitsteuersignalen liegenden Takte zählt, eine bestimmte Anzahl von Takten gezählt hat, und wieder deaktiviert, wenn eine bestimmte Anzahl von Takten nach Aktivierung der Detektorschaltung aufgetreten ist. Somit kann ein periodisch auftretendes Zeitsteuersignal nur in einem bestimmten Referenzzeitraum wirksam werden. Tritt das Zeitsteuersignal nicht in dem Re­ ferenzzeitraum auf, so wird der Referenzzeitraum so lange vergrößert, bis das gesuchte Zeitsteuersignal wieder in diesen Referenzzeitraum fällt, und gleichzeitig Ersatz­ referenzsignale erzeugt.

Eine solche Schaltung zur Erfassung periodischer Signale eignet sich nicht für eine schnelle Suchlauf-Wiedergabe bei einem Bandgerät, da in diesem Fall die Zeitsteuersignale nicht periodisch auftreten.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Schaltung zur Erfassung von auf einem Magnetband aufgezeichneten Digitaldaten gemäß dem Oberbegriff des Anspruchs 1 derart weiterzubilden, daß die Zuverlässigkeit der Schaltung insbesondere bei der Suchlauf-Wiedergabe erhöht wird.

Diese Aufgabe wird erfindungsgemäß mit den im Patentanspruch 1 angegebenen Maßnahmen gelöst.

Demzufolge ist erfindungsgemäß eine Sperreinrichtung vorgesehen, die bei einer Suchlauf-Wiedergabe mit hoher Bandgeschwindigkeit die Erzeugung eines Ersatzsynchronisiersignales verhindert. Hierdurch ist sichergestellt, daß bei der Suchlauf-Wiedergabe nur Datensignale zur Auswertung durch eine Decodiereinrichtung freigegeben werden, wenn unmittelbar zuvor ein Synchronisiersignal erfaßt werden konnte. Durch diese Maßnahme wird die Erzeugung fehlerhafter Informationen zuverlässig verhindert, wobei insbesondere beim Rückschalten auf Normalbetrieb eine zuverlässige Signalwiedergabe gewährleistet ist.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachstehend anhand der Beschreibung eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine Blockdarstellung einer Schaltung gemäß einem Ausführungsbeispiel.

Fig. 2 eine Darstellung eines in der Schaltung nach Fig. 1 verarbeiteten digitalen Signals.

Fig. 3 ein Blockschaltbild eines Symbolzählers nach Fig. 1.

Fig. 4 ein Zeitdiagramm von Signalen in dem Symbolzähler nach Fig. 3.

Fig. 5 eine Darstellung von Bewegungslinien von Magnetköpfen nach Fig. 1 während einer Suchlauf-Wiedergabe mit hoher Bandgeschwindigkeit.

Fig. 6 eine Darstellung eines Wiedergabesig­ nals, das über die Magnetköpfe nach Fig. 1 während der Such­ lauf-Wiedergabe mit hoher Bandgeschwindigkeit abgenommen wird.

Die Fig. 1 zeigt die Schaltung gemäß einem Ausführungsbeispiel. Die Fig. 2 zeigt das Format eines Signalblocks in einem digitalen Signal, das mittels des Sys­ tems nach Fig. 1 für die Wiedergabe digitaler Daten verarbei­ tet wird. Vor der Beschreibung der Schaltung nach Fig. 1 wird das Format des digitalen Signals anhand der Fig. 2 beschrieben.

Gemäß Fig. 2 enthält ein Block des digitalen Signals in Aufeinanderfolge ein Blocksynchronisiersignal (Synchronisier­ datenmuster) SY, einen Datenkenncode ID, eine Blockadresse BA (Zusatzcode bzw. Subcode: 0-7/8-15 Blöcke, Impulscodemodula­ tion PCM: 0-127 Blöcke), einen Paritätsprüfteil P (der ver­ einfacht als "Parität" bezeichnet wird) und Daten D 0 bis D 31 (für 32 Symbole). Ein Block digitaler Daten hat 36 Sym­ bole. In einem jeden Block des digitalen Signals wird die Parität P allgemein entsprechend dem Datenkenncode ID und der Blockadresse BA bestimmt. Es ist anzumerken, daß ein jedes Symbol 10 Bit bzw. 10 Takten (CK) entspricht.

Gemäß Fig. 1 weist die Schaltung einen Drehzylinder 2 auf. An dem Zylinder 2 sind zwei Magnetköpfe 2 A und 2 B derart angebracht, daß sie zusammen mit dem Zylin­ der 2 umlaufen und ein Magnetband 1 abtasten bzw. überstrei­ chen. Mit den umlaufenden Magnetköpfen 2 A und 2 B werden jeweils digitale Signale von dem Magnetband 1 abgenommen. Die beiden digitalen Signale werden zu einem einzelnen digitalen Wiedergabesignal zusammengesetzt, das über einen Kopfverstär­ ker 3, eine Kurvenausgleich- bzw. Impulsformerschaltung 4 und eine Phasenkopplungsschleifen- bzw. PLL-Schaltung 7 einer Decodiereinrichtung die im weiteren als Datendecodier- und -erkennungsschaltung 9 bezeichnet wird, zugeführt wird. Das digitale Wiedergabesignal wird auch über die PLL-Schaltung 7 und eine Synchronisiereinrichtung 8 einem Blockadressenzähler 11 zugeführt. Der Blockadressenzähler 11 bestimmt entsprechend einer von der Datendecodier- und -erkennungsschaltung 9 abgegebenen Blockadresse BA den werthö­ heren Teil einer Schreibadresse in einem Schreib/Lesespeicher (RAM) 12. Die Synchronisiereinrichtung 8 wird durch das Erfassen eines Blocksynchronisiersignals SY synchronisiert. Die Synchronisiereinrichtung 8 erzeugt Signalverarbeitungs-Zeitsteuerimpulse, die an die Datendecodier- und -erkennungsschaltung 9, eine Subcode- Verarbeitungsschaltung 10 und den Blockadressenzähler 11 angelegt werden. Diese Zeitsteuerimpulse werden für die zeit­ liche Steuerung der Signalverarbeitung in den Schaltungen 9 bis 11 verwendet.

Zugleich erzeugt die Synchronisiereinrichtung 8 Symboladressen für Daten D 0 bis D 31 in der Weise, daß damit der wertniedrige Teil der Schreibadresse in dem Schreib/Lesespeicher 12 bestimmt wird. Die Datendecodier- und -erkennungsschaltung 9 setzt serielle Daten in entsprechende parallele Daten um, wobei modulierte Daten zu 8-Bit-Form decodiert und die Daten identifiziert werden. Der Datenkenncode ID und die Blockadresse BA werden der Paritätsprüfung bzw. Paritätsberechnung unterzogen. Wenn das Ergebnis der Paritätsprüfung positiv ist, nämlich wenn bei einem jeden Bit die Summe aus P und ID oder BA gleich "0" ist, werden der Datenkenncode ID und die Blockadresse BA jeweils der Subcode-Verarbeitungsschaltung 10 bzw. dem Block­ adressenzähler 11 zugeführt.

In einem Impulscodemodulationsbereich (PCM-Bereich) werden die Daten D 0 bis D 31 aus der Datendecodier- und -erkennungs­ schaltung 9 einer Datensammelleitung 13 zugeführt, um in dem Schreib/Lesespeicher 12 eingespeichert zu werden. In einem Subcodebereich (SUB) werden die Daten D 0 bis D 31 aus der Datendecodier- und -erkennungsschaltung 9 der Subcode-Verar­ beitungsschaltung 10 zugeführt. Die in dem Schreib/Lesespei­ cher 12 gespeicherten Daten werden über eine Fehlererken­ nungs/Korrekturschaltung 14 ausgelesen, in der die Daten erfaßt und korrigiert werden. Die mittels der Fehlererken­ nungs/Korrekturschaltung 14 verarbeiteten Daten werden über die Datensammelleitung 13 einer Dateninterpolierschaltung 15 zugeführt. Wenn eine Datenkorrektur nicht möglich ist, werden die Daten einem Interpolierprozeß unterzogen, wie einer Mit­ telwertinterpolation oder einem Prozeß, bei dem ein vorange­ hender Wert beibehalten wird. Die von der Dateninterpolier­ schaltung 15 abgegebenen Daten werden mittels eines Digital/ Analog- bzw. D/A-Wandlers 16 in ein analoges Signal umge­ setzt, das an einen Analogsignalausgang 17 angelegt wird.

Eine Spurnachführsignal-Detektorschaltung 5 nimmt aus dem Ausgangssignal der Impulsformerschaltung 4 ein Spurnachführ­ signal auf. Entsprechend diesem Spurnachführsignal werden von einer Spurführungs-Steuerschaltung 6 die Magnetköpfe 2 A und 2 B zu einer Führung auf den Aufzeichnungsspuren auf dem Magnetband 1 gesteuert.

Gemäß Fig. 3 enthält die Synchronisiereinrichtung 8 eine Synchronisier­ signal-Detektorschaltung 23, die ein von der PLL-Schaltung 7 abgegebenes, aus den seriellen Daten (nach Fig. 4(A)) abge­ leitetes paralleles digitales Signal aufnimmt. Die Detektor­ schaltung 23 erfaßt ein Synchronisierdatenmuster bzw. Syn­ chronisiersignal und gibt ein entsprechendes Synchronisier- Erfassungsimpulssignal (nach Fig. 4(B)) ab. Wenn die Daten auf genaue Weise wiedergegeben werden, werden die Synchroni­ siersignal-Erfassungsimpulse normal ausgegeben. Wenn aus irgendeinem Grund wie durch Aussetzfehler an dem Magnetband 1 in den Daten kein Synchronisierdatenmuster vorliegt, wird kein Synchronisiersignal-Erfassungsimpuls ausgegeben. Ent­ sprechend den Synchronisiersignal-Erfassungsimpulsen (nach Fig. 4(B)) und einem aus einem Decodierer 27 zugeführten Grund-Zeitsteuersignal erzeugt eine Synchronisiersicherungs­ schaltung 24 ein Synchronisiersicherungs-Schaltsignal (nach Fig. 4(C)). Der Zeitpunkt des Synchronisiersicherungs- Schaltimpulses (nach Fig. 4(C)) ist grundlegend durch das von dem Decodierer 27 an die Synchronisiersicherungsschaltung 24 abgegebene Signal bestimmt. Durch diese Schaltung erfolgt eine Synchronisiersicherung für den Schutz eines Zählers 26 vor falschen Synchronisiersignalen. Ein gerade auftretender Synchronisiersicherungs-Schaltimpuls (nach Fig. 4(C)) wird entsprechend einem vorangehenden Synchronisiersignal-Erfas­ sungsimpuls (nach Fig. 4(B)) erzeugt. Von der Synchronisier­ sicherungsschaltung 24 wird nur ein Synchronisiersignal- Erfassungsimpuls (nach Fig. 4(B)) durchgelassen, der während der Dauer des hohen Pegels eines Synchronisiersicherungs- Schaltimpulses (nach Fig. 4(C)) auftritt. Auf diese Weise wird eine Zeit für die Erfassung eines nachfolgenden Synchro­ nisierdatenmusters vorausbestimmt, wobei falsche Synchroni­ sierdatenmuster ausgeschieden werden, die zu Zeitpunkten außerhalb der erwarteten Zeit auftreten.

Es ist anzumerken, daß eine derartige Synchronisiersicherung ein bekanntes Verfahren darstellt.

Die Synchronisiersignal-Erfassungsimpulse (nach Fig. 4(B)) aus der Synchronisiersicherungsschaltung 24 werden über ein NOR- Glied 25 dem Zähler 26 als Zählerlöschsignale zugeführt. Ein Ausgangssignal des Zählers 26 wird an den Decodierer 27 angelegt. Entsprechend dem Ausgangssignal des Zählers 26 erzeugt der Decodierer 27 ein Übertragssignal (nach Fig. 4(E)). Wenn das Synchronisierdatenmuster auf normale Weise in dem digitalen Wiedergabesignal ermittelt wird, wird das Über­ tragssignal zur gleichen Zeit wie der Synchronisiersignal- Erfassungsimpuls abgegeben. Wenn eine zwischen den Decodierer 27 und das NOR-Glied 25 geschaltete Sperreinrichtung 28, die als UND-Glied realisiert ist, durchge­ schaltet gehalten ist und in dem digitalen Wiedergabesignal das Synchronisierdatenmuster fehlt, gelangt das Übertragssig­ nal über das UND-Glied 28 und das NOR-Glied 25 zu dem Zähler 26 und bildet damit ein äquivalentes Synchronisiersignal anstelle eines Synchronisiersignal-Erfassungsimpulses, so daß die Synchronisierung aufrecht erhalten werden kann.

An einen Anschluß 31 wird ein Betriebsartumschaltsignal angelegt, das auf bekannte Weise erzeugt wird. Das Betriebsartumschaltsignal nimmt während der Wiedergabe mit normaler Geschwindigkeit den hohen Pegel und während der Suchlauf-Wiedergabe mit hoher Geschwindigkeit den niedrigen Pegel an. Es ist anzumerken, daß das Digitalsignal-Wiedergabesystem verschiedenerlei Be­ triebsarten einschließlich einer Normalgeschwindigkeits-Wie­ dergabe und einer Hochgeschwindigkeits-Suchwiedergabe hat, die von einer Bedienungsperson durch das Betätigen einer bekannten Vorrichtung gewählt werden können. Das Betriebsartumschaltsignal gelangt von dem Anschluß 31 zu dem UND-Glied 28 und einem ODER-Glied 30. Der Ausgang des ODER-Gliedes 30 ist mit einem Freigabeanschluß EN des Zählers 26 verbunden. Der Übertragssignal-Ausgang des Decodierers 27 ist mit dem ODER- Glied 30 über einen Inverter 29 verbunden. An einen Taktein­ gang des Zählers 26 werden Phasenkopplungsschleifen- bzw. PLL-Taktsignale aus der PLL-Schaltung 7 (nach Fig. 1) ange­ legt. Das Ausgangssignal des Zählers 26 wird an einen Adres­ seneingang des Schreib/Lesespeichers 12 (nach Fig. 1) ange­ legt. Gemäß der vorangehenden Beschreibung erzeugt der Deco­ dierer 27 Zeitsteuersignale, die an die Einheiten 9 bis 11 nach Fig. 1 angelegt werden. Der Decodierer 27 ist mit der Synchronisiersicherungsschaltung 24 verbunden.

Während der Normalgeschwindigkeits-Wiedergabe, bei der das Betriebsartumschaltsignal den hohen Pegel hat, erhält der Freiga­ beanschluß EN des Zählers 26 über den Anschluß 31 und das ODER-Glied 30 das Signal hohen Pegels, so daß der Zähler 26 die PLL-Taktsignale zählen kann. Infolgedessen gibt der Deco­ dierer 27 die Zeitsteuersignale entsprechend dem Ausgangssig­ nal des Zählers 26 auf normale Weise ab, so daß das digitale Wiedergabesignal mittels der Schaltungen 9 bis 11 zu normalen Zeitpunkten verarbeitet werden kann. Zugleich bleibt das UND- Glied 28 durchgeschaltet, so daß das Übertragssignal aus dem Decodierer 27 zu dem Zähler 26 gelangen kann. Selbst wenn daher in dem digitalen Wiedergabesignal ein Synchronisierda­ tenmuster fehlt, dient das Übertragssignal als Synchronisier­ signal, so daß die Synchronisation aufrecht erhalten werden kann.

Während der Suchlauf-Wiedergabe mit hoher Geschwindigkeit, bei der das Betriebsartumschaltsignal den niedrigen Pegel hat, bleibt die Sperreinrichtung bzw. das UND-Glied 28 gesperrt, so daß von diesem kein Übertragssignal durchgelassen wird. Infolgedessen wird der Zähler 26 nur durch einen Synchronisiersignal-Erfassungsim­ puls (nach Fig. 4(B)) aus der Synchronisiersicherungsschal­ tung 24 gelöscht oder rückgesetzt. Zur gleichen Zeit ent­ spricht das Ausgangssignal des ODER-Gliedes 30 dem invertier­ ten Übertragssignal, das von dem Decodierer 27 abgegeben wird. Durch die Vorderflanke eines Synchronisiersignal-Erfas­ sungsimpulses B 1 nach Fig. 4(B) wird der Zähler 26 rückge­ setzt. Nach dem Rücksetzen zählt der Zähler 26 das PLL- Taktsignal über eine Zeitdauer, die der Länge eines Signal­ blockes gemäß Fig. 4(D) entspricht. Nach dem Ablauf dieser Zeit wird durch das invertierte Übertragssignal (gemäß Fig. 4(E)) der Freigabeanschluß EN des Zählers 26 auf den niedri­ gen Pegel gebracht, so daß der Zählvorgang des Zählers 26 unterbrochen wird, wie es in Fig. 4(D) dargestellt ist. Danach bleibt unabhängig von dem PLL-Taktsignal das Ausgangs­ signal des Zählers 26 weg oder unverändert und das Übertrags­ signal gemäß Fig. 4(E) auf dem hohen Pegel, bis der Zähler 26 durch einen aus der Synchronisiersicherungsschaltung 24 zuge­ führten nachfolgenden Synchronisiersignal-Erfassungsimpuls rückgesetzt wird. Wenn der Zähler 26 durch den nachfolgenden späteren Synchronisiersignal-Erfassungsimpuls rückgesetzt wird, kehrt das Übertragssignal auf den niedrigen Pegel zu­ rück. Durch das Übertragssignal niedrigen Pegels erhält der Freigabeanschluß EN des Zählers 26 den hohen Pegel, so daß der Zähler 26 wieder das PLL-Taktsignal zu zählen beginnt.

Falls die Übertragssignal-Impulse während der Suchlauf-Wie­ dergabe mit hoher Geschwindigkeit unmittelbar den den nach­ folgenden Signalblöcken entsprechenden Synchronisiersignal- Erfassungsimpulsen vorangehen, kann der Zähler 26 die PLL- Taktsignale über jede der den jeweiligen Signalblöcken ent­ sprechenden Zeitspannen zählen, obwohl der Zähler 26 durch das invertierte Übertragssignal periodisch für eine außeror­ dentlich kurze Zeitdauer angehalten bzw. ausgeschaltet wird.

Falls die Übertragssignal-Impulse während der Suchlauf-Wie­ dergabe mit der hohen Geschwindigkeit im wesentlichen mit den Synchronisiersignal-Erfassungsimpulsen zusammenfallen, kann der Zähler 26 die PLL-Taktsignale über jede der den jeweili­ gen Signalblöcken entsprechenden Zeitspannen zählen, ohne durch das invertierte Übertragssignal ausgeschaltet zu wer­ den.

Falls während der Suchlauf-Wiedergabe mit hoher Geschwindig­ keit nach der Unterbrechung des Zählvorgangs des Zählers 26 in den wiedergegebenen Daten das Synchronisierdatenmuster fehlt, bleibt das Übertragssignal (nach Fig. 4(E)) weiterhin auf dem hohen Pegel, so daß daher der Zähler 26 weiterhin ausgeschaltet bleibt. Wenn daher während der Suchlauf-Wieder­ gabe mit der hohen Geschwindigkeit infolge eines Aussetzfeh­ lers an dem Magnetband 1 oder dergleichen ein Synchronisier­ datenmuster aus den wiedergegebenen Daten ausfällt, wird für eine einem Signalblock entsprechende Zeitdauer der Symbolzäh­ ler 8 ausgeschaltet, so daß für diese Zeitdauer das Zuführen der Zeitsteuersignale zu den Schaltungen 9 bis 11 (nach Fig. 1) gesperrt ist. Infolgedessen werden bei dem Signalausfall eine unnötige Paritätsprüfung, eine unzuverlässige Datendeco­ dierung und eine unzuverlässige Datenerkennung verhindert. Wenn ein Synchronisierdatenmuster wieder auf normale Weise auftritt, wird der abgeschaltete Zähler 26 durch einen aus der Synchronisiersicherungsschaltung 24 zugeführten Synchro­ nisiersignal-Erfassungsimpuls rückgesetzt, so daß daher das Übertragssignal wieder den niedrigen Pegel annimmt. Durch das Übertragssignal niedrigen Pegels wird der Freigabeanschluß EN des Zählers 26 auf hohen Pegel gebracht, so daß der Zähler 26 wieder das PLL-Taktsignal zu zählen beginnt.

Die Fig. 5 zeigt Linien der Bewegung der umlaufenden Magnet­ köpfe 2 A und 2 B in bezug auf die Spuren auf dem Magnetband 1 während der Such-Wiedergabe mit hoher Geschwindigkeit (bei schnellem Vorlauf FF bzw. bei dem Zurückspulen REW). Gemäß der Darstellung in Fig. 5 überstreichen die umlaufenden Mag­ netköpfe 2 A und 2 B die Spuren auf dem Magnetband 1 auf mit großen Pfeilen dargestellten Bahnen, die schräg zu den Spuren liegen. Im allgemeinen haben die beiden Magnetköpfe 2 A und 2 B voneinander verschiedene Azimuthwinkel, so daß die mittels des ersten Magnetkopfes 2 A auf den Spuren aufgezeichneten Daten auf empfindliche Weise bzw. selektiv von dem ersten Magnetkopf 2 A wiedergegeben werden und die mittels des zwei­ ten Magnetkopfes 2 B auf den Spuren aufgezeichneten Daten selektiv von dem zweiten Magnetkopf 2 B wiedergegeben werden. Infolgedessen enthält während des Suchlaufes mit hoher Ge­ schwindigkeit eine Resultierende der Ausgangssignale der beiden Magnetköpfe 2 A und 2 B gemäß der Darstellung in Fig. 6 gesonderte Wellenpakete bzw. Impulspakete 50 A und 50 B, die jeweils über die Magnetköpfe 2 A und 2 B aufgenommen werden. Infolgedessen treten während des Suchlaufes mit der hohen Geschwindigkeit auch in den Digitaldatenteilen des Wiederga­ besignals periodisch Signalausfälle auf, so daß daher manch­ mal aus dem Wiedergabesignal die Synchronisierdatenmuster wegfallen. Bei dem Auftreten eines derartigen Signalausfalles sind die wiedergegebenen Daten zufallsverteilt und nutzlos, so daß daher eine Paritätsprüfung unnötig ist. Gemäß der vorangehenden Beschreibung wird während des Auftretens eines Signalausfalles, der das Wegfallen eines Synchronisierdaten­ musters aus den wiedergegebenen Daten verursacht, die Synchronisiereinrichtung 8 abgeschaltet, um die unnötige Paritätsprüfung zu verhindern.

Das häufige Auftreten von Signalausfällen macht es schwierig, PCM-Tonfrequenzdaten wiederzugeben. Daher werden während der Suchlauf-Wiedergabe mit der hohen Geschwindigkeit nur die Subcode-Signale wiedergegeben, wonach ein Zugriff entspre­ chend dem Inhalt der wiedergegebenen Subcode-Signale vorge­ nommen wird. Die Subcode-Signale sind an den beiden Endberei­ chen einer jeden Spur aufgezeichnet und werden unter Verwen­ dung des Datenkenncodes ID, der Blockadresse BA und von Subcode-Daten PACK in den Subcode-Bereichen wiedergegeben. Der Datenkenncode ID und die Blockadresse BA werden durch einfache Parität reproduziert. Ferner werden auch während der Suchlauf-Wiedergabe mit der hohen Bandgeschwindigkeit die Subcode-Daten PACK in den Subcode-Bereichen unter einfacher Paritätsprüfung wiedergegeben, da mancherlei falsche Daten auftreten und bei einer C 1-Paritätsprüfung manche der fal­ schen Daten übergangen werden können.

Claims (6)

1. Schaltung zur Erfassung von auf einem Magnetband aufgezeichneten Digitaldaten, die von an einem rotierenden Zylinder (2) angebrachten Magnetköpfen (2 A, 2 B) abgenommen werden, wobei die aufgezeichneten Digitalsignale Synchronisiersignale und Blockadressensignale enthalten, mit einer Synchronisiereinrichtung (23, 24, 26, 27), mit welcher wiedergegebene Synchronisiersignale erfaßbar bzw. Ersatzsynchronisiersignale erzeugbar sind und mit einer Zeitsteuereinrichtung (26, 27), die im Ansprechen auf ein jeweiliges Synchronisiersignal Taktsignale zu zählen beginnt und synchronisierte Zeitsteuersignale zur zeitgerechten Weiterverarbeitung von in den Digitalsignalen enthaltenen Informationen erzeugt,
dadurch gekennzeichnet, daß
während einer Suchlauf-Wiedergabe mit hoher Bandgeschwindigkeit eine Sperreinrichtung (28) die Erzeugung der Ersatz­ synchronisiersignale verhindert und daß
nur bei Erfassung eines Synchronisiersignals eines Datenblocks ein nachfolgendes Datensignal dieses Datenblockes zur Auswertung durch eine Decodiereinrichtung (9) freigegeben wird.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein Überlaufsignal der Zeitsteuereinrichtung (26, 27) als Er­ satzsynchronisiersignal verwendet wird.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Sperren der Zeitsteuersignale mittels der Sperreinrichtung (28) durch ein gleichzeitiges Sperren des Überlaufsignals der Zeitsteuereinrichtung (26, 27) und der Zähl­ funktion eines Zählers (26) bewirkt wird.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß das Sperren der Zählfunktion des Zählers (26) durch das gesperrte Überlaufsignal bewirkt wird.

5. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Synchronisiereinrichtung (8) mittels eines Betriebsartumschaltsignales von einem Normallauf in den Suchlauf-Wiedergabe-Modus umgeschaltet werden kann.

6. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zeitsteuereinrichtung (26, 27) eine Einrichtung (27) aufweist, die das Überlaufsignal, ein Grundzeitsteuersignal für eine Synchronisationssicherungs­ schaltung (24) und mehrere Zeitsteuersignale für eine Sub­ code-Verarbeitungsschaltung (10), eine Decodiereinrichtung (9) und einen Blockadressenzähler (11) bei bestimmten Zählerständen des Zählers (26) erzeugt.