DE3236757A1 - Schaltungsanordnung mit einem ionensensitiven feldeffekttransistor (isfet) und einer auswerteschaltung - Google Patents

Abstract

Ein Flüssigkristall-Sichtgerät soll derart beschaffen sein, daß es bei großem Informationsumfang einen raschen Informationswechsel unabhängig von der Umgebungstemperatur bei möglichst geringem schaltungstechnischen Zusatzaufwand für die Sichtgerät-Ansteuerung ermöglicht. Dafür wird ein nematisches Flüssigkristall-Material - vorzugsweise mit verdrehter Phase und gegebenenfalls mit Zusatz dichroitischer Farbstoffe - gewählt, das bei Ansteuerung seiner Elektrodengruppen-Paare mit einer Frequenz oberhalb eines materialspezifischen Übergangs-Frequenzwertes eine dielektrische Anisotropie anderen Vorzeichens aufweist, als bei Ansteuerung unterhalb jenen Übergangs-Frequenzwertes, mit umgebungstemperaturabhängiger Verschiebung des Übergangs-Frequenzwertes. Dadurch kann die Ansteuerung mit unabhängig von der Umgebungstemperatur fest vorgegebenen Frequenzen und Amplituden erfolgen, weil die Vergrößerung des Betrages der dielektrischen Anisotropie bei niedrigeren Umgebungstemperaturen höhere Rückstellfeldkräfte erbringt. Anwendung beispielsweise bei großen im Freien installierten, also starken Umgebungstemperaturschwankungen ausgesetzten Anzeigetafeln, etwa für die Verkehrslenkung oder in Sportstätten.

Description

• Beschreibung
• Schaltungsanordnung mit einem ionensensitiven Feldeffekttransistor (ISFET) und einer Auswerteschaltung Die Erfindung betrifft eine Schaltungsanordnung mit einem ionensensitiven Feldeffekttransistor (ISFET) und einer Auswerteschaltung.
• Ionensensitive Feldeffekttransistoren (ISFET) sind Bauelemente, mit denen man die Konzentration spezieller Ionenarten in wässrigen Lösungen bestimmen kann. Ein ISFET ist im wesentlichen ein Feldeffekttransistor, dessen Gatefläche mit einem Elektrolyten in Kontakt ist und über eine Elektrode gesteuert wird. Spezielle Schichten auf dem Gate erzeugen in Abhängigkeit von der Ionenkonzentration in der Lösung ein zusätzliches Potential und machen dadurch den Transistor ionensensitiv.
• Es sind mehrere Realisierungen von ISFET's bekannt geworden. Auch über die elektrische Betriebsweise und die Auswerteschaltung bestehen Vorstellungen. Alle diese Arbeiten beschränken sich jedoch auf eine getrennte Lösung dieser Probleme, nämlich der Entwicklung von ISFET's und der dazugehörigen Schaltung.
• Der Erfindung liegt die Aufgabe zugrunde, den Stand der Technik zu verbessern. Insbesondere sollen Schaltungsanordnungen mit ISFET kompakter und preisgünstiger hergestellt werden können.
• Diese Aufgabe wird durch die im Anspruch 1 genannte Erfindung gelöst.
• Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
• Das Hauptproblem besteht in der gleichzeitigen Herstellung von ISFET und integriertem MOS-Transistor, wobei das Sensorgate offen bleiben muß, während das Gate des MOS-Transistors und die gesamte Auswerteschaltung gegen den Elektrolyten geschützt werden müssen.
• Die Erfindung wird nun anhand eines Ausführungsbeispiels und Figuren 1 bis 11 näher erläutert. Dabei stellen die Figuren 1 bis 11 eine vorteilhafte Prozeßfolge dar, mit der dieses Problem gelöst wird. In den schematischen Darstellungen ist jeweils ein Ausschnitt aus einem Silizium-Chip gezeigt, der jeweils auf der linken Seite einen MOS-Transistor mit Silizium-Gate und auf der rechten Seite einen ISFET ergeben soll. Eine geringe örtliche Entfernung dieser beiden Bauelemente in den Zeichnungen kann, muß aber nicht den tatsächlichen Abmessungen auf dem Chip entsprechen. In den Zeichnungen wurde diese enge Darstellung gewählt, um die jeweiligen Ergebnisse der einzelnen Prozeßschritte für die beiden Bauteile gemeinsam darstellen zu können.
• Gemäß den Figuren 1 bis 3 verlaufen die Prozesse zunächst in beiden Bauteilen gleich.
• Die Figur 1 zeigt beispielsweise p-Silizium 1 als Substrat thermisch oxidiert. Die dabei entstehende etwa 50 nm dicke Siliziumdioxidschicht 2 (SiO2-Schicht) dient üblicherweise zum Ausgleich von Spannungen zwischen dem später aufzubringenden Siliziumnitrid Si3N4 und dem Substrat 1. Hier dient sie zugleich als Gateoxid. Auf diesem Oxid wird durch Abscheidung aus der Gasphase (CVD-Verfahren = chemical vapour deposition) eine etwa 50 nm dicke Siliziumnitrid-Schicht 3 abgeschieden.
• In Figur 2 ist die Strukturierung der Schichten 2 und 3 dargestellt. Damit wird jeweils eine aktive Zone für den Silizium-Gate-MOS-Transistor 4 und den ISFET 5 definiert.
• Anschließend erfolgt eine thermische Oxidation. Dabei entsteht, wie Figur 3 zeigt, auf dem nicht mit Nitrid aufgedeckten Bereichen der Siliziumoberfläche eine relativ dicke (0,8 bis 1,2 #m) Siliziumdioxidschicht 6. Gleichzeitig erfolgt eine geringfügige Umwandlung der Nitridschicht in Siliziumdioxid 7.
• Die in den Figuren 1 bis 3 dargestellte Prozeßfolge ist im wesentlichen als selektive Oxidation oder unter der-Bezeichnung LOCOS- bzw. PLANOX-Prozeß bekannt. In der weiteren Prozeßfolge teilt sich die Behandlung des Silizium Gate-MOS-Transistors und des ISFET's.
• Nun wird über einen Strukturierungsprozeß der Hauptteil der Nitridschicht 3 zugleich mit der Siliziumdioxidschicht 7 abgenommen. Lediglich diejenigen Stellen der Oberfläche bleiben mit Nitrid bedeckt, die später das ionensensitive Gate ergeben sollen. Das Ergebnis zeigt Figur 4. Das unter dem Nitrid zum Vorschein kommende Siliziumdioxid 2 wird nicht entfernt, sondern - wie bereits erwähnt - als Gateoxid genutzt.
• Auf die in Figur 4 gezeigte Oberfläche wird nun eine Schichtart aus polykristallinem Silizium abgeschieden.
• Dieser Prozeß wird, wie in der MOS-Technologie üblich, ebenfalls mittels des CVD-Verfahrens durchgeführt. Nach Strukturierung bildet, wie Figur 5 zeigt, dieses polykristalline Silizium 8 das Gate G des MOS-Transistors 4. Der ISFET hingegen benötigt kein polykristallines Silizium-Gate. Bei der Strukturierung wird also das polykristalline Silizium auch über dem Gate des ISFET weggenommen. Damit ist lediglich das MOS-Gate mit polykristallinem Silizium 8 abgedeckt und das ISFET-Gate mit Nitrid 3.
• Es kann nun eine Ätzung des Siliziumdioxids 2 in den Drain- und Source-Bereichen des MOS-Transistors 4 als auch des ISFET's 5 vorgenommen werden. Das Ergebnis zeigt Figur 6. Durch Diffusion oder Implantation wird die Leitfähigkeit des Substratmaterials in den Drain- und Source-Bereichen 9 des MOS-Transistors 4 und des ISFET's 5 umgewandelt. Dabei entstehen die Drain-Source-Zonen 10. Da im Beispiel von p-leitendem Substrat ausgegangen worden ist, muß die Dotierung der Drain-Source-Zonen 10 beispielsweise mit Phosphor erfolgen. Der dadurch erzeugte pn-Übergang sollte wegen des nachfolgenden Oxidationsprozesses (s.u.) vorteilhaft bei etwa 2 um Tiefe liegen. Die Erzeugung der Drain-Source-Zonen 10 erfolgt selbstjustierend. Sowohl das durch Oxidation entstandene Siliziumdioxid 6 (Feldoxid), das aufgedampfte polykristalline Silizium 8 auf dem MOS-Gate als auch die Siliziumnitrid-Schicht 3 auf dem ISFET-Gate wirken als Diffusions- bzw. Implantationsmarke.
• Da das ISFET-Gate freibleiben muß, kann eine Isolation der Drain-Source-Fenster nicht durch eine Abscheidung von außen erfolgen. Es muß eine Oxidschicht auf diesen Zonen aus dem Siliziummaterial heraus vorgenommen werden. Dies erfolgt durch thermische Oxidation, wobei, wie Figur 7 zeigt, auf den Drain-Source-Fenstern 10 eine Oxidschicht 11 von 400-800 nm zweckmäßig ist. Dabei dient sowohl die polykristalline Siliziumschicht 8 des MOS-Transistors als auch die Nitridschicht 3 des ISFET als Oxidationsmaske im jeweiligen Gatebereich.
• Auf dem polykristallinen Siliziumgate 8 entsteht durch die Oxidation eine zusätzliche Siliziumdioxidschicht 12. Dabei wird polykristallines Silizium 8 verbraucht. Damit als Gatekontakt noch eine genügend dicke polykristalline Siliziumschicht 8 übrig bleibt, muß die polykristalline Siliziumschicht 8 bereits entsprechend dicker abgeschieden werden, als es in der MOS-Technologie üblich ist.
• Ist es erwünscht, die Siliziumnitrid-Schicht 3 auf dem Gate des ISFET's durch eine andere glasige ionensensitive Schicht zu ersetzen, so kann dies in dem in Figur 7 ge- zeigten Zustand geschehen. Dazu wird zunächst die Nitridschicht 3 abgenommen und anschließend die andere ionensensitive Schicht 13 (Figur 8a) ganzflächig aufgebracht und durch einen Strukturierungsprozeß bis auf die Gatebereiche des ISFET's wieder abgenommen. Das Ergebnis zeigt Figur 8a.
• Es hat sich jedoch als zweckmäßig erwiesen, vor Aufbringen der anderen ionensensitiven Schicht die gesamte Oberfläche mit Siliziumnitrid 14, wie Figur 8b zeigt, zu bedecken.
• Diese Schicht ist in den nachfolgenden Figuren 9 bis 11 nicht mit dargestellt, da sie in einigen Anwendungsfällen nicht erforderlich ist. Die zusätzliche Nitridschicht 14 hat jedoch den Vorteil, daß sie den Schaltkreis vor dem Eindringen schädlicher Ionen schützt. Diese Nitridschicht 14 kann auch unter einem ionensensitiven Gatematerial 13 erhalten bleiben, wie Figur 8b zeigt.
• Die Vervollständigung des Halbleiterchips zur Halbleiterschaltung erfolgt in üblicher Weise: Figur 9 zeigt das Ergebnis nach Einbringen von Kontaktfenstern F, Figur 10 das Ergebnis nach Aufbringen der Metallisierungsebene M, die z.B. aus Aluminium bestehen kann und Figur 11 das Ergebnis nach dem Aufdampfen einer Abdeckschicht A aus Siliziumdioxid.
• Selbstverständlich können nach dem gleichen Herstellungsverfahren auch mehrere MOS-Transistoren und ISFET's auf dem Halbleiterchip im jeweiligen Arbeitsgang hergestellt werden.
• Leerseite

Claims (6)

1. Patentansprüche Schaltungsanordnung mit mindestens einem ionensensitiven Feldeffekttransistor (ISFET) und einer Auswerteschaltung, dadurch gekennzeichnet, daß der ISFET und die Auswerteschaltung auf einem Silizium-Halbleiter-Chip integriert sind.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Auswerteschaltung mindestens einen MOS-Transistor enthält.
3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Isolation der Drain- und Source-Zonen beider Transistorarten durch eine durch thermische Oxidation erzeugte Siliziumdioxid-Schicht erfolgt.
4. 4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Gatematerial der MOS-Transistoren polykristallines Silizium ist.
5. 5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Gate der ISFET mit Siliziumnitrid (Si3N4) abgedeckt ist.
6. 6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der über der. Drain-Source-Flächen eine Isolationsschicht aus Siliziumdioxid und über dem Halbleiterchip eine Abdeckschicht aus Siliziumdioxid angeordnet ist, dadurch gekennzeichnet, daß zwischen Isolationsschicht und Abdeckschicht eine Siliziumnitrid-Schicht vorgesehen ist.