DE3228588A1 - Verfahren zur herstellung eines misfet und danach hergestellter misfet - Google Patents

Verfahren zur herstellung eines misfet und danach hergestellter misfet

Info

Publication number
DE3228588A1
DE3228588A1 DE19823228588 DE3228588A DE3228588A1 DE 3228588 A1 DE3228588 A1 DE 3228588A1 DE 19823228588 DE19823228588 DE 19823228588 DE 3228588 A DE3228588 A DE 3228588A DE 3228588 A1 DE3228588 A1 DE 3228588A1
Authority
DE
Germany
Prior art keywords
groove
source
doped
misfet
drain zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823228588
Other languages
English (en)
Inventor
Timothy William Worcester Janes
John Charles Malvern Worcestershire White
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UK Secretary of State for Defence
Original Assignee
UK Secretary of State for Defence
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UK Secretary of State for Defence filed Critical UK Secretary of State for Defence
Publication of DE3228588A1 publication Critical patent/DE3228588A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Weting (AREA)

Description

The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Northern Ireland - Whitehall, London SWlA 2HB
Großbritannien
Verfahren zur Herstellung eines MISFET und danach hergestellter MISFET
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) und einen nach diesem Verfahren hergestellten MISFET, insbesondere einen MISFET, bei dem das Gate in einer Nut zwischen den Source- und Drainzonen des Halbleitersubstrats vorgesehen ist.
MISFET's des Nutengatetyps zeigen allgemein eine bessere Source-Drain-Durchbruchspannung und eine verringerte Channel-Längenmodulation als der herkömmlichere MISFET-Typ, bei dem die Source-, Drain- und Gatechannelzonen koplanar sind. Mit den erhältlichen kurzen Channellängen und dem sich daraus ergebenden Hochgeschwindigkeitsverhalten finden MISFET's des Nutengatetyps bevorzugt eine weite Anwendung bei Hochgeschwindigkeits- und Hochintegrations-MOS-Großgruppenintegrationsanordnungen.
Ein MISFET des Nutengatetyps wurde in "Japanese Journal of Applied Physics", Vol. 16 (1977) Supplement 16-1, Seiten 179-183 beschrieben. Nach der dortigen Beschreibung werden die MISFET-Gate-, -Source- und -Drainkontakte in einem Verfahren erzeugt, das zwei Stufen zur Abscheidung von polykristallinem Silizium und eine abschließende Aluminiumabscheidestufe umfaßt. Bei dieser Technik wird das polykristalline Siliziumgate im genuteten Bereich ohne Verwendung einer Photomaske vorgesehen. Es hängt von Photoresist ab, das in der Vertiefung in dem die genutete Oberfläche bedeckendenpolykristallinensilizium liegt, wo es etwa doppelt so dick wie anderswo ist. Wenn die Photoresistschicht durch Sauerstoffplasma entfernt wird, bleibt Photoresist im Nutengatebereich. Wenn daher die zweite polykristalline Siliziumschicht geätzt wird, dient das verbleibende Photoresist zum Maskieren des darunterliegenden polykristallinen Siliziums, und dieses letztere liefert dann die Gateelektroden des MISFET.
Die Notwendigkeit zur Erzeugung einer wesentlichen Vertiefung in der zweiten polykristallinen Siliziumschicht ergibt eine praktische Grenze für die Nutenbreite und begrenzt so die nach dieser Technik mögliche Minimalgatechannellänge. Außerdem wird die Nut im wesentlichen mit polykristallinem Silizium gefüllt, und dies führt notwendig eine unerwünschte Kapazität ein, die zwischen dem polykristallinen Gatesilizium und den benachbarten polykristallinen Source- und Drainkontakten auftritt. Dies verursacht Grenzen bei der Arbeitsgeschwindigkeit und damit beim
Frequenzansprechen des MISFET.
Der Erfindung liegt die Aufgabe zugrunde, ein alternatives und einfacheres Herstellungsverfahren zur Überwindung der obigen Beschränkungen zu entwickeln.
Gegenstand der Erfindung,womit diese Aufgabe gelöst wird, ist ein Verfahren zur Herstellung eines MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor), mit den folgenden Schritten:
Vorsehen eines Substrats aus Einkristallhalbleitermaterial, Bilden eines überschußdotierten Halbleitermaterialbereichs zum Vorsehen der Source- und Drainzonen des MISFET, Bilden einer Nut zwischen den und unmittelbar angrenzend an die Source- und Drainzonen, die sich in Tiefenrichtung wenigstens bis zur Grenzfläche zwischen dem überschußdotierten Halbleitermaterial und dem darunterliegenden Material des Substrats erstreckt, Bilden einer Isolierschicht auf den Oberflächen der Nut und auf dem überschußdotierten Material, wobei Fenster in der Isolierschicht zur Freilegung der Source- und Drainzonen aus dem überschußdotierten Material vorgesehen werden, Abscheiden leitenden Materials zum Bedecken der Basis der Nut, Abscheiden leitenden Materials zum Bedecken der Source- und Drainzonen und Erhitzen zur Verstärkung der Kontaktverbindungen zwischen dem leitenden Material und dem überschußdotierten Material, mit dem Kennzeichen, daß beim Bilden der Nut eine steilwandige Nut geschaffen wird und daß beim Abscheiden des leitenden Materials die freiliegenden Source- und Drainzonen und die Basis der
Nut gleichzeitig und unter Ausschluß der steilen Seitenwände der Nut bedeckt werden.
Ausgestaltungen dieses Verfahrens sind in den Patentansprüchen 2 bis 7 gekennzeichnet.
Nach dem Abscheiden leitenden Materials wird das Ganze vorzugsweise wärmebehandelt, um die Kontaktübergänge zwischen dem leitenden Material und dem überschußdotierten Material zu festigen.
Das leitende Material ist vorzugsweise metallisch, wobei es aus Metall oder aus einem metallischen Silizid bestehen kann.
In dieseqWeise kann daher ein Nutengate-MISFET mit metallischen Kontakten und einem metallischen Gate mit Source- und Drain-Übergangstiefen f^ Null vorgesehen werden.
Vorzugsweise ist das leitende Material ein Metall und wird durch Verdampfen von einer Punktquelle abgeschieden.
Die steilwandige Nut kann durch Naßätzen unter Verwendung eines richtungsabhängigen Ätzmittels gebildet werden. In diesem Fall wird das Substrat, aus Halbleitermaterial mit geeigneter Kristallorientierung vorgesehen.
Alternativ kann die steilwandige Nut durch Ionenstrahlätzen oder Fräsen gebildet werden.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen:
Fig. 1 einen Grundriß eines nach einem erfindungsgemäßen Verfahren hergestellten Nutengate-MISFET;
Fig. 2 einen Querschnitt dieses MISFET in der Ebene X-X der Fig. 1;
Fig. 3(a) bis (d) verschiedene Stufen bei der
Herstellung des in den vorstehenden Figuren gezeigten MISFET; und
Fig. 4 und 5 eine Perspektivdarstellung und einen Grundriß der ü-Nut des in Fig. 1 gezeigten MISFET, welche Nut unter Verwendung eines richtungsabhängigen Ätzmittels gebildet wurde.
Der in den Fig. 1 und 2 gezeigte Nutengate-MESFET weist ein Substrat 1 aus p-Siliziumhalbleitermaterial auf, und auf diesem sind zwei Zonen aus überschußdotiertem η -Silizium, eine Sourcezone 3 und eine Drainzone 5 ausgebildet. Eine steilwandige Nut 7 wurde
diesen
zwischen/ und unmittelbar angrenzend an diese zwei Zonen 3 und 5 gebildet und reicht in der Tiefe bis unter die Grenzfläche zwischen dem überschußdotierten Material (den Zonen 3 und 5) und dem darunterliegenden p-Siliziummaterial (Substrat 1). Eine dünne Oxidisolierschicht 9 bedeckt den Boden und die Seitenwände der Nut 7 und die Oberseite der Source- und Drainzonen und 5. Kontaktfenster 11 und 13 in der Isolierschicht
ermöglichen einen Kontakt zwischen den Source- und Drainzonen 3 und 5 und zugehörigen darüberliegenden Metallelektroden, hier Aluminiumelektroden 15 bzw. Eine ebenfalls aus Aluminium bestehende Gateelektrode befindet sich auf dem Boden der Nut 7. Der Abstand zwischen der Source-Substrat-Grenzfläche und dem Boden der Gateelektrode 19 und der Abstand zwischen der Drain-Substrat-Grenzfläche und dem Boden der Gateelektrode 19 sind gleich und von begrenztem Wert, und diese Übergangstiefe x· ist nach Konvention von negativem Vorzeichen. Wie gezeigt, liegt die Unterseite der Gateelektrode 19 unterhalb der η -p-Grenzfläche. Die Überlappung des Gates mit den Source- und Drainzonen kann gering gemacht werden, so daß die kapazitive Kopplung zwischen der Gateelektrode 19 und den Source- und Drainelektroden 15 und 17 vernachlässigbar klein ist.
Typische Abmessungen dieses MISFET sind folgende:
Source- und Drainzonen Gatebreite (Channellänge) Übergang, Tiefe (χ.)
-Ό,5 ,um tief ~0,5 , ~0,1 ,um.
um oder weniger
Zur Herstellung dieses MISFET wird ein p-Einkristallsiliziumsubstrat 1 vorgesehen, dessen Oberseite parallel zur (110)-Kristallebene ausgerichtet ist. Eine überschußdotierte η -Materialschicht 3-5 wird dann an der Oberfläche des p-Substrats 1 durch herkömmliche Diffusions- oder Implantationstechniken gebildet, wobei die Bedeckungsfläche photolithographisch bestimmt
3223588
wird (Fig. 3 (a)). Alternativ kann man diese Schicht 3-5 epitaktisch auf der Substratoberfläche wachsen lassen. Man läßt dann Oxid 23 über der Oberfläche dieses Substrats wachsen, und ein Gatezonenfenster 25 wird unter Verwendung der üblichen Photolithographiemusterung gebildet. Die gegenüberliegenden Seitengrenzen dieses Fensters werden so ausgerichtet, daß sie in den £11O -Kristallebenen liegen (Fig. 3(b)).
Ein diazin-katalysiertes Äthylendiamin-Pyrocatechol Wasserlösungsätzmittel (siehe "J. Electrochem.", Vol. 126, Nr. 8, Seiten 1406-1414) wird dann zur Bildung einer Nut unter diesem Fenster verwendet. Man legt eine elektrische Vorspannung über die η -p-Siliziumgrenzflache an, so daß das Ätzen der Nut abläuft, bis sich die Nut 7 in der Tiefe bis zur η -p-Siliziumgrenzflache erstreckt, und die Ätzwirkung dann automatisch aufhört (siehe " IEEE Electron Devices" EDL2, No. 2 (1981), Seite 44).Diesaermöglicht die Bildung einer Nut gut definierter Tiefe, deren Boden vorwiegend parallel zur (110)~Flächenebene ist, wobei deren Seiten steil, tatsächlich nahezu vertikal und beide parallel zu einer der {111J -Kristallebenen sind (Fig.3 (c)). Man unterbricht dann die Vorspannung und läßt das Ätzen für eine kurze und gesteuerte Zeitdauer weiterlaufen, um eine Übergangstiefe χ. ctes erforderlichen Wertes zu erhalten. Alternativ kann in diesem Stadium ein langsames Ätzmittel für eine sehr feine Tiefensteuerung verwendet werden.
Der Aufbau dieser Nut im einzelnen ist in den Fig. 4 und 5 gezeigt (siehe auch "IEEE Transactions on
Electron Devices", Vol. ED-27 No 5 (198Oi Seiten 907-914) An den Enden der Nut ist der Endwandaufbau kompliziert. Die Verwendung von Fensterendgrenzen, die in der (110)-Ebene und in der hierzu und zur (111)-Ebene senkrechten Ebene liegen, führt zur Hinterschneidung und zum komplizierten Aufbau an diesen Enden. Die Endwand in jedem Fall wird durch zwei [i1iij -Ebenen definiert, deren eine vertikal ist und deren andere abfallend und zur Stirnfläche unter einem Winkel von etwa 35 geneigt ist.
Ein Channelstop 21 wird durch herkömmliche Photolithographie definiert und kann, wie dargestellt, aus einem Implantat von überschußdotiertem ρ -Material oder aus dickem Oxid sein. Das strukturierte Substrat 1 wi£d dann in einer oxidierenden Atmosphäre erhitzt, und man läßt eine isolierende Oxidschicht auf den Wänden der Nut 7 und über der Oberfläche des η -Materials wachsen, das nun durch die Nut 7 in zwei Zonen 3 und 5, nämlich die Source- und Drainzonen des MISFET unterteilt ist.
Fenster 11, 13 in der Oxidschicht werden nun photolithographisch vorgesehen, um die Source- und Drainzonen 3 und 5 aus dem η -Material freizulegen (Fig. 3(d)) Dann wird Aluminiummetall über der Oberseite des restlichen Oxids 9, über den freiliegenden Oberflächen der Source- und Drainzonen 3 und 5 und über dem Boden der Nut 7 abgeschieden. Durch Verdampfen des Metalls von einer Punktquelle wird eine Bedeckung der Nutenseitenwände teilweise aufgrund der Steilheit dieser Wände vermieden, und ein wesentlicher Teil des abgeschiedenen
Metalls wird daher automatisch begrenzt, um die Source- und ürainkontakte 15 und 17 und die Gateelektrode 19 zu bilden. - Es ist zu bemerken, daß der Endbandaufbau mit der geneigten Ebene die Kontinuität zv/ischen dem Metall am Boden der Nut und dem auf der Stirnwand abgeschiedenen Metall ermöglicht. Die übrige Abgrenzung der Oberflächenmetallisierung wird dann photolithographisch durchgeführt. Der so gebildete MISFET wird dann wärmebehandelt, um den Metall-η -Si! zu verfestigen (Fig. 1 und 2).
behandelt, um den Metall-η -Siliziumübergangskontakt
Die steilwandige Nut 7 kann auch unter Verwendung anderer Naßätzmittel, ζ. B. Kaliumhydroxid (Appl. Phys.Lett." 26, 4, Seiten 195-198), oder durch alternative Techniken, wie z. B. reaktives Ionenätzen oder lonenstrahlfräsen, hergestellt werden. Um die Gateelektrodenkontaktkontinuität zu sicher^ wird dann eine Rampenfläche an einem Ende der Nut vorgesehen. Diese Rampenfläche kann durch Abscheiden eines geeigneten Materials, wie z. B. Polyimide, Oxids, aufgestäubten Quarzes oder Flußglases hergestellt werden.

Claims (7)

  1. Ansprüche
    IyL Verfahren zur Herstellung eines MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor), mit den folgenden Schritten:
    Vorsehen eines Substrats (1) aus Einkristallhalbleitermaterial,
    Bilden eines überschußdotierten Halbleitermaterialbereichs zum Vorsehen der Source- und Drainzonen (3, 5) des MISFET,
    Bilden einer Nut (7) zwischen den und unmittelbar angrenzend an die Source- und Drainzonen (3, 5), die sich in Tiefenrichtung wenigstens bis zur Grenzfläche zwischen üem überschußdotierten Halbleitermaterial und dem darunterliegenden Material des Substrats (1) erstreckt,
    Bilden einer Isolierschicht (9) auf den Oberflächen der Nut (7) und auf dem überschußdotierten Material,
    wobei Fenster (11, 13) in der Isolierschicht (9) zur Freilegung der Source- und Drainzonen (3, 5) aus dem überschußdotierten Material vorgesehen werden,
    Abscheiden leitenden Materials (19) zum Bedecken der Basis der Nut (7),
    Abscheiden leitenden Materials (15, 17) zum Bedecken der Source- und Drainzonen (3, 5) und
    Erhitzen zur Verstärkung der Kontaktverbindungen zwischen 293-£rx6O72/O6)-TF
    dem leitenden Material (15, 17) und dem überschußdotierten Material,
    dadurch gekennzeichnet, daß beimBilden der Nut (7) eine steilwandige Nut (7) geschaffen wird und
    daß beim Abscheiden des leitenden Materials (15, 17, 19) die freiliegenden Source- und Drainzonen (3, 5) und die Basis der Nut (7) gleichzeitig und unter Ausschluß der steilen Seitenwände der Nut (7) bedeckt werden.
  2. 2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß die steilwandige Nut (7) durch Ätzen unter Verwendung eines richtungsabhängigen Ätzmittels zur Schaffung der steilen Seitenwände der Nut (7) gebildet wird.
  3. 3. Verfahren nach Anspruch 2,
    dadurch gekennzeichnet,
    daß das Substrat (1) und die dotierten Source- und Drainzonen (3, 5) aus Siliziumhalbleitermaterial bestehen,
    aaß das Ätzmittel eine diazin-katalysierte Äthylendiamin-Pyrocatechol-Wasserlösung ist und
    daß die steilwandige Nut (7) durch Behandeln einer (110)-Kristallebenenfläche der dotierten Silizium-Source- und -Drainzonen (3, 5) mit dem Ätzmittel durch ein Fenster (25) in einer Maske (23) gebildet wird, deren Kanten zu (111)-Kristallebenen ausgerichtet sind.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine elektrische Vorspannung über die Grenzfläche des dotierten Siliziums zum Anhalten der Ätzwirkung, wenn sich die Nut (7) in der Tiefe bis zur Grenzfläche erstreckt, angelegt wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß man die Vorspannung beseitigt, sobald die Ätzwirkung aufgehört hat, und das Ätzen für eine gesteuerte Zeitdauer fortsetzt.
  6. 6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß man, sobald die Ätzwirkung aufgehört hat, das Pyrocatecholätzmittel durch ein langsam wirkendes Ätzmittel ersetzt und das Ätzen fortsetzt.
  7. 7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das leitende Material (15, 17, 19) ein Metall ist und durch Verdampfen von einer Punktquelle abgeschieden
DE19823228588 1981-07-31 1982-07-30 Verfahren zur herstellung eines misfet und danach hergestellter misfet Withdrawn DE3228588A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8123507 1981-07-31

Publications (1)

Publication Number Publication Date
DE3228588A1 true DE3228588A1 (de) 1983-02-17

Family

ID=10523608

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823228588 Withdrawn DE3228588A1 (de) 1981-07-31 1982-07-30 Verfahren zur herstellung eines misfet und danach hergestellter misfet

Country Status (5)

Country Link
US (1) US4453305A (de)
JP (1) JPS5831579A (de)
CA (1) CA1188822A (de)
DE (1) DE3228588A1 (de)
FR (1) FR2510819A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3932621A1 (de) * 1988-09-30 1990-04-05 Toshiba Kawasaki Kk Halbleitervorrichtung und verfahren zur herstellung derselben

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US4801350A (en) * 1986-12-29 1989-01-31 Motorola, Inc. Method for obtaining submicron features from optical lithography technology
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
WO1990011615A1 (en) * 1989-03-21 1990-10-04 Grumman Aerospace Corporation Trench gate metal oxide semiconductor transistor
US5016070A (en) * 1989-06-30 1991-05-14 Texas Instruments Incorporated Stacked CMOS sRAM with vertical transistors and cross-coupled capacitors
US5277755A (en) * 1991-12-09 1994-01-11 Xerox Corporation Fabrication of three dimensional silicon devices by single side, two-step etching process
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
JP3311070B2 (ja) * 1993-03-15 2002-08-05 株式会社東芝 半導体装置
DE4447730B4 (de) * 1993-03-15 2006-05-18 Kabushiki Kaisha Toshiba, Kawasaki Halbleiteranordnung mit Grabentypelementtrennbereich und Transistorstruktur
GB9604764D0 (en) * 1996-03-06 1996-05-08 Leslie Jonathan L Semiconductor device fabrication
TW429620B (en) * 1997-06-27 2001-04-11 Siemens Ag SRAM cell arrangement and method for its fabrication
US6066952A (en) * 1997-09-25 2000-05-23 International Business Machnies Corporation Method for polysilicon crystalline line width measurement post etch in undoped-poly process
US5945707A (en) * 1998-04-07 1999-08-31 International Business Machines Corporation DRAM cell with grooved transfer device
US6180465B1 (en) * 1998-11-20 2001-01-30 Advanced Micro Devices Method of making high performance MOSFET with channel scaling mask feature
US6057583A (en) * 1999-01-06 2000-05-02 Advanced Micro Devices, Inc. Transistor with low resistance metal source and drain vertically displaced from the channel
US6323506B1 (en) * 1999-12-21 2001-11-27 Philips Electronics North America Corporation Self-aligned silicon carbide LMOSFET
US6811853B1 (en) 2000-03-06 2004-11-02 Shipley Company, L.L.C. Single mask lithographic process for patterning multiple types of surface features
US6627096B2 (en) 2000-05-02 2003-09-30 Shipley Company, L.L.C. Single mask technique for making positive and negative micromachined features on a substrate
KR100374552B1 (ko) * 2000-08-16 2003-03-04 주식회사 하이닉스반도체 엘리베이티드 소스/드레인을 갖는 반도체 소자 제조방법
US7956387B2 (en) * 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
US7589377B2 (en) * 2006-10-06 2009-09-15 The Boeing Company Gate structure with low resistance for high power semiconductor devices
WO2020162620A1 (ja) * 2019-02-07 2020-08-13 ローム株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675313A (en) * 1970-10-01 1972-07-11 Westinghouse Electric Corp Process for producing self aligned gate field effect transistor
FR2294544A1 (fr) * 1974-12-13 1976-07-09 Thomson Csf Procede de fabrication, en circuit integre, de transistors a effet de champ destines a fonctionner en tres haute frequence, et structure ou dispositifs obtenus
JPS5316581A (en) * 1976-05-29 1978-02-15 Toshiba Corp Insulated gate type field effect transistor
US4157610A (en) * 1976-12-20 1979-06-12 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing a field effect transistor
US4145459A (en) * 1978-02-02 1979-03-20 Rca Corporation Method of making a short gate field effect transistor
US4155866A (en) * 1978-04-24 1979-05-22 International Business Machines Corporation Method of controlling silicon wafer etching rates-utilizing a diazine catalyzed etchant
US4295924A (en) * 1979-12-17 1981-10-20 International Business Machines Corporation Method for providing self-aligned conductor in a V-groove device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3932621A1 (de) * 1988-09-30 1990-04-05 Toshiba Kawasaki Kk Halbleitervorrichtung und verfahren zur herstellung derselben
US5371024A (en) * 1988-09-30 1994-12-06 Kabushiki Kaisha Toshiba Semiconductor device and process for manufacturing the same

Also Published As

Publication number Publication date
JPS5831579A (ja) 1983-02-24
CA1188822A (en) 1985-06-11
FR2510819B1 (de) 1985-03-08
FR2510819A1 (fr) 1983-02-04
US4453305A (en) 1984-06-12

Similar Documents

Publication Publication Date Title
DE3228588A1 (de) Verfahren zur herstellung eines misfet und danach hergestellter misfet
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE2916364C2 (de)
DE4042163C2 (de) Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung mit Split-Gate-Struktur
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE10101568A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2922016A1 (de) Vlsi-schaltungen
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1614389B2 (de) Feldeffekt halbleiterbauelement
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors

Legal Events

Date Code Title Description
8141 Disposal/no request for examination