DE3217681C2 - - Google Patents

Description

Die Erfindung geht aus von einem Transcoder gemäß dem Oberbegriff des Anspruchs 1.

Es wurden verschiedene Eigenschaften eines Weltstandards für kompatibles digitales Fernsehen untersucht. Verschiedentlich wurde vorgeschlagen, daß während der Gesamtdauer einer Horizontalzeile die gleiche Anzahl von Abtastungen sowohl beim 525-Zeilen-60-Hz-System (NTSC) als auch beim 625-Zeilen-50- Hz-System (PAL/SECAM) herrschen sollte oder möglicherweise die gleiche Zahl von Abtastungen während des aktiven Teils einer jeden Zeile. Für einen solchen Weltstandard ist auch zu bedenken, daß die Abtastfrequenz für Systeme mit begrenzter Bandbreite geeignet sein muß und dennoch angemessene Auflösung vorhanden ist, und ob der Standard ein zusammengesetztes Helligkeits-Farbsystem sein soll, was den Komponentensystemen wie RGB oder YIQ entgegensteht.

Es ist auch anzustreben, einen digitalen Fernsehstandard zu haben, der hierarchisch ist. Ein hierarchisches System ist ein solches, bei dem verschiedene Grade oder Ebenen von Details oder Service einfach übertragen werden können, z. B. durch Filtern oder Weglassen von Abtastpunkten. Somit kann ein digitales System die Erzeugung von Signalen mit sehr hoher Abtastrate ermöglichen, was eine Auflösung ergibt, die für kinoartigen Einsatz geeignet ist. Eine derartige Auflösung könnten 2000 Linien pro Raster in vertikaler Richtung und 2000 Fernsehzeilen horizontal sein. Fernsehstudios könnten aus Schnittgründen wünschen, eine Auflösung zu verwenden, die höher als die Standard-Fernsehauflösung ist, könnten jedoch den Wunsch haben, Einrichtungen zu verwenden, die weniger kosten als diejenigen, die mit Datengeschwindigkeiten arbeiten, welche einem 2000-Linienraster entsprechen. Somit könnte ein Fernsehstudio Einrichtungen verwenden, die die zweite Ebene der Hierarchie verwenden, die eine 1000-Linien-Auflösung ist. Wenn eine ursprünglich mit einer 2000-Linien-Auflösung hergestellte Bandaufzeichnung in einem Fernsehstudio zur Verfügung steht, wird durch Filtern und Weglassen jedes zweiten Abtastpunktes in jeder Zeile die Auflösung auf die 1000-Linien-Ebene herabgesetzt. Die nächste Ebene in der Hierarchie kann die 500-Linien-Auflösung sein, die in einer Fernseh-Sendeanstalt verwendet werden kann, um analoge Videosignale für das Ausstrahlen der Sendung zu erzeugen. Ein von einem Fernsehstudio herausgegebenes Band könnte von der Fernseh-Sendeanstalt in einer Einrichtung verwendet werden, die mit einer 500- Linien-Auflösung arbeitet, wobei jedes zweite Abtastsignal weggelassen wird. Ein Fernsehsender könnte auch ein Band mit 2000-Linien-Auflösung verwenden, indem jeweils drei von vier aufeinanderfolgenden Abtastsignalen fallengelassen werden. Die nächste Stufe in der Hierarchie könnte bei elektronischen Nachrichtenkameras mit einer 250-Linien-Auflösung eingesetzt werden, während die wiederum nächstniedrigere Stufe der Auflösung für Überwachungszwecke Anwendung finden kann.

Es wird allgemein erwartet, daß in den Vereinigten Staaten und in anderen Ländern, die die NTSC-Standards verwenden, diese Einrichtung allgemein für die Verarbeitung von Fernsehsignalen in einer zusammengesetzten Form zur Verfügung steht. Es ist bei einer solchen Einrichtung äußerst vorteilhaft, wenn die Abtastfrequenz ein ganzes Vielfaches wie das Drei- oder Vierfache der Farbhilfsträgerfrequenz (3 × SC, 4 × SC) ist. Es scheint sich abzuzeichnen, daß der Weltstandard für digitales Fernsehen, wenn er schließlich angenommen oder eingeführt wird, nicht auf einer Abtastfrequenz beruht, die fest an einen Farbhilfsträger gekoppelt ist. Es ist jedoch sehr wünschenswert, wenn ein Hilfsträger gekoppeltes abgetastetes zusammengesetztes Videosignal leicht codiert werden kann, so daß es dann die Eigenschaften des Standard hat, wenn dieser Standard eingeführt wird. Mit hoher Wahrscheinlichkeit wird dieses Transcodieren eine Interpolation der Werte der Abtastungen beim Weltstandard aus den Werten der nächstliegenden Abtastungen des zusammengesetzten NTSC-Fernsehens erfordern. Wenn die Taktfrequenz identisch wäre, würden natürlich auch die Abtastwerte identisch sein, so daß keine Interpolation notwendig würde. Exakte Interpolation ist komplex und umständlich und erfordert Multiplikationen und Additionen für jeden interpolierten Abtastvorgang. Multiplizierer speziell arbeiten aber langsam, und damit ein Arbeitsablauf mit hohen Video-Datengeschwindigkeiten erreicht werden kann, ist zu erwarten, daß solche Multiplizierer teuer sind. Es wäre äußerst wünschenswert, ein Weltfernsehstandard für digitales Fernsehen zu haben, das zwischen dem 625/50- und 525/60-Standard bezüglich seiner Abtastfrequenz kompatibel ist, das hierarchisch ist und das außerdem ohne Einsatz von Multiplizierern leicht aus dem zusammengesetzten NTSC-Videosignal, das mit einem Vielfachen der Hilfsträgerfolge abgetastet ist, transcodiert werden kann.

Die ursprüngliche NTSC-Standard-Horizontalzeilenfrequenz für Schwarz/Weiß-Fernsehen war 15.750 Hz. Mit der Einführung von Farbsystemen wurde die Zeilenfolge so geändert, daß sie mit der Tonträgerfrequenz von 4,5 Hz in Beziehung stand. Die genaue Horizontalzeilenfrequenz ist 1/286 × 4,5 MHz, was die CCIR auf 15.734,264 ± 0,0003% Hz standardisiert hat. Neuerdings hat das FCC die Farbträgerfrequenz in MHz als 315/88 Quotient definiert, und die Zeilenfolge ist 2/455 mal die Farbträgerfrequenz, was etwa 15.734,266 ergibt. Im 625/50-Standard beträgt die Horizontalzeilenfrequenz 15.625 Hz.

Es ist bekannt, daß eine übliche Taktfrequenz von genau 13,5 MHz exakt 864 Abtastungen je Horizontalzeile 625/50- System ergibt, und daß im 525/60-System dadurch genau 858 Abtastwerte pro Zeile entstehen. Die Abtastfrequenz von 13,5 MHz (und andere Abtastfrequenzen, die damit durch Vielfache von 2,25 MHz in Verbindung stehen) ergeben ganzzahlige Abtastungen je Zeile in beiden Systemen.

Die Dauer der Horizontalzeile ist im 625/50-System 64,00 µs und im 525/60-System etwa 63,56 µs. In den CCIR-Standards für das 625/50-System ist eine aktive Zeilendauer von etwa 52 µs vorgesehen, was einer Austast- oder Rücksprungdauer von 12 µs entspricht. Die Austastdauer beim derzeitigen NTSC-Farbstandard ist 10,9 ± 0,2 µs, doch sind Vorschläge gemacht worden, diesen Standard zu ändern. Die Austastdauer im NTSC-Standard ist also nicht eindeutig definiert. Wenn man einmal annimmt, daß die aktive Zeilendauer im 525/60- System ebenfalls 52 µs ist, schafft eine 13,5 MHz-Abtastfrequenz 702 Abtastungen im aktiven Abschnitt einer jeden Zeile. Die Zahl von Abtastungen, die während des Austastabschnittes auftritt, unterscheidet sich jedoch durch 162 im 625/50-System gegenüber 156 im 525/60-System.

Eine Transcodiereinrichtung transcodiert Signale, die mit einer ersten Frequenz abgetastet sind, in zweite Signale, die mit dem Takt einer zweiten Frequenz auftreten. Die erste und die zweite Frequenz werden so gewählt, daß ihr Quotient das Verhältnis von ganzen Zahlen ist. Dies ergibt dann sich periodisch wiederholende Blöcke von Abtastungen, wobei die Abtastungen eingangsseitig ganzzahlig und die neuen Abtastungen ausgangsseitig ebenfalls ganzzahlig sind. Ein Transcodierer verwendet Verzögerungselemente, um nacheinander verzögerte Abtastungen des Eingangssignals zu bilden. Subtraktionseinrichtungen bilden Differenzsignale, die die Amplitudendifferenz zwischen aufeinanderfolgenden verzögerten Abtastungen darstellen. Mit den Subtraktionseinrichtungen gekoppelte Multiplizierer multiplizieren die Differenzsignale mit einem sich geradlinig ändernden Multiplikanden, wodurch gewichtete Differenzsignale gebildet werden. Die fortlaufend sich ändernde Variable ist auf die wirkliche Position des neuen Abtastwertes bezogen, der innerhalb eines transcodierten Blocks von Abtastwerten entsteht. Die gewichteten Differenzsignale werden in einem Addierer summiert, wodurch die neuen Abtastwerte gebildet werden.

Aus der DE-OS 28 37 120 ist es an sich bekannt, digitalisierte Fernsehsignale unter Einsatz von Verzögerungseinrichtungen zwischen Abtastformaten zu transcodieren, deren Abtastfrequenzen in ganzzahligem Verhältnis zueinander stehen. Hierbei werden jedoch Verzögerungseinrichtungen benötigt, die über eine volle Zeilenlänge verzögern und dementsprechend aufwendig sind.

Der im Anspruch 1 angegebenen Erfindung liegt die Aufgabe zugrunde, eine Transcodierung von Fernsehsignalen unter Verwendung von Verzögerungseinrichtungen kürzerer Verzögerungszeit zu ermöglichen.

Da bei der Erfindung die Abtastwerte in Blöcke unterteilt werden und der die laufende Variable erzeugende Generator einen die Dauer dieser Blöcke abzählenden Zähler enthält, brauchen die Verzögerungseinrichtungen nur über wenige Abtastwerte anstatt über eine ganze Zeile zu verzögern und verringern damit den erforderlichen Aufwand.

Bei einer bevorzugten Ausführungsform der Erfindung wird das Verhältnis zwischen der ersten und der zweiten Frequenz so ausgewählt, daß es das Verhältnis aus einer ganzen Zahl M und einer Potenz von Zwei (2 ^r ) ist, was zu Abtastsignalblöcken führt, in denen die Zahl der neuen Abtastsignale 2 ^r ist, was zur Folge hat, daß die Multiplizierer solche der Shift-and- Add-Type sein können.

Die Zeichnung zeigt im einzelnen:

Fig. 1 das Blockschaltbild eines Fernsehsystems mit einem digitalen Abschnitt gemäß einem Aspekt der Erfindung;

Fig. 2 Zeitsteuersignale, die für das Verständnis gewisser Gesichtspunkte der Anordnung der Fig. 1 nützlich sind;

Fig. 3 ein zum Verständnis der relativen Abtastzeitpunkte nützliches Zeitdiagramm bei der Transcodierung von zusammengesetzten NTSC-Farbfernsehsignalen in Signale gemäß den Standards der Anordnung nach Fig. 1;

Fig. 4 eine generalisierte Kurve, die das Verständnis für die Fehler erleichtert, die beim Transcodieren durch Interpolation von Werten des ursprünglichen Abtastsignals an den neuen Abtastpunkten auftreten;

Fig. 5 ein Funktions-Blockschaltbild einer Ausführungsform der Erfindung einschließlich Transcodierung;

Fig. 6 ein Zeitdiagramm, das das Verständnis für die relativen Abtastzeitpunkte fördert, wenn PAL-Signale in Signale gemäß den Standards der Anordnung aus Fig. 1 transcodiert werden;

Fig. 7 eine Auflistung von Interpolations- Wichtungs-Faktoren für die PAL-Transcodierung;

Fig. 8, 9 und 10 verallgemeinerte Kurvenformen, die das Verständnis der beim Transcodieren durch Interpolation in einer allgemeinen Weise auftretenden Fehler erleichtern;

Fig. 11 das Blockschaltbild eines verallgemeinerten Interpolators ähnlich der Interpolation aus Fig. 5;

Fig. 12 ein mehr ins Einzelne gehende Blockschaltbild eines verallgemeinerten Interpolators für eine verbesserte Interpolation der Signale bei der PAL-13,5-MHz-Transcodierung;

Fig. 13 das Blockdiagramm einer Digitalanordnung, mit der ein Eingangssignal x durch eine Zahl der Form 2 ^r geteilt und dieses Ergebnis mit einer sich laufend ändernden Variablen p multipliziert wird;

Fig. 14 das Blockschaltbild eines verallgemeinerten Interpolators entsprechend einem Aspekt der Erfindung;

Fig. 15 die Auflistung einer Umsetzung n nach n′ für eine bestimmte Transcodierung; und

Fig. 16 das Blockdiagramm einer anderen Ausführungsform eines Umsetzers von n nach n′.

Fig. 1 stellt eine Anordnung gemäß der Erfindung dar. Von einer (nicht dargestellten) Signalquelle wie etwa einer Fernsehkamera kommen Analog-Signale Rot (R), Grün (G) und Blau (B) zusammen mit Horizontal-Synchronisier-Signalen (H) an. Das H-Signal wird dem Vorbereitungseingang eines Zählers 150 zugeführt, während die Signale R, G und B über ihre besonderen Leitungen einem entsprechenden "Anti-Alias"-Vor- Filter 10 zugeleitet werden, in dem die Bandbreite begrenzt wird, um das Auftreten von Fehlern (aliases) im Ausgangssignal zu vermeiden. Die bandbreitenbegrenzten Signale R, G und B werden einem Analog/Digital-Wandler (ADC) 12 zugeführt, innerhalb dessen die gesonderten Signale R, G und B mit einer 13,5 MHz-Folge abgetastet und quantisiert werden, wozu von einem Taktgenerator 14 zur Steuerung ein Taktsignal zugeführt wird. ADC 12 kann an seinen Ausgangsklemmen die Signale R, G und B in Form vieler paralleler Kanäle für jedes Signal oder eines einzigen Serienkanals für jedes Signal abgeben. Bei dem gezeigten Ausführungsbeispiel werden für jedes Signal 8 Parallelleitungen verwendet.

Die Signale werden vom ADC 12 einem Gate 16 zugeführt, das durch ein Flipflop 18 vorbereitet werden kann, damit Abtastsignale passieren können, oder das den Durchgang von Abtastsignalen für die anschließende digitale Signalverarbeitung, die als Block 20 dargestellt ist, verhindern kann. Die Digitalsignalverarbeitung 20 ist nicht Teil der Erfindung, sollte aber zweckmäßigerweise in digitaler Art und Weise arbeiten. Diese digitale Signalverarbeitung könnte eine Bandaufzeichnung, einen Bandschnitt, eine Farbsteuerung oder -mischung oder sonstige spezielle Aufgaben durchführen. Die digitale Signalverarbeitungseinrichtung könnte auch einfach ein Übertragungskanal sein, über den die Digitalsignale einem entfernten Ort zugeleitet werden. Nach der Digitalsignalverarbeitung müssen die Signale nicht weiter in digitaler Form vorliegen, weshalb sie einem Digital/Analog- Wandler (DAC) 22 zugeleitet werden, wo quasi-analoge Abtastsignale erzeugt werden. Die dadurch hervorgebrachten Quasi-Analog-Signale werden einem Ausgleichsfilter 24 eingegeben, das filtert oder glättet, um ein geeignetes Analog- Video-Signal zu erzeugen.

Gemäß einem Aspekt der Erfindung wird Gate 16 vorbereitet, um den aktiven Leitungsweg festzulegen, und so gesteuert, daß genau 704 Abtastsignale während jeder Leitungswegaktivierung durch die Digitalsignalverarbeitung 20 hindurchgehen. Die dafür erforderliche Zeitsteuerung wird vom Flipflop 18, einem Zähler 150 und einem Zähler 704 hergeleitet. H-Synchronisiersignale 204, die den Anfang einer jeden Horizontalzeile definieren, werden dem Vorbereitungseingang des Zählers 150 zugeführt, dessen zweiten Eingang die 13,5 MHz- Taktsignale vom Generator 14 eingegeben werden. Der Zähler 150 zählt 150 Takt- oder Abtastimpulse und gibt am Ende dieses Zeitintervalls einen Ausgangsimpuls ab, der dem Rücksetzeingang des Zählers 150, dem Vorbereitungseingang des Zählers 704 und dem Setzeingang des Flipflop 18 zugeleitet wird, wodurch der Q-Ausgang des FF 18 nach H geht und das Gate 16 vorbereitet, wodurch dieses mit dem Durchlaß der Abtastsignale beginnt. Zähler 704 beginnt synchron mit den das Gate 16 passierenden Abtastsignalen zu zählen, und wenn genau 704 Abtastsignale gezählt worden sind, gibt Zähler 704 ein Ausgangssignal ab, wodurch dieser Zähler rückgesetzt wird; das Ausgangssignal kommt außerdem auf den Rücksetzeingang des FF 18 und setzt dadurch den Q-Ausgang auf L, wodurch das Gate 16 gesperrt wird und keine weiteren Abtastsignale mehr durchgelassen werden, so daß dadurch das Ende eines Aktiv-Intervalls bestimmt ist.

Die Arbeitsweise der Zeitsteueranordnung der Fig. 1 und die Unterschiede zwischen 525/60- und 625/50-Arbeitsweise sind deutlicher aus der Fig. 2 zu ersehen. In Fig. 2a sind die Taktabtastsignale 202 ohne Zeitmaßstab dargestellt. In Fig. 2b sind die Horizontalsynchronisierimpulse 204 gezeigt, die mit einer Nennfrequenz von 15.734,266 auftreten. Mit dem Zeitpunkt t0, der dem Anfang der Horizontalzeile entspricht, zählt Zähler 150 bis zum Zeitpunkt t150, wie in Fig. 2c gezeigt, der im Zeitpunkt t150 einen Ausgangsimpuls abgibt, durch den der Durchlaß von Abtastwerten durch das Gate 16 beginnt und durch den der Zähler 704 vorbereitet wird, der bis zum Zeitpunkt t854 zählt, wie in Fig. 2d dargestellt. Fig. 2e zeigt die verbleibende Zeit bis zum nächstfolgenden Horizontalsynchronisiersignal, das im Zeitpunkt t858 einsetzt. Der zweite Teil des Austastintervalls, das durch die in Fig. 2e dargestellte Dauer bestimmt ist, nimmt 4 Abtastsignale ein. Fig. 2f zeigt, daß die Horizontalsynchronisiersignale mit einer Nominalfrequenz von 15.625 Hz auftreten. Die Dauer des Zählvorgangs des Zählers 150 ist in Fig. 2g, die Dauer des Zählvorgangs des Zählers 704 in Fig. 2h gezeigt, welch letztere wie im ersten Fall im Zeitpunkt t854 beendet ist. Das Austastintervall ist jedoch nun länger und erstreckt sich vom Zeitpunkt t854 bis zum Zeitpunkt t864, wo das nächste Horizontalsynchronisiersignal auftritt und ein neuer Zyklus beginnt.

Da das aktive Intervall in dem beschriebenen System durch 704 Abtastsignale definiert ist, ist der Rest des Intervalls definitionsgemäß Austastung. Die 150 Zählvorgänge des Zählers 150 bestimmen im wesentlichen das gesamte Austastintervall, das auftreten würde, wenn das Eingangssignal in das System von einer 525/60-Quelle kommt. Für eine solche Quelle ist der Abschnitt des Austastintervalls, das durch den 150-Zähler bestimmt wird, größer als der Abschnitt des Austastintervalls, der nach dem Zeitpunkt t854 auftritt, in welchem der Zähler 704 und das Flipflop 18 rückgesetzt werden, bis zum Zeitpunkt t0 des nächstfolgenden Horizontalsynchronisierimpulses. Somit tritt der erste Abschnitt des Austastintervalls nach jedem H-Synchronisierimpuls auf und wird durch Zähler 150 bestimmt. Der zweite Teil des Austastintervalls beginnt im Anschluß an die aktive Zeile und dauert, bis der nächstfolgende H-Synchronisierimpuls auftritt. Somit ändert sich die Dauer des zweiten Abschnitts des Austastintervalls, der in jeder Zeile auftritt, abhängig von der Dauer einer Horizontalzeile, die vom Quellenstandard bestimmt wird.

Die Bedeutung der Zahl 704 ergibt sich aus der Tatsache, daß 704 eine größere Zahl von Potenzen der Zahl 2 enthält (704 = 2⁶ × 11), so daß sie 6 Hierarchieebenen bestimmen kann. Außerdem ermöglicht die Zahl von 704 Abtastsignalen pro Zeile, daß genau das Austastintervall des 625/50-Systems erhalten wird und das erhaltene Austastintervall äußerst nah an den Grenzen des NTSC-Austastintervalls liegt.

Die Anordnung der Fig. 1 stellt ein Digitalsignalverarbeitungssystem gemäß der Erfindung dar, bei dem die Synchronisierung der Quelle entweder dem 625/50- oder dem 525/60- Standard entsprechen kann und bei dem das Eingangssignal analog vorliegt. In vielen Fällen kann es jedoch wünschenswert sein, von einem anderen Digitalsystem in die in Verbindung mit der Anordnung der Fig. 1 beschriebenen Standards zu transcodieren. So wurde bereits erwähnt, daß es z. B. in den USA und möglicherweise auch in anderen Ländern wünschenswert ist, ein Digitalvideosystem zu haben, bei dem die Standard-Taktfrequenz auf einem Vielfachen der Hilfsträgerfrequenz basiert, etwa 4 × SC. Es wird noch beschrieben, daß die Zahl 704 auch dafür vorteilhaft ist, da sie auf einfache Weise die Transcodierung zwischen einem derartigen zusammengesetzten NTSC-Digital-Standard und dem in Verbindung mit Fig. 1 beschriebenen Weltstandard zuläßt.

Bei einem zusammengesetzten NTSC-Fernsehsignal, das mit 4 × SC abgetastet ist, erscheinen während jeder vollständigen Horizontalzeile 810 Abtastungen. Davon treten 754 Abtastungen während des aktiven Teils auf, die restlichen 156 während des Abtastintervalls. Um eine Transcodierung gemäß einem weiteren Aspekt der Erfindung durchzuführen, werden 748 Abtastungen pro aktivem Abschnitt einer jeden Zeile benötigt. Die Zahl 748 ist gewählt, weil sie den Teiler 44 (748 = 17 × 44) mit der Zahl von Abtastungen im Weltstandard (704 = 16 × 44) gemeinsam hat. Das bedeutet, daß jede Horizontalzeile in den beiden Systemen in 44 Transcodierblöcke aufgeteilt werden kann, wobei ein Block in einem Fall 17 Abtastsignale, im anderen 16 enthält. Fig. 3 hilft, dieses Schema zu verdeutlichen. An der waagrechten Achse in Fig. 3 ist die Zeit aufgetragen. Die Länge der Zeile in Fig. 3b beträgt 16 Einheiten, wobei jede Markierung den Zeitpunkt einer Abtastung darstellt. Die 16 Abtastungen in einem Block der Fig. 3b entsprechen einem der 44 gleichen Blöcke, die während des aktiven Teils einer Horizontalzeile im Digitalweltstandard nacheinander auftreten. Der Block von Abtastungen in der Fig. 3a nimmt praktisch dieselbe Dauer in Anspruch wie der Block der Fig. 3b. Der Block von Abtastungen in der Fig. 3a enthält jedoch statt der 16 nun 17 Abtastungen. Dennoch versteht es sich, daß 44 Blöcke von Abtastungen, wie sie in der Fig. 3a gezeigt sind, innerhalb derselben Zeit der 44 Blöcke gemäß Fig. 3b auftreten. Durch Auswahl der Gesamtzahl der Abtastungen derart, daß sie in relativ kleine Blöcke unterteilt werden können, kann die Größe der Signalverarbeitung, die beim Transcodieren nötig ist, erheblich reduziert werden.

Unter der Annahme, daß Digitalsignale zur Verfügung stehen, die mit einer Folge gemäß Fig. 3a auftreten, ist es verständlich, daß Interpolation erforderlich ist, um ein Signal gemäß dem Taktsystem der Fig. 3b zu erhalten. So liegt beispielsweise das siebte Abtastsignal in Fig. 3b praktisch in der Mitte zwischen dem siebten und dem achten Abtastsignal in Fig. 3a. Folglich kann der Wert des siebten Signals in 3b etwa gleich dem Mittelwert aus den Werten der Signale 7 und 8 der ankommenden Signale sein, die eine Taktfolge gemäß 3a haben. Das zweite Signal (Abtastung Nr. Eins) in Fig. 3b liegt sehr nahe am zweiten Abtastsignal (Abtastung Nr. Eins) in Fig. 3a, so daß angenommen werden kann, daß sein Wert gleich dem Signalwert des Abtastsignals 1 in Fig. 3 plus 1/16 der Differenz zwischen den Werten der Abtastpunkte 1 und 2. Allgemein gesagt ist der Wert g′ _n des n-ten, linear interpolierten Ausgangsabtastsignals bestimmt durch

wobei n die Werte von 0-16 annehmen kann und die Abtastsignalzahl der neu erzeugten Abtastsignale ist. Bei der erfindungsgemäßen Transcodierung wird die Tatsache genutzt, daß der Faktor 17/16 ein Verhältnis aus kleinen ganzen Zahlen und der Nenner des Verhältnisses eine Potenz von 2 ist.

Bei der Kurve f(t) der Fig. 4 sei angenommen, daß f _n die Folge der Abtastsignalwerte mit einer Frequenz von 4 × SC ist, was die Frequenz F₁ ist. Die geraden Linien, die aufeinanderfolgende Abtastwertsignale miteinander verbinden, stellen eine lineare Annäherung an die analoge Kurvenform f(t) dar, und die mit g′ _n markierten Abtastsignalwerte bilden die interpolierten Werte bei einer Taktfrequenz von 13,5 MHz (F₂). Der Operationsvorgang gemäß Fig. 1 besteht aus zwei Additionen und einer Multiplikation. Einer der Faktoren in der Multiplikation ist der Bruch n/16, wobei n eine kleine ganze Zahl ist. Wenngleich die elektronische Multiplikation binärer Zahlen ein komplexer und zeitaufwendiger Vorgang ist, läßt sich das Teilen durch zwei sehr einfach durch Verschieben des Inhalts eines Schieberegisters um eine Stelle erreichen. Jede Binärzahl, z. B. 234₁₀ = 11101010₂ kann sehr einfach dadurch durch zwei geteilt werden, daß links der höchsten Stelle eine Null vorgesetzt und die niedrigste Stelle weggelassen wird. Als Ergebnis erhält man 01110101₂, was die Hälfte der vorherigen Zahl ist, wobei aus der anfänglich achtstelligen Binärzahl eine siebenstellige geworden ist. Die Multiplikation eines Abtastsignalwertes mit einem Faktor von beispielsweise 7/16 läßt sich durch 4maliges Teilen des anfänglichen Abtastsignalwertes S durch die Zahl 2 durchführen, wobei nacheinander 8/16 S, 4/16 S, 2/16 S und 1/16 S des Ausgangsabtastsignalwertes erhalten werden. Es wird dann das 7/16fache des Wertes dadurch erhalten, daß die zu 4/16 S, 2/16 S und 1/16 S erhaltenen Werte nacheinander addiert werden. So kann jede Zahl in digitaler Form mit dem Faktor n/16 durch vier aufeinanderfolgende Verschiebungen und bis zu drei nacheinander durchgeführte Additionen multipliziert werden. Diese Technik kann auf jeden Multiplikator n/2 ^r für jede ganze Zahl r verallgemeinert werden.

Die lineare Annäherung bei der vorher beschriebenen Technik kann im Interpolationsvorgang zu Fehlern führen. Der Fehler in Fig. 4 entspricht der Differenz zwischen dem Wert der Kurve f(t) im Zeitpunkt n des Abtastpunktes g′ _n und dem Punkt auf der Geraden 410 zwischen f _n+1 und f _n . Dieser Fehler kann klein sein, speziell wenn das interpolierte Ergebnis auf dieselbe Ebenenzahl wie die Eingangskurve quantisiert wird. Die Fehler werden besonders groß an Stellen maximaler Krümmung der Eingangskurve und liegen richtungsmäßig stets zur Innenseite der Krümmung hin. Solche Fehler treten nicht auf in Bereichen des Bildes mit konstantem Pegel oder in sich linear ändernden Bereichen, sondern nur in der Umgebung von Änderungen (abwärts oder aufwärts gekrümmt). Diese Interpolationsfehler treten nur in Zonen mit genauer Bestimmung oder an sprunghaften Übergängen auf. Die Fehler wirken sich so aus, daß die Krümmung herabgesetzt oder die Bildkanten sanfter gemacht werden.

Der Interpolationsfehler, der durch die Krümmungen in der analogen Annäherung f(t), von der die Ausgangsabtastimpulswerte f _n genommen wurden, herrührt, kann erheblich durch Verwendung einer Information vermindert werden, die von mehreren der Umgebungspunkte entnommen wird, indem nämlich drei oder vier Abtastpunkte statt zwei zur Interpolation herangezogen werden. Dies geschieht so, daß die Verlängerungen 412 und 414 der Näherungsgeraden zwischen den beiden Abtastsignalpunkten f _n-1 und f _n und zwischen f _n+1 und f _n+2 genommen werden. Bezieht man ein, daß der Zeitpunkt des Auftretens n der neuen Abtastsignalwerte g′ _n mit der F₂- Taktfrequenz sehr nah am Zeitpunkt des Abtastwertes f _n zu Beginn eines Blockes von Abtastwerten und sehr nah am Zeitpunkt des Abtastwertes f _n+1 gegen Ende des Blockes von Abtastwerten sein kann, so wird deutlich, daß das Gewicht, das den Näherungen g′′ _n oder g′′′ _n bei der Bestimmung des tatsächlichen Wertes g′ _n des neuen Abtastwertes im Zeitpunkt n zu geben ist, von der Nähe des Zeitpunktes des Abtastwertes g _n zum Abtastwert f _n bzw. f _n+1 abhängt. Aus den Fig. 3 und 4 sollte deutlich werden, daß jeder neue Abtastsignalwert g _n innerhalb eines Blockes von Abtastwerten in einer Eins- zu-Eins-Beziehung zu einem vorhandenen Abtastsignalwert f _n steht und folglich die Bezifferung der neuen Abtastwerte g _n , wie in Fig. 4 gezeigt, die Bezifferung der alten oder Ausgangsabtastsignalwerte f _n entspricht.

Der Wert von g′′ _n gleicht dem bekannten Wert des Ausgangsabtastsignalwertes f _n plus einem kleinen Teil der Differenz zwischen den Abtastsignalwerten f _n und f _n-1, weil dieser kleine Zusatzwert gleich ist, ob er nun zwischen n-1 und n oder zwischen n und n+1 liegt. Somit ist

In gleicher Weise kann der Wert g′′′ _n auf der Verlängerung 414 dadurch bestimmt werden, daß zum bekannten Wert von f _n+1 die Differenz der Abtastsignalwerte zwischen f _n+1 und f _n+2, multipliziert mit Eins minus dem zusätzlichen Teil, der zur Bestimmung von g′′ _n verwendet wurde, bestimmt werden, so daß man erhält:

Es versteht sich, daß, wenn der neue Abtastsignalwert g _n nahe am Zeitpunkt von f _n liegt, der Wert g′′ _n mit etwas Gewichtung zu dem Wert, der für g′ _n bestimmt wurde, addiert werden kann, um eine Näherung herzustellen, wenn g _n nahe am Zeitpunkt für f _n+1 liegt, dann kann der Wert von g′′′ _n addiert werden mit einer Gewichtung zum Wert von g′ _n .

Eine gute Näherung für die neuen Abtastsignalwerte g _n ist, wenn g _n näher an f _n liegt (wenn n = 0, 1, 2, . . . ., 7)

und wenn g _n näher an f _n+1 liegt (wenn n = 9, 10, 11, . . ., 15)

Für n = 8 werden die Ergebnisse für g _n aus den Gleichungen (4) und (5) gemittelt, um zu erhalten:

Es sei bemerkt, daß die Gleichungen (4), (5) und (6) Summen von Produkten sind, in denen die Produkte die Form g haben. Folglich können die quadratischen oder parabolischen Näherungen g _n von der Funktion f(t) durch nacheinander durchgeführte Teilungsvorgänge durch Zwei und Summiervorgänge ausgeführt werden, wie dies auch bei der linearen Interpolation der Fall war.

Wegen der konkaven Krümmung von f(t) unter einer geradlinigen Tangente an f(t) im Punkt f _n ist der interpolierte Wert von g _n zwischen g′ _n und g′′ _n nahe der Mitte des Intervalls zwischen n und n+1 eher etwas größer als der tatsächliche Wert von f(t), bevor die Abtastung zur Bildung der Werte f _n vorgenommen wurde. Die mit der beschriebenen quadratischen Interpolationsmethode gemachten Fehler liegen in einer Richtung, die Veränderungen überhöht, wodurch Übergänge oder Kanten im Fernsehbild stärker hervortreten.

Fig. 5 stellt eine Anordnung für die Durchführung der quadratischen Interpolation gemäß obiger Beschreibung dar. Die Taktfrequenzen F₁ und F₂ werden von einem Taktgenerator 502 erzeugt und haben ein Verhältnis

was die gewünschte Möglichkeit ergibt, die Abtastsignalzeiten in jeder Zeile in Interpolationsblocks oder Gruppen mit zeitlich zusammenfallenden Abtastsignalen an jedem Ende zu unterteilen. Ein analoges Farbfernsehsignalgemisch f(t) wird einem Abtaster 504 zugeführt, der in wiederholter Folge das ankommende Analogsignal abtastet und die Abtastsignale während einer Dauer hält, die für einen A/D- Wandler 506 ausreicht, die Abtastsignale in M bit pro Abtastsignal zu quantisieren. Wie bekannt, können die M bit gleichzeitig auf parallelen Leitungen oder nacheinander auf einer einzigen Leitung auftreten. Jedes Abtastsignal von M bit stellt einen Abtastsignalwert f _n dar. Die verschiedenen Abtastsignale f _n (z. B. f _n-1, f _n , f _n+1, f _n+2) werden nacheinander in einem Register 508 gespeichert, wo sie zugänglich sind, so daß die verschiedenen Näherungen g′ _n , g′′ _n , g′′′ _n und schließlich g _n berechnet werden können.

Die Synchronisation der verschiedenen Rechenvorgänge mit den Blocks von Abtastsignalen wird durch die Horizontalsynchronisiersignale erreicht, die aus dem analogen Eingangssignal f(t) von einer Trennschaltung 512 abgesondert werden. Die abgesonderten Synchronisiersignale enthalten das H-Synchronisiersignal, die Austastung, den rückgewonnenen Farbträger und dergleichen. Die Synchronisiersignale werden einem Synchronisierer zugeleitet, der durch einen Block 526 angedeutet ist und ein Signal, das mit dem Farbträger in Beziehung steht, an den Taktsignalgenerator 502 überträgt, um die Abtasttaktfrequenz F₁ und 4 × SC zu koppeln. Der Synchronisationsblock 526 erhält außerdem ein Signal, das den voll gezählten Zustand von N von einem r-Stufenzähler 510 anzeigt, um den Zähler rückzusetzen. Der Synchronisationsblock 526 verzögert überdies die Vorbereitung des Zählers 510 bis zum Beginn des aktiven Teils einer jeden Horizontalzeile. In der Anordnung der Fig. 5 ist angenommen worden, daß die Abtastfolgen so gewählt sind, wie sie an früherer Stelle in Verbindung mit dem Weltdigitalstandard für das Erleichtern des Transcodierens durch Interpolation von einer Abtastsignalfolge beschrieben wurden, die auf 4 × SC bezogen ist, so daß die Zahl r in Gleichung (7) bekannt ist und z. B. einen Wert wie r = 4 haben kann, was wiederkehrende Interpolationsblöcke in einer Länge von 16 neuen Abtastsignalen g _n und 17 alten Abtastsignalen f _n bedeutet. Zähler 510 erhält von dem Synchronisierer 526 Signale, die den Anfang der Blöcke angeben, und zählt fortlaufend F₁ Taktimpulse und erzeugt auf der Leitung 514 ein paralleles Digitalsignal, das den laufenden Wert von n darstellt, das im Beispiel im Bereich zwischen den Werten 0 und 15 liegen kann. Zähler 510 wird überdies wie erwähnt, durch den Synchronisierer 526 nach jedem vollständigen Zyklus- Zählvorgang von n = N auf 0 rückgestellt. Der laufende Wert von n auf der Leitung 514 wird einer Nachschlagetabelle 516 eingegeben, die durch ein Signal auf der Leitung 514 adressiert wird. An jedem Speicherplatz ist Information gespeichert, welche Abtastsignale nahe f _n für die Berechnung für den jeweiligen Wert von n benützt werden sollen. Diese Information wird einem Rechner 518 eingegeben, in dem g′ _n , g′′ _n und g′′′ _n berechnet werden je nach Bestimmung durch die in der Tabelle 516 für die Werte von n gemäß den Gleichungen (1), (2) und (3) gespeicherten Befehle. Diese Berechnungen werden in der beschriebenen Weise durch aufeinanderfolgendes Teilen durch 2 der verschiedenen Werte f _n und Summieren der Ergebnisse der verschiedenen Divisionen gemäß den gespeicherten Befehlen ausgeführt.

Fehler durch Abrunden können dadurch klein gehalten werden, daß bei der Durchführung der Verschiebungen für die Teilungen durch Zwei und die Additionen in den Schieberegistern diese (M+r) Stellen haben. Die Werte von g′ _n , g′′ _n und g′′′ _n , die in 518 berechnet worden sind, werden nacheinander in ein Speicherregister 520 eingegeben und sind dann für eine weitere Berechnungsschaltung 522 greifbar, wo der Wert von g _n entsprechend Befehlen aus dem Register 516 für den jeweiligen Wert von n für die Ausführung der Gleichungen (4), (5) und (6) berechnet wird. Nach der Berechnung von g _n werden die untersten Stellen fallengelassen, um ein M-bit-Ausgangssignal zu bekommen, und g _n wird in einen Pufferspeicher 524 eingeführt. Die interpolierten Signale werden mit der Frequenz F₂ aus dem Pufferspeicher 524 abgegeben und stellen das transcodierte Signal dar.

Der Fachmann entnimmt, daß das Komponentensystem eines Weltstandards YIQ; Y, (B-Y), (R-Y) oder andere Komponenten als die dargestellten Komponenten RGB verwenden kann. Auch versteht es sich für ihn, daß die Dauer des Austastintervalls, die durch Zähler 150 bestimmt ist, auf die gewünschte Dauer und Position gegenüber dem Synchronisiersignal eingestellt werden kann.

Die insoweit beschriebene Interpolationseinrichtung betrifft das Transcodieren durch Interpolation von Signalen, die durch ein Abtastfrequenzverhältnis F 1/F 2 = M/2 ^r zueinander in Beziehung stehen, wobei M gleich (2 ^r ±1) ist, wodurch die F 2-Abtastsignale fortschreitend über den Zeitabstand zwischen aufeinanderfolgenden F 1-Signalen laufen, wie in Fig. 3 über die Dauer eines Blockes von Abtastsignalen dargestellt. Bei dem speziellen beschriebenen Beispiel ist ein Frequenzverhältnis F 1/F 2 bestimmt durch das Verhältnis von 4 × SC/13,5 MHz, was gleich dem Verhältnis 35/33 und angenähert dem Verhältnis 17/16 entspricht, so daß es der Gleichung (7) für einen Wert von r = 4 entspricht. Dies ermöglicht den Vorteil der Interpolation durch aufeinanderfolgendes Verschieben und Addieren. Die Vorteile der Interpolation durch Verschieben und Addieren sind nicht auf den Fall beschränkt, daß sich der Zähler vom Nenner durch die ganze Zahl Eins unterscheidet, sondern sie treten bei allen positiven ganzen Zahlen M und r auf, solange M und 2 ^r keinen gemeinsamen Teiler haben.

Die Transcodierung oder Umsetzung zwischen PAL-Signalen mit 625 Zeilen pro Bild und 50 Hz Bildfolge und dem vorgeschlagenen 13,5 MHz-Weltstandard läßt sich durch Interpolation nach diesem zusätzlichen Verfahren vornehmen und kann einen verminderten Interpolationsfehler haben.

Wie in Fig. 4 gezeigt, ist der interpolierte Wert für einen neuen Abtastwert g _n in der linken Hälfte für das Intervall zwischen den Zeitpunkten n und n+1 auf folgende Weise bestimmt. Zuerst treten die eintreffenden Abtastsignale f _n und f _n+1 in den Zeitpunkten n bzw. n+1 auf. Als zweites werden die Amplitudendifferenzen bestimmt: Zwischen f _n-1 und f _n sowie zwischen f _n und f _n+1. Als drittes werden die Amplitudendifferenzen gemäß der relativen Zeitposition der betrachteten Abtastsignale innerhalb des Abtastsignalblocks gewichtet. Als viertes wird jede der gewichteten Differenzen zum Wert von f _n addiert, um ein Abtastsignal zu bilden, das zwischen f _n und f _n+1 linear interpoliert ist, und ein weiteres Abtastsignal, das vom Bereich zwischen f _n-1 und f _n linear extrapoliert ist. Die linear interpolierten und extrapolierten Abtastsignale werden dann weiter entsprechend ihrer Nähe zu f _n gewichtet und summiert zur Bildung eines interpolierten Wertes. In der zweiten oder rechten Hälfte des Intervalls zwischen n und n+1 wird ein entsprechendes Schema mit den Punkten f _n , f _n+1 und f _n+2 angewendet. Somit verwendet das in Verbindung mit Fig. 4 beschriebene Interpolationsschema drei Abtastwerte des ankommenden Signals für die Bestimmung jedes interpolierten Abtastsignalwertes. Es ist auch möglich, gleichzeitig von vier Abtastpunkten der Ausgangsfunktion auszugehen, um für jede positive ganze Zahl von M und r den Interpolationsvorgang zu verbessern, wie beschrieben.

Ein verallgemeinertes Transcodierschema unter Verwendung irgendwelcher positiver ganzer Zahlen M und r findet z. B. Anwendung, wenn aus dem 625/50-PAL-System auf 13,5 Mz- Abtastsignale gemäß dem vorgeschlagenen Weltstandard transcodiert wird. Für diesen Transcodiervorgang werden die PAL-Signale bei 4 × SC abgetastet, wodurch für jede vollständige Horizontalzeile 1135,0064 Abtastsignale erhalten werden. Es ist bekannt, daß diese Signale auf genau 1135 Abtastsignale pro Feld korrigiert werden können, was in der Bildgeometrie nur einen Fehler von 0,16% Schrägstellung ergibt.

Das Verhältnis von 1135 Abtastsignalen pro PAL-Zeile zu 864 Abtastsignalen für die Weltstandardzeile ist das Verhältnis 1135/864 = 1,3136574. Diese Zahl liegt sehr nahe am Quotienten 21/16 = 1,3125. Folglich kann die aktive Zeile von 704 Abtastsignalen beim 13,5 MHz Weltstandard mit Abtastsignalen aus dem 4 × SC-PAL-System durch Umwandeln von 21 ankommenden Signalen mit 4 × SC in 16 ausgehende Abtastsignale bei 13,5 MHz in jedem Block von Abtastsignalen bei exakt 44 Blocks pro aktive Zeile ausgefüllt werden. Das Ergebnis der vorgenommenen Näherungen bei derartiger Transcodierung ist eine geometrische Genauigkeit von

(12/16) (864/1135) = 0.9991186,

was zu einer geometrischen Verzerrung in Gestalt einer Dehnung von weniger als 0,1 Prozent führt. Manipulationen am Bild, die zu vertikalen oder horizontalen Verzerrungen von weniger als 1% führen, werden im allgemeinen als zulässig angesehen, da sie im Bereich der Toleranzgrenzen liegen, an die Kameras und Filmprojektoren herankommen können. Die durch die Näherungen, die in der Transcodierung enthalten sind, eingeführten Verzerrungen sind wesentlich kleiner als diese Grenzwerte und somit zulässig.

Innerhalb jedes Transcodierblockes von Abtastsignalen bei der Umwandlung von NTSC auf Weltstandard läuft, wie oben beschrieben, die Position eines jeden neuen Abtastsignals g _n schrittweise über den Zeitabstand zwischen den ankommenden Abtastsignalen mit einer regelmäßigen Zunahme. Zu Beginn eines jeden Blockes tritt g _n gleichzeitig mit f _n auf, und mit zunehmender Zeit bewegt es sich zwischen den aufeinanderfolgenden Abtastsignalen f _n und f _n+1, bis am Ende des zu transcodierenden Blockes von Abtastsignalen g _n gleichzeitig mit f _n+1 auftritt. Dieses regelmäßige Fortschreiten ergibt sich aus der Zusatzzahl 1 im Zähler der Gleichung (7). Dieser Zähler ist mit M bezeichnet. Im Falle des PAL-Signals unterscheidet sich M vom Nenner durch einen Wert größer als 1. Beim Transcodieren von PAL auf Weltstandard ergibt sich als Quotient

wobei der Nenner M 21 ist und sich vom Zähler 16 durch 5 unterscheidet. Diese Differenz bedeutet, daß in jedem zu transcodierenden Block 21 Abtastsignale des ankommenden Signals innerhalb eines Intervalls auftreten, in dem 16 neue transcodierte Abtastsignale erzeugt werden. Dies ist in der Fig. 6 dargestellt. Wie im Falle der Fig. 3 stellt die Länge der Linie b die Dauer eines Interpolationsblockes dar und ist in 16 Positionen unterteilt, die die Abtastzeiten wiedergeben. Die Punkte a sind die Abtastsignalzeitpunkte des ankommenden Signals. Die Differenz M-2 ^r hat eine zweite Bedeutung, die mit der ersten in Verbindung steht. Diese zweite Bedeutung läßt sich anhand der Fig. 6 erklären, aus der man feststellen kann, daß jeder neue Abtastsignalpunkt (Punkte auf der Linie b in Fig. 6) zwischen den Abtastsignalpunkten a des ankommenden Signals in einer Zeitstellung liegt, die (M-2 ^r )/16 oder 5/16 eines Abtastsignalintervalls von der vorherigen Position entfernt ist. So erscheinen die Abtastsignalpunkte 0 gleichzeitig, der neue (b) Signalpunkt 1 erscheint auf 5/16 des Weges zwischen den ankommenden (a) Signalpunkten 1 und 2, der neue Signalpunkt 2 erscheint 5/16+5/16 = 10/16 der Strecke zwischen den ankommenden (a) Signalpunkten 2 und 3. In gleicher Weise erscheint der neue Punkt 3 auf 15/16 des Weges zwischen den ankommenden Signalpunkten 3 und 4, der neue Signalpunkt 4 erscheint zu einem Zeitpunkt (15/16+5/16) -1 = 20/16-16/16 = 4/16 entlang dem Zeitabstand zwischen den ankommenden Signalpunkten 5 und 6. Das neue oder abgehende Abtastsignal 5 erscheint um 4/16+5/16 = 9/16 zwischen den ankommenden Abtastsignalen 6 und 7 gegenüber Signal 6 verschoben, und das neue Abtastsignal 6 erscheint zum Zeitpunkt 9/16+5/16 = 14/16 gegenüber dem ankommenden Abtastsignal 7 zum Abtastsignal 8 hin verschoben. In der Fig. 7 sind in einer Liste alle in der Fig. 6 auftretenden Positionen aufgeführt. In den Zeitabständen zwischen den ankommenden Abtastsignalen 4-5; 8-9; 12-13 und 16-17 liegen keine neuen Abtastsignale. Fig. 15 zeigt eine Liste der entsprechenden Informationen für eine Transcodierung, bei der r = 4 und M = 25 sind.

Die in Verbindung mit Fig. 4 beschriebenen Interpolationen verwenden bei der Näherungsberechnung für g _n (wobei der neue Wert abgeschätzt wird) g′′ _n , das durch eine erste Gruppe von Funktionen gewichtet ist, in der ersten Hälfte des Intervalls zwischen aufeinanderfolgenden ankommenden Abtastsignalen f _n und eine zweite Wichtungsfunktion in der zweiten Hälfte des Intervalls. Dies ergibt eine Interpolation, die unter gewissen Bedingungen brauchbar ist, doch kann eine bessere Näherung (geringerer Fehler) erzielt werden, indem ein Mittelwert der gewichteten Annahmen g′ _n , g′′ _n und g′′′ _n über die Gesamtheit eines jeden Zwischenabtastintervalls genommen wird. Ein derartiger Mittelwert ist

worin

n′ = [(M-2 ^r ) xn] (modulo 2 ^r ) (10)

n′ berücksichtigt die Stellung des neuen Abtastwertes b gegenüber den ankommenden Abtastwerten a. Bei der Fig. 6 ergibt sich

n′ = (21-16) n modulo 16 = 5 n modulo 16 (11)

was bedeutet, daß für jeden neuen Abtastwert n der Wert für n′ um 5 Teile von 16 zunimmt, wie bereits oben ausgeführt.

Die Näherung an g _n der Gleichung (12), wie sie in Fig. 8 dargestellt ist, stellt eine Parabel dar, die durch die Punkte f _n , f _n+1 verläuft. Wie ersichtlich, besitzt die Parabel einen höheren Scheitel als eine Kurve dritter Ordnung, die durch die vier Punkte f _n-1, f _n , f _n+1, f _n+2 verläuft.

Ein anderes Interpolationsschema ist in der Fig. 9 gezeigt. Eine erste Parabel 900 ist durch die Punkte f _n-1, f _n und f _n+1 gelegt, während eine zweite Parabel 902 durch die Punkte f _n , f _n+1, f _n+2 verläuft.

Diese können durch folgende Gleichungen angegeben werden:

Bei der Interpolation eines neuen Abtastsignals g _n zwischen dem Zeitpunkt n des Abtastsignals f _n und dem Zeitpunkt n+1 des Abtastsignals f _n+1 kann, wie früher beschrieben, die Gleichung (12) in der ersten Hälfte des Intervalls und die Gleichung (13) in der zweiten Hälfte und der Durchschnitt aus beiden im Mittelpunkt benutzt werden. Der Durchschnitt über das gesamte Intervall andererseits ergibt die Gleichung

Eine andere Näherung für den Wert des neuen Abtastsignals g _n , das zwischen aufeinanderfolgenden Abtastsignalen f _n interpoliert ist, kann so durchgeführt werden, daß die Gleichung (12) stärker gewichtet wird nahe dem Beginn des Intervalls und die Gleichung (13) stärker gewichtet wird nahe dem Ende des Intervalls, wofür die Gleichung dann lautet:

Fig. 10 zeigt allgemein die Unterschiede zwischen den Werten von neuen Abtastsignalen g _n , wenn sie durch Interpolationsnäherungen bestimmt sind, wie sie durch die Gleichungen (9) bzw. (14) gegeben sind. Die ausgezogene Kurve 1009 hat die Gestalt einer Parabel gemäß Gleichung (9), während die gestrichelte Kurve 1014 die Form einer Parabel entsprechend der Gleichung (14) besitzt. Kurve 1009 ist relativ scharf gekrümmt und fällt unter die Punkte f _n-1 und f _n-2 ab, während die Kurve 104 weniger scharf gekrümmt und oberhalb dieser Punkte liegt. Es wurde die Tatsache erwähnt, daß eine Interpolation so eingerichtet werden kann, daß eine Verstärkung der Übergänge auftritt und damit ein Bild entsteht, das weniger "weich" ist oder dessen Konturen schärfer akzentuiert sind. Aus der Fig. 10 geht hervor, daß eine Interpolation unter Verwendung von Gleichung (9) neue Abtastsignalwerte schafft, die im Bereich scharfer Krümmungen im Vergleich zu solchen, die nach Gleichung (14) gewonnen werden, die Konturenabzeichnung erhöhen.

Die Gleichungen (4)-(6) und (9)-(14) stellen quadratische Interpolationen (oder höherer Ordnung) dar, die die Eigenschaft gemeinsam haben, daß sie durch Punkte f _n und f _n+1 gehen und die die Summen von Multiplikationen oder Produkten von vier Abtastsignalpunkten f _n-1, f _n , f _n+1 und f _n+2 darstellen, und in denen die Faktoren die Form p/2r haben, wobei p eine ganze Zahl ist, die zwischen den Werten 0 und 2 ^r+1 angesiedelt ist. Gemäß der Erfindung können diese Algorithmen deshalb durch eine Folge von Verschiebungen und Additionen behandelt werden, was sich auf einfache Weise mit hoher Geschwindigkeit durchführen läßt.

Eine Schaltungsanordnung, wie sie in Fig. 11 gezeigt ist, kann dazu benützt werden, eine Transcodierung von genereller Art, wie oben beschrieben, vorzunehmen. In Fig. 11 sind die Schaltkreiselemente, die denen in der Fig. 5 entsprechen, mit denselben Bezugszeichen gekennzeichnet. Taktimpulse mit einer Impulsfolge F 2 werden in einem r-Stufen-n-Zähler 510 gesammelt, der durch Zeitsteuerung 1104 auf Null rückgesetzt wird, wenn der letzte Zahlzustand von 2 ^{r-1 erreicht ist (für das Beispiel PAL Rücksetzung bei 15). Für jeden Wert von n vom r-Stufenzähler 510 wählt das Festwertbefehlsregister 516 die geeigneten Befehle für die Berechnung von Werten g′ _n , g′′ _n und g′′′ _n von den fortlaufend gespeicherten Werten von f _n im Speicherregister 508 aus. Fig. 12 zeigt ein mehr ins einzelne gehendes Blockdiagramm eines Ausführungsbeispiels eines verallgemeinerten Transcodierers, der sich dazu eignet, mit 4 × SC abgetastete PAL-Signale (etwa 17,7 MHz) auf 13,5 MHz zu transcodieren. Analoge zusammengesetzte PAL-Signale f(t) werden über den Eingang 1210 einem Block 1212 zugeführt, der als Vorfilter, Abtaster und ADC für 17,7 MHz arbeitet. Die Abtastung im Block 1212 wird durch den F 1-Takt gesteuert. Der Ausgang vom Block 1212 ist eine Vielzahl (in diesem Falle 8) von parallelen, Signale führenden Kanälen oder Leitungen, von denen eine die niedrigste Stelle (LSB) und eine andere die höchste Stelle (MSB) darstellt. Die Signale auf diesen Leitungen werden parallel oder gleichzeitig einer gleichen Anzahl von Schieberegistern in einem Block 1214 zugeführt. Nur die Schieberegister für das LSB- und das MSB- Signal sind im Block 1214 zeichnerisch dargestellt. Das Takten der Schieberegister 1214 steuern Zeitsteuersignale, die in einer Zeitsteuerschaltung 1216 erzeugt werden. Die Zeitsteuerschaltung 1216 erhält neben den F 1-Taktimpulsen bestimmte Synchronisationsinformation, die mit dem ankommenden PAL-Signal zusammenhängt, so daß die Verarbeitung der ankommenden Signale derart synchronisiert ist, daß Blöcke transcodiert werden, die mit dem aktiven Videosignal beginnen. Die neuesten Signale in den Schieberegistern entsprechen f _n+2, die ältesten f _n-1, während f _n und f _n+1 an den dazwischenliegenden Plätzen gespeichert sind. Diese 8-bit- Signale werden von den Schieberegistern 1214 in Eingangspaare von Differenzbildnerschaltungen 1218, 1220 und 1222 eingeführt. Es werden somit f _n und f _n-1 auf 1218 gegeben, f _n+1 und f _n auf 1220 und f _n+2 und f _n+1 auf 1222. Diese Differenzbildnerschaltungen bekommen außerdem Zeitsteuereingänge (T) von der Zeitsteuerschaltung 1216, damit ihr Arbeitsablauf mit den Abtastsignalen synchronisiert ist. Die Ausgänge der Differenzbildnerschaltungen 1218 und 1220 werden den Eingängen von Multiplizierern 1224 bzw. 1226 eingegeben, die mit n′/16 multiplizieren, was, wie beschrieben, durch mehrmaliges Teilen durch zwei und Addieren in Abhängigkeit vom Wert der laufenden Variablen n′ erfolgt, die den Multiplizierern von der Festwertinformationstabelle 1228 zugeführt werden. Wie oben erwähnt, gibt n′ die zeitliche Position des neuen Abtastwertes in bezug auf die Zeitpunkte der benachbarten ankommenden Abtastwerte an. Bei der vorgegebenen Transcodierung von PAL auf 13,5 MHz ist das Frequenzverhältnis bekannt, und deshalb ist die Eins-zu-Eins- Entsprechung von n′ zur Abtastnummer bekannt, wie sie z. B. in der Tabelle der Fig. 7 aufgeführt sind. ROM 1228 wird durch eine Information adressiert, die von der Taktfrequenz F 2 der neuen Abtastsignale abhängt, die durch einen Zähler 1230 zu Blocks n gezählt werden. Jeder derart adressierte Speicherplatz ist zuvor mit Information versehen, die mit dem Wert von n′ zusammenhängt und für eine bestimmte Codierung einer Adressenzahl n entspricht. Somit erhalten für jedes neue Abtastsignal, das innerhalb eines transcodierten Blockes erzeugt wird, die Multiplizierer 1224 und 1226 vom Festwertspeicher ROM 1228 einen zugehörigen Wert von n′, der die Addition festlegt, die mit den durch Zwei geteilten Differenzsignalen vorgenommen werden müssen. Das Ausgangssignal vom Multiplizierer 1226 wird einem Addierer 1232 zugeführt, wo es mit dem laufenden Wert von f _n zur Bildung eines linear interpolierten Abtastsignales g′ _n summiert wird, wie durch Gleichung (1) beschrieben. In gleicher Weise wird das Ausgangssignal vom Multiplizierer 1224 einer taktgesteuerten Addierschaltung 1234 zugeführt, wo es zur Bildung eines linear extrapolierten Abtastwertes g′′ _n gemäß Gleichung (2) mit f _n summiert wird. Der laufende n′-Wert wird vom ROM 1228 auf einen (16-n′)-Differenz bildenden Schaltkreis 1235 gegeben, und das Differenzsignal kommt zum Eingang eines Multiplizierers 1238. Das Differenzsignal (f _n+1-f _n+2), das in der Differenzbildnerschaltung 1222 entstanden ist, kommt zu einem zweiten Eingang des Multiplizierers 1238. Dieser bildet ein Produkt durch mehrmaliges Teilen durch Zwei und Addieren abhängig vom Wert von (16-n′), um ein Produktsignal hervorzubringen, das einem Addierer 1240 für das Summieren mit dem Wert von f _n+1 zugeführt wird, um gemäß Gleichung (3) den Wert g′′′ _n zu bilden. Der g′ _n -Wert wird mittels eines weiteren Multiplizierers 1242 einer Summierschaltung 1244 eingegeben. Der Multiplizierer 1242 multipliziert mit einem konstanten Wert 11/16, der die Form n/16 hat und deshalb mit Hilfe von durch Zwei teilenden Schaltungen und Addierern ausgeführt werden kann. Die g′′ _n und g′′′ _n -Werte werden durch Multiplizierer 1246 und 1248 gewichtet und zwar entsprechend der Stellung des neuen Abtastwertes g _n in bezug auf die benachbarten ankommenden Abtastwerte. Multiplizierer 1248 multipliziert mit n′/16 und erhält vom ROM 1228 die laufende Variable n′ für diesen Zweck. Multiplizierer 1246 multipliziert mit (16-n)/16 und erhält als laufende Variable das Differenzsignal (16-n) von der Differenzbildnerschaltung 1236. Diese beiden Multiplizierer sind die wünschenswerten, schnell arbeitenden Verschiebe- und Addierschaltungen, wie unten beschrieben. Diese gewichteten Signale g′′ _n und g′′′ _n werden in einer Summierschaltung 1250 miteinander addiert. Am Ausgang des Summierers 1250 ist das Signal die Summe eines kleinen Teils von g′′ _n und eines großen Teils von g′′′ _n , wo n′ klein ist, was dann der Fall ist, wenn der neue Abtastwert g _n nahe beim Abtastwert f _n liegt. Wenn der neue Abtastwert g _n nahe beim Wert f _n+1 liegt, d. h., wenn n′ nahe 16 ist, dann wird vom Summierer 1250 das Signal mit Hilfe eines großen Teils von g′′ _n und eines kleinen Teils von g′′′ _n erzeugt. Dieses Gewichten bringt einen angenähert berechneten Wert von f(t), wenn das analoge Eingangssignal stark hervortretende Spitzen aufweist. Um den Kontrast zu mindern, wird das summierte Signal am Ausgang des Summierers 1250 mit einem festen Faktor 15/16 in einer Multiplizierschaltung 1252 multipliziert, wodurch das Gewicht, das auf den Spitzenwerteinfluß zurückzuführen ist, im Vergleich zur linearen Annäherung g′ _n reduziert wird. Die mit 11/16 gewichteten g′ _n und 5/16 gewichteten g′′ _n und g′′′ _n -Signale werden im Summierer 1244 summiert und dessen Ausgang wird zur Erzeugung des neuen, angenähert berechneten Wertes g _n abgerundet. Es ist deutlich geworden, daß der Wert der Gewichtung der Signale durch die Multiplizierer 1242 und 1252 nach Belieben variiert werden kann, womit ein gewünschtes Maß an Hervorhebung der Übergänge erzeugt werden kann. Der Effekt der Hervorhebung kann in den Algorithmus einbezogen sein, mit dem die neuen Abtastsignale gebildet werden: worin k eine Kontrastkonstante sein kann, die Null oder ein positiver Wert bis zum Maximalwert von 2r sein kann. Wenn k = 0 ist, wird der zweite Gleichungsausdruck Null, und der interpolierte Wert von g _n ist lediglich die lineare Interpolation g′ _n gemäß Gleichung (1). Der Teil des rechten Ausdrucks der Gleichung (16) in der Klammer stellt eine Parabel dar, die den Werten f _n und f _n+1 angepaßt ist, jedoch eine wesentlich stärkere Krümmung besitzt, als vom Eingangssignal f(t) zu erwarten wäre. Da k im Bereich zwischen Null und 2r liegt, ergibt Gleichung (16) alle möglichen Parabeln, die durch die Werte f _n und f _n+1 verlaufen und zwischen der Geraden g′ _n und der sehr stark gekrümmten Parabel in der Klammer der Gleichung (16) liegen. Ein Wert k = 8 z. B. ergibt Gleichung (9), ein Wert k = 4 die Gleichung (14). In Fig. 12 ist der Wert k durch die mit einer festen Konstante arbeitenden Multiplizierer 1242 und 1252 umfaßt. Multiplizierer 1242 multipliziert mit und Multiplizierer 1252 mit k/16, wobei k = 5 ist, und der Transcodierer arbeitet allgemein gemäß Gleichung (16). Die Multiplizierer 1224, 1226, 1238, 1246 und 1248 multiplizieren mit dem Quotienten einer laufenden Variablen, die durch 2r geteilt ist, wobei r = 4 und 2r = 16 sind. Die Multiplizierer 1242 und 1252 haben dieselbe Form, jedoch einen im Wert festliegenden Zähler. Fig. 13 zeigt das Blockschaltbild einer digitalen Einrichtung für das Teilen des Eingangssignals X durch eine Zahl der Form 2r und Multiplizieren des Ergebnisses mit einer laufenden Variablen, die mit p bezeichnet ist. In der Fig. 13 wird die laufende Variable p einer Eingangsklemme 1310 und der Multiplikand X einer Eingangsklemme 1320 zugeführt. Der Multiplikand X gelangt (in Serie oder parallel) zu einem Register 1322, das bei dem dargestellten Beispiel mit einem 8-bit- Digitalwort 10000001 geladen ist, was den Wert 129 darstellt. Die höchste Stelle MSB des Registers 1322 stellt für sich den Wert 128 dar. Die Teilung durch Zwei wird dadurch erreicht, daß der Inhalt des Registers 1322 in die letzten acht Stufen eines 9stelligen zweiten Registers 1324 eingegeben wird. Die höchste Stelle des Registers 1324 stellt ebenfalls den Wert 128 dar, und sie ist mit dem Wert Null vorgeladen. Folglich wird durch den Übergang von 10000001 vom Register 1322 in das Register 1324 eine Teilung durch Zwei bewirkt. Der im 9stelligen Register 1324 gespeicherte Wert wird in die letzten 9 Stellen des 10stelligen Registers 1326 übertragen, dessen höchste Stelle mit dem Wert von 128 vorgeladen ist. Somit stellt die Übertragung der Daten aus dem Register 1324 in das Register 1325 eine weitere Teilung durch Zwei dar. Die Daten werden abermals durch nachfolgende Übertragung in das 11stellige Register 1328 und das 12stellige Register 1330 geteilt. Am Ende des Übertragungsvorgangs enthalten die Register 1324, 1326, 1328 und 1330 die Inhalte X/2, X/4, X/8 bzw. X/16. Da diese Bestandteile 8/16 X, 4/16 X, 2/16 X und 1/16 X darstellen, ist es leicht zu verstehen, daß jeder Teilwert von X zwischen 1/16 und 15/16 als Summe der verschiedenen Kombinationen der geteilten und den Registern gespeicherten Werte gebildet werden kann. Bei dem dargestellten Beispiel hat p den Wert 7 (digital 0111), so daß der Inhalt der Register 1326, 1328 und 1330 zur Bildung einer Summe von 7/16 X summiert werden muß. Der Wert von p wird in ein Register 1332 eingelesen. Der Inhalt jeder Stufe des Registers 1332 wird dazu benützt, das Öffnen der Register 1324 bis 1330 zu steuern, wie dies durch Gates 1334 bis 1340 dargestellt ist. Ein Wert Eins in einer Stufe des Registers 1332 ermöglicht, daß das zugehörige Register 1324 bis 1330 für die nachfolgenden Summierschaltungen geöffnet wird. Die Register 1324 und 1326 sind mit den Eingängen einer Summierschaltung 1342 und die Register 1328 bis 1330 mit den Eingängen einer Summierschaltung 1344 verbunden. Die Ausgänge der Summierschaltungen 1342 und 1344 sind wiederum mit den Eingängen einer weiteren Summierschaltung 1346 verbunden, von der schließlich das Ausgangssignal (p/16 X) gebildet wird. Die an die Summierer 1342, 1344 und 1346 angrenzenden Blöcke stellen die Digitalwerte in diesen Punkten dar. Die bisher beschriebenen Ausführungsbeispiele nutzen die Vorteile bei der Multiplikation durch Verschieben und Addieren, doch sind auch Interpolatoren allgemeinerer Form gemäß Fig. 14 verwendbar. Die Abtastfolgefrequenzen der Eingangs- und Ausgangssignale werden so gewählt, daß während jeder aktiven Zeile eine ganze Zahl von Transcodierblöcken entsteht mit gleichzeitigen Eingangs- und Ausgangsabtastsignalzeitpunkten zu Beginn und zum Ende eines jeden Transcodierblocks. Derartige Interpolatoren haben im Vergleich zum Stand der Technik Vorteile, auch wenn gewöhnliche Multiplizierer verwendet werden, da zum Erzielen einer bestimmten Genauigkeit nur wenige Multiplizierer erforderlich sind. Der Interpolator gemäß Fig. 14 mit nur 4 Multiplizierern entspricht einer Anordnung im Stand der Technik mit 15 Multiplizierern. In Fig. 14 wird ein Eingangssignal über eine Eingangsklemme 1410 den Eingängen eines Verzögerungselementes 1412 und einer Synchronisier- oder Zeitsteuerschaltung 1424 zugeführt. Das Verzögerungselement 1412 verzögert das Signal um eine bekannte Größe und erzeugt so ein verzögertes Signal f _n , das das Eingangssignal als f _n-1 definiert. Das verzögerte Signal f _n wird weiter einem Verzögerungselement 1414 und dann einem Verzögerungselement 1416 zugeleitet, wodurch weitere verzögerte Signale f _n+1 und f _n+2 hervorgebracht werden. Die Signale f _n-1, f _n , f _n+1 und f _n+2 werden auf Multiplizierer gegeben, die gewöhnlich 8 × 8-Multiplizierer sein können, die die Signale mit einer bekannten Funktion (entnommen aus einem tabellarischen Festwertspeicher 1420) der laufenden Variablen n multiplizieren, die durch eine Synchronisations- oder Zeitsteuerschaltung 1424 erzeugt wird. Die multiplizierten Signale werden in einem Addierer 1432 zur Bildung des gewünschten interpolierten Ausgangssignals an der Ausgangsklemme 1422 summiert. Anstelle eines tabellarischen Festwertspeichers wie des Speichers ROM 1228 der Fig. 12 für die Bildung des Wertes von n′ aus dem Wert n gemäß dem bekannten Muster der Zeitposition des neuen Abtastsignals g _n zwischen den Zeitpositionen benachbarter ankommender Abtastsignale f _n für eine gegebene allgemeine Transcodierung ist es möglich, eine Logikschaltung zur Berechnung von n′ aus n gemäß der Gleichung n′ = (M-2r) × n (modulo 2r) zu verwenden. Eine derartige Logikschaltung ist in der Fig. 16 gezeigt. In Fig. 16 werden die Eingangstaktsignale am Ausgang oder die neue Taktsignalfrequenz F 2 einem r-Stufen-n-Zähler 1230 zugeführt, wie in Fig. 12. Die F 2-Taktsignale werden zudem einer Zeitsteuerschaltung zugeleitet, die als Block 1616 dargestellt ist und Rücksetzimpulse für den Zähler 1230 und für einen n′-Zähler 1618 am Ende eines Zählvorgangs von 2r F 2-Taktimpulsen durch den Zähler 1230 erzeugt. Ein solches Rücksetzsignal löscht den Inhalt der Zähler 1230 und 1618 am Beginn eines jeden wiederkehrenden Blockes von Abtastsignalen. Der Zähler 1230 zählt F 2-Taktimpulse, um die laufenden Werte von n zu bestimmen, die Ausgangsimpulszahl innerhalb jedes Interpolationsblockes. Der im Register 1230 laufend gespeicherte Zählzustand ist mit 13 (1101) dargestellt. Bei jedem aufeinanderfolgenden F 2-Taktimpuls treibt die Zeitsteuerung 1616 einen getakteten Addierer 1620, der mit dem Wert von n′, der laufend im n′-Register 1618 gespeichert ist (wie dargestellt, war der letzte oder vorhergehende Wert von n′ 13 oder 1101), eine feste Zahl (M-2r) addiert, die mit 5 (0101) dargestellt ist. Die Summe dieser beiden wird in einem Register 1622, das r+1 Stufen hat und in dem die linke Stufe die höchste ist, gespeichert. Die Summe von 5 und dem vorhergehenden Wert von n′ 13 ist 18 oder 10010, was im Register 1622 als laufender Wert gespeichert ist. Die untersten r-Stufen des Registers 1622 sind mit entsprechenden Stufen des Registers 1618 verbunden, um den Wert von n′ auf den laufenden Wert aufzudatieren. Da jedoch nur die untersten Stufen oder Stellen des Registers 1622 angeschlossen sind, werden nur diese dem Register 1618 als neuer Wert n′ gespeichert. Diese Anordnung bewirkt, daß der Wert von n′ in Einheiten von fünf (M-2r) für jeden Zählvorgang von n fortschreitet, bis die Summe den Wert (2r-1) übersteigt, wo dann die höchste Stelle in der (r+1) Stufe des Registers 1622 auf den Logikzustand 1 umschaltet. Die Übertragung der r untersten Stufen oder Stellen erlaubt ein Fortschreiten in Stufen von fünf in einer modulo- 2r-Weise. Die bisher beschriebenen Ausführungsbeispiele betreffen die Interpolation zwischen Abtastsignalwerten entlang einer horizontalen Abtastlinie in einem digitalen Fernsehsystem; für den Fachmann versteht es sich, daß dieselben Interpolationsverfahren auch in vertikaler Richtung bei benachbarten Abtastsignalwerten in aufeinanderfolgenden Zeilen angewendet werden können, um zwischen Signalen mit unterschiedlichen Zeilenabtastgeschwindigkeiten zu interpolieren oder in der Zeit zwischen Abtastsignalen am gleichen Ort in aufeinanderfolgenden Bildern für die Interpolation zwischen Signalen mit verschiedenen Bildfolgefrequenzen.}

Claims (2)

1. Transcoder zur Transcodierung eines ersten, mit einer ersten Frequenz (F 1) abgetasteten Fernsehsignals in ein zweites abgetastetes Signal durch Approximierung der Größe derjenigen Abtastwerte des ersten Signals, die zur Bildung des zweiten Signals interpoliert werden müssen;
mit einem Taktsignalgenerator, der mit der Quelle des ersten Signals gekoppelt ist, zur Erzeugung eines Taktsignals für die Abtastung des zweiten Signals mit einer zweiten Frequenz, die so gewählt ist, daß das Verhältnis der ersten und zweiten Frequenz im wesentlichen gleich dem Quotienten ganzer Zahlen ist, wobei die Abtastpunkte in Blocks wiederkehren, in welchen die ersten Abtastwerte des ersten und zweiten Signals innerhalb jedes der Blocks im wesentlichen gleichzeitig auftreten und die letzten Abtastpunkte des ersten und zweiten Signals innerhalb jedes der Blocks ebenfalls praktisch gleichzeitig auftreten und wobei die Anzahl der Abtastwerte eines der beiden Signale innerhalb jedes der Blocks größer ist als die Anzahl von Abtastwerten im anderen der beiden Signale und wobei die Zeitpunkte des Auftretens der Abtastwerte des zweiten Signals sich zwischen den Zeiten des Auftretens der Abtastwerte der benachbarten ersten Abtastwerte über die Dauer eines der Blocks bewegen;
ferner mit einer Verzögerungseinrichtung, welcher das erste Signal zur Bildung mindestens eines zweiten und dritten, gegenüber dem ersten verzögerten Signals zugeführt wird;
mit einem Generator zur Erzeugung eines eine laufende Variable darstellenden Signals, der mit dem Taktsignalgenerator gekoppelt ist und laufende Variable erzeugt, die in Beziehung zur zeitlichen Lage jedes neuen Abtastwertes zwischen aufeinanderfolgenden Abtastwerten des ersten Signals stehen;
mit einer Multipliziereinrichtung, welche mit der Verzögerungseinrichtung und dem Generator für das der laufenden Variablen entsprechende Signal gekoppelt ist und der die verzögerten Signale zugeführt werden zur Multiplizierung mit den laufenden Variablen zur Bildung gewichteter (bewerteter) verzögerter Signale;
und mit einer mit der Multipliziereinrichtung gekoppelten Summierschaltung zur Aufsummierung der gewichteten verzögerten Signale, dadurch gekennzeichnet, daß der die laufende Variable erzeugende Generator einen Zähler (1230) enthält, welchem das Taktsignal mit der zweiten Frequenz zugeführt wird und welcher während der Dauer eines Blocks zählt und über die Dauer jedes der Blocks ein progressiv anwachsendes Zählsignal erzeugt.

2. Transcoder nach Anspruch 1, dadurch gekennzeichnet, daß der Generator für die laufende Variable weiterhin enthält;
ein erstes Register (1618) zur Speicherung des Momentanwertes der laufenden Variablen, welcher die zeitliche Lage jedes der Abtastwerte des zweiten Signals gegenüber dem Zeitpunkt benachbarter Abtastwerte des ersten Signals darstellt, wobei das erste Register eine in Beziehung zur Anzahl der Abtastwerte des zweiten Signals in jedem der Blocks stehende Stufenzahl hat,
einen Zeitgeber (1616), der mit dem Zähler und dem ersten Register gekoppelt ist, um den Zähler und das erste Register zu Beginn jedes Blocks von Abtastwerten auf vorbestimmte Werte zurückzusetzen,
eine Signalquelle eines eine vorbestimmte Zahl darstellenden Signals, die in Beziehung zum Zähler des Verhältnisses aus der ersten und der zweiten Frequenz steht,
eine Summierschaltung (1620), die mit der Signalquelle für das einer vorbestimmten Zahl entsprechende Signal, mit dem ersten Register (1618) und dem Zeitgeber gekoppelt ist und zu dem Momentanwert der laufenden Variablen den Wert des die vorbestimmte Zahl darstellenden Signals addiert zur Erzeugung eines Summensignals, welches den neuen Wert der laufenden Variablen hat,
ein zweites Register (1622), dessen Stufenzahl größer als die Stufenzahl des ersten Registers ist und das mit dem Zeitgeber und der Summierschaltung zur Speicherung des Summensignals gekoppelt ist,
und mit einer Koppelschaltung zur Kopplung mindestens einer der Stufen, welche ein weniger signifikantes Bit des Summensignals darstellt, mit einer entsprechenden Stufe des ersten Registers (1618) im Sinne einer Modulo-Erhöhung der laufenden Variablen.