-
Umcodierer für quaternäre digitale Signale hoher Schrittffeschwindgkeit
Die Erfindung betrifft einen Umcodierer für digitale Signale hoher Schrittgeschwindigkeit,
die nach einem einschrittigen quaternären Code gebildet wurden, in binäre Signale,
wobei die Amplitudenstufen der quaternären Signale, ausgehend von der höchsten Amplitudenstufe,
durch eine erste, zweite und dritte Schwellenspannung getrennt sind.
-
Zur besseren Ausnutzung der Übertragungskapazität von Ubertragungsstrecken
für digitale Signale besteht die Möglichkeit., anstelle binärer Signale mehrstufige
Signale zu übertragen. Bei quaternären Signalen ergibt sich so die Möglichkeit der
Verdoppelung der über tragungsgeschwindigkeit, wobei auch bei Schrittgeschwindigkeiten
von 600 MBaud die Anforderungen an die Zwischenregeneratoren und die Signalverarbeitungseinrichtungen
noch beherrschbar sind. Eine Zuordnung der Binärzeichen x und y und der Quaternärzeichen
0 bis III nach dem Gray-Code ist in der Fig. la dargestellt. Es zeigt sich, daß
das quaternäre Zeichen 0 nur dann auftritt, wenn beide Binärzeichen ebenfalls den
Wert logisch 0 haben, das Quaternärzeichen III tritt auf, wenn das erste Binärzeichen
den Wert logisch 1 und das zweite Binärzeichen den Wert logisch 0 hat; das Quaternärzeichen
II tritt auf, wenn beide Binärzeichen den Wert logisch 0 annehmen, während das Quaternärzeichen
I auftritt, wenn das erste Binärzeichen den Wert logisch 0 und das zweite Binärzeichen
den Wert logisch 1 hat. Zwischen den einzelnen Amplitudenstufen des Quaternärzei-
chens
q befindet sich jeweils eine Schwellenspannung.
-
Zwischen der höchsten und der zweithöchsten quaternären Amplitudenstufe
befindet sich die mit Ua bezeichnete Schwellenspannung, entsprechend befindet sich
zwischen der zweit- und der dritthöchsten Amplitudenstufe die Schwellenspannung
Ub und zwischen der dritthöchsten und der niedrigsten Amplitudenstufe die Schwellenspannung
Uce Der Gray-Code hat wie alle anderen einschrittigen Codes die besondere Eigenschaft,
daß bei einer Störung des Quaternärzeichens von einer Amplitudenstufe in eine benachbarte
Amplitudenstufe immer nur eines der zugeordneten Binärzeichen verfälscht wird. Diese
Eigenschaft bleibt auch erhalten, wenn in der Zuordnungstabelle nach Figo 1a die
Binärzeichen für x und y vertauscht sind oder wenn die Binärzeichen für x oder y
invertiert sind. In der Fig. 1c sind alle einschrittigen Codes für quaternäre digitale
Signale dargestellt, die sich aus dem Code nach der Fig. 1a durch Invertieren bzw
Vertauschen ergebene Während es sich beim Code 1 um den Gray-Code nach Fig. 1a handelt,
sind die Codes 2 bis 4 aus diesem durch Invertierung entstanden, die Codes 5 bis
8 sind durch Vertauschen von x und y aus den ersten vier Codes entstanden. Bei allen
quaternären digitalen Signalen, die nach diesen Codevorschriften gebildet wurden,
wird also nur eines der beiden Binärzeichen gefälscht, wenn im quaternären Zeichen
eine Amplitudenstufe durch Störung in eine benachbarte Amplitudenstufe übergeht.
-
Im Hinblick auf die Übertragung von Signalen mit einer bestimmten
Amplitudenstatistik kann es nun zweckmäßig sein, wenn die höchste Amplitudenstufe
des Quaternärzeichens nicht dann auftritt, wenn das eine Binärzeichen den Wert logisch
1 und das andere Binärzeichen den
Wert logisch 0 hat, sondern wenn
beide Binärzeichen den Wert logisch 1 oder aber den Wert logisch 0 haben.
-
Das bedeutet, daß je nach der Amplitudenstatistik der zu übertragenden
Signale einer der acht Codes der Fig. 1c Vorteile aufweisen kann, dies aber von
Fall zu Fall wechseln kann. In einer zentralen Empfangsstation kann sich nun das
Problem ergeben, daß beim Wechsel des Übertragungscodes jeweils ein anderer Decodierer
einzuschalten ist.
-
Die Aufgabe der Erfindung besteht nun darin, einen Decodierer zu finden,
mit dem alle bei der Bildung von quaternären digitalen Signalen verwendbaren einschrittigen
Codes entsprechend Fig. 1c decodiert werden können, also aus den quaternären Signalen
wieder die ursprünglichen binären Signale gewonnen werden können.
-
Erfindungsgemäß wird die Aufgabe durch einen Umcodierer gelöst, der
derart aufgebaut ist, daß drei Zweige mit jeweils einem, an den Signaleingang angeschlossenen
ersten bis dritten Differenzverstärker mit nachgeschaltetem getakteten ersten bis
dritten D-Flipflop vorgesehen sind, daß ein weiterer Eingang des ersten Differenzverstärkers
mit einer Quelle für die erste Schwellenspannung verbunden ist, daß ein weiterer
Bingang des zweiten Differenzverstärkers mit einer Quelle für die zweite Schwellenspannung
verbunden ist, daß ein weiterer Eingang des dritten Differenzverstärkers mit einer
Quelle für die dritte Schwellenspannung verbunden ist, daß der nichtinvertierende
Ausgang des ersten D-Flipflops und der invertierende Ausgang des dritten D-Flipflops
jeweils getrennt mit Eingängen eines ODER-Gatters verbunden sind, daß der invertierende
Ausgang des ersten D-Flipflops und der nichtinvertierende Ausgang des dritten D-Flipflops
jeweils getrennt mit Eingängen eines UND-Gatters verbunden sind und daß die binären
Signale,
in die das eingangsseitige quaternäre Signal umgeformt werden sollte, vom invertierenden
bzw. nichtinvertierenden Ausgang des zweiten D-Flipflops und den Ausgängen des UND-
bzw. des ODER-Gatters entnehmbar sind. Bei diesem Umcodierer können bei Verwendung
eines anderen einschrittigen Codes durch Wahl der an den Ausgängen des UND- sowie
des ODER-Gatters und des zweiten D-Flipflops anstehenden nichtinvertierten und invertierten
Signale die ursprünglichen binären Signale zurückgewonnen werden. Es ist dazu nötig,
entsprechend der Fig. 1c x und y zu vertauschen bzw. die invertierten Signale abzugreifen.
-
Zur Verbesserung der Flankensteilheit und zur Erhöhung der Amplitude
der Ausgangssignale ist eine Weiterbildung der Erfindung zweckmäßig, bei der der
nichtinvertierende Ausgang des UND-Gatters und der invertierende Ausgang des ODER-Gatters
jeweils getrennt mit Eingängen eines vierten Differenzverstärkers verbunden sind,
daß ein fünfter Differenzverstärker vorgesehen ist, dessen Eingang jeweils getrennt
mit den Ausgängen des zweiten D-Flipflops verbunden sind und daß an den nichtinvertierenden
bzw. invertierenden Ausgängen des vierten und fünften Differenzverstärkers die binären
Signale entnehmbar sind.
-
Eine praktische Ausführungsform mit vorteilhaft geringem Aufwand ergibt
sich durch die Verwendung eines basisgekoppelten Differenzverstärkers für das U1-Gatter,
das ODER-Gatter und den mit diesen verbundenen vierten Differenzverstärker dadurch,
daß zur Bildung des UND-Gatters, des ODER-Gatters und des vierten Differenzverstärkers
ein erster Multiemitter-Transistor mit zwei Emitteranschlüssen und ein zweiter Transistor
vorgesehen sind, deren Basisanschlüsse miteinander und über einen Widerstand mit
Bezugspotential verbunden sind,
daß der eine Emitteranschluß des
ersten Transistors über eine Sperrdiode mit dem invertierenden Ausgang des ersten
D-Flipflops und außerdem über einen Widerstand mit einer Quelle für eine Betriebsspannung
verbunden ist, daß der zweite Emitteranschluß des ersten Transistors über eine weitere
Sperrdiode mit dem nichtinvertierenden Ausgang des dritten D-Flipflops und außerdem
über einen dritten Widerstand mit einer Quelle für negative Betriebsspannung verbunden
ist, daß der Emitteranschluß des zweiten Transistors über einen vierten Widerstand
mit der Quelle für negative Betriebsspannung und außerdem über eine dritte Sperrdiode
mit dem nichtinvertierenden Ausgang des ersten D-Flipflops und über eine vierte
Sperrdiode mit dem invertierenden Ausgang des dritten D-Flipflops verbunden ist,
daß die Kollektoranschlüsse des ersten und des zweiten Transistors jeweils getrennt
über Widerstände mit Bezugspotential verbunden sind und daß außerdem diese Kollektoranschlüsse
die Ausgangsanschlüsse des vierten Differenzverstärkers darstellen.
-
Zur Pegelanpassung bei den gewünschten hohen Schaltgeschwindigkeiten
zwischen den eingangsseitigen Differenzverstärkern und den nachgeschalteten D-Flipflops
ist eine praktische Ausführungsform der Erfindung zweckmäßig, bei der die eingangsseitigen
Differenzverstärker als emittergekoppelte Differenzverstärker aufgebaut sind und
der Ausgangsanschluß dieses Differenzverstärkers mit dem Kollektoranschluß der mit
Referenzspannung verbundenen Verstärkerstufe des Differenzverstärkers verbunden
sind und daß an die Ausgangsanschlüsse jeweils getrennt über einen Emitterfolger
die D-Eingänge der nachgeschalteten D-Flipflops angeschlossen sind.
-
Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert
werden. In der Zeichnung zeigt
Fig. 1 die Zuordnung von Binär-
und Quaternärzeichen, Fig. 2 die Prinzipschaltung eines erfindungsgemäßen Umcodierers
und Fig. 3 das detaillierte Schaltbild des Umcodierers nach Fig. 2.
-
Die Tabellen entsprechend den Fig. la und 1c sind bereits in der Einleitung
ausreichend erläutert worden, so daß an dieser Stelle nicht weiter darauf eingegangen
wird.
-
Die Fig. Ib dient zur Erläuterung der Fig. 2, die einen Umcodierer
im Prinzip zeigt, der am Eingang E anstehende quaternäre Zeichen q in binäre Zeichen
x bzw. x und y bzw. y umwandelt. Mit dem Signaleingang E des Umcodierers nach Fig.
2 sind drei Signalzweige verbunden, die jeweils eingangsseitig einen Differenzverstärker
und ausgangsseitig ein getaktetes D-Flipflop enthalten. Im ersten Zweig ist ein
erster Differenzverstärker DV1 enthalten, dessen einer Eingang mit dem Signaleingang
E und dessen zweiter Eingang mit einer Quelle für eine erste Referenzspannung Ua
verbunden ist. Entsprechend sind im zweiten Zweig ein zweiter Differenzverstärker
DV2 und im dritten Zweig ein dritter Differenzverstärker DV3 angeordnet, deren einer
Eingang jeweils mit dem Signaleingang E und deren anderer Eingang mit einer Quelle
für Referenzspannungen Ub bzw. Uc verbunden sind.
-
Diese Referenzspannungen entsprechen den Schwellenspannungen zwischen
den einzelnen Amplitudenstufen des quaternären Signals entsprechend Fig. la. Mit
den Ausgängen der Differenzverstärker sind die D-Eingänge jeweils zugeordneter D-Flipflops
DF1, DF2, DF3 verbunden. Durch diese getakteten D-Flipflops werden aus den Ausgangssignalen
der Differenzverstärker wieder annähernd rechteckförmige Impulse geformt. Wie aus
der Fig. la hervorgeht, entspricht die Referenzspannung Uc der niedrigsten Schwelle
des Mehrstufensignals zwischen dessen Amplitudenstufen 0 und I. So lange diese Schwelle
unterschritten ist, wird also von keinem der Differenz-
verstärker
und damit von keinem der D-Flipflops ein Ausgangssignal entsprechend logisch 1 abgegeben.
Nach dem Überschreiten dieser Schwelle, aber ohne daß die weiteren Schwellen überschritten
werden, gibt der dritte Differenzverstärker und damit das dritte D-Flipflop DF3
das Ausgangssignal c = 1 ab, so wie dies Fig. Ib zeigt.
-
Besitzt das ankommende Mehrstufensignal die Amplitudenstufe II, dann
ist auch die Schwellenspannung Ub überschritten, so daß nunmehr auch vom zweiten
Differenzverstärker DV2 und vom zweiten D-Flipflop DF2 ein Ausgangssignal logisch
1 abgegeben wird0 In der Fig. ib hat dann neben dem Ausgangs signal c des dritten
D-Flipflops auch das Ausgangssignal b des zweiten D-Flipflops den Wert von logisch
1. Nimmt schließlich das Mehrstufensignal seinen Maximalwert entsprechend der Amplitudenstufe
III an, dann wird auch die Schwellenspannung bzw.
-
die Referenzspannung am ersten Differenzverstärker DV1 überschritten,
so daß nunmehr auch das erste D-Flipflop ein Ausgangssignal a = 1 abgibt, wie dies
auch Fig. Ib zeigt.
-
Bei den Signalen a, b und c handelt es sich zwar auch um binäre Signale,
ein Vergleich zwischen Fig. Ib und Fig. Ia zeigt aber, daß nur das Signal b dem
ursprünglichen Signal x entspricht, während das Signal y aus den Signalen a und
c noch zu erzeugen ist. Zur Erzeugung dieses Signals dient die Kombination aus dem
UND-Gatter und dem ODER-Gatter, die dem ersten und dem dritten D-Flipflop DF1, DF3
nachgeschaltet sind. Dazu ist der eine Eingang des UND-Gatters tfl mit dem invertierenden
Ausgang des ersten D-Flipflops DF1 und der andere Eingang dieses UND-Gatters mit
dem nichtinvertierenden Ausgang des dritten D-Flipflops DF3 verbunden. Außerdem
ist der eine Eingang des ODER-Gatters ODER mit dem nichtinvertierenden Ausgang des
ersten D Flipflops und der andere Eingang des ODER-Gatters mit dem invertierenden
Ausgang des dritten D FlipElops DF3 verbunden
Im Hinblick auf den
Einsatz des Umcodierers bei über tragungsgeschwindigkeiten von einigen 100 M3aud
ist eine Verbesserung der Flankensteilheit der erzeugten binären Signale sehr erwünscht.
Aus diesem Grunde sind ein vierter und ein fünfter Differenzverstärker DV49 DV5
vorgesehen. Die beiden Eingänge des vierten Differenzverstärkers sind jeweils getrennt
mit den Ausgängen des UND-Gatters und des ODER-Gatters verbunden. Da von den beiden
Gatterausgängen inverse Signale abgegeben werden, ergibt sich eine Gegentaktaussteuerung
des vierten Differenzverstärkers, die neben der gewünschten Verbesserung der Flankensteilheit
auch zu einer Erhöhung der Amplitude des Ausgangssignals y bzw. y des vierten Differenzverstärkers
DV4 führt. Die Eingänge des fünften Differenzverstärkers sind mit den Ausgängen
des zweiten D-Flipflops DF2 verbunden, so daß sich auch für diesen fünften Differenzverstärker
eine Gegentaktansteuerung ergibt, die ebenfalls zur Verbesserung der Flankensteilheit
und zur Erhöhung der Amplitude der Ausgangssignals x bzw. x des fünften Differenzverstärkers
DV5 führt.
-
Die Zuordnung zwischen~Quaternärzeichen und Binärzeichen kann nun
nicht nur entsprechend dem Code Nr. 1 der Tabelle entsprechend Fig. 1c, sondern
auch entsprechend einem der anderen Codes Nr. 2 bis 8 vorgenommen worden sein. Zur
Umcodierung der Codes 2 bis 4 sind jeweils die inversen Ausgangssignale der Differenzverstärker
DV4 bzw. DV5 heranzuziehen. Es ist z.B. erkennbar, daß beim Code Nr. 2 gegenüber
dem Code Nr. 1 anstelle des nichtinvertierenden Ausgangsanschlusses der invertierende
Ausgangsanschluß des fünften Differenzverstärkers DV5 zu vemxenden ist, während
die Beschaltung der Ausgänge des vierten Differenzverstärkers unverändert bleibt.
-
Bei Verwendung des Codes Nr. 3 ist dagegen die Beschaltung der Ausgangsanschlüsse
des vierten Differenzver-
stärkers zu vertauschen, während die
Beschaltung der Ausgangsanschlüsse des fünften Differenzverstärkers unverändert
bleibt. Beim Code Nr. 4 sind entsprechend die Beschaltung jeweils des nichtinvertierenden
und des invertierenden Ausgangsanschlusses bei beiden Differenzverstärkern DV4 und
DV5 zu vertauschen.
-
Die Codes Nr. 5 bis 8 sind durch Vertauschen der Zuordnung von x und
y aus den Codes 1 bis 4 herleitbar. Bei der Umcodierung von Signalen entsprechend
den Codes Nr. 5 bis 8 sind deshalb im Vergleich zu den Codes entsprechend Nr. 1
bis 4 die Anschlüsse für x und y zu vertauschen, in diesen Fällen wird also vom
vierten Differenzverstärker DV4 das binäre Signal x bzw. x und vom Differenzverstärker
DV5 das binäre Signal y bzw. y erzeugt.
-
In der Fig. 3 sind wiederum die eingangsseitigen Differenzverstärker
DV1. .DV3 und die nachgeschalteten D-Flipflops DF1...DF3 erkennbar, wobei an die
Ausgänge des ersten und des dritten D-Flipflops DF1, DF3 über Sperrdioden zur Pegelverschiebung
ein aus einem ersten Transistor T1 mit zwei Emitteranschlüssen und einem zweiten
Transistor T2 gebildeter basisgekoppelter Differenzverstärker angeschlossen ist.
Dieser basisgekoppelte Differenzverstärker realisiert sowohl UND-Gatter als auch
ODER-Gatter und vierten Differenzverstärker DV4 nach der Fig. 2.
-
Die eingangsseitigen Differenzverstärker DV1, DV2, DV3 sind jeweils
nach Art eines emittergekoppelten Differenzverstärkers mit den Transistoren T3,
T4; T6 und T7, T8 aufgebaut. Die Transistoren T4, T6, T8 sind dabei basisseitig
jeweils an eine Referenzspannungsquelle angeschlossen, die Referenzspannung Ua liegt
bei etwa -2 V, die Referenzspannung Ub liegt bei etwa -2,5 V
und
die Referenzspannung Uc liegt bei etwa -3 V. Während die Kollektoranschlüsse der
Eingangstransistoren jeweils mit Bezugspotential verbunden sind, stellen die Kollektoranschlüsse
der mit den Referenzspannungen verbundenen Transistoren die Ausgangsanschlüsse der
Differenzverstärker dar, die Kollektoranschlüsse sind außerdem über annähernd gleichgroße
Widerstände R7, R10, R13 mit Bezugspotential verbunden. Um etwa gleichgroße Ausgangssignale
trotz unterschiedlichem Eingangssignalpegel zu erhalten, sind die Emitterwiderstände
R8, R11, R14 abgestuft, wobei R8 den höchsten und R14 den niedrigsten Widerstandswert
hat.
-
Zur Pegelanpassung sind in die Verbindung zwischen die Kollektoranschlüsse
der Differenzverstärker und die D-Eingänge der D-Flipflops Emitterfolger eingeschaltet,
die mittels der Transistoren T9, T10 und TIl und der Widerstände R9, R12, RIS realisiert
sind. Die mit einer Quelle für den Schrittakt T verbundenen D-Flipflops sind in
integrierter Technik handelsüblich.
-
An den nichtinvertierenden Ausgang Q des dritten D-Flipflops DF3 ist
über eine erste Sperrdiode SD1 der eine Emitteranschluß des ersten Transistors T1
angeschlossen, während der zweite Emitteranschluß dieses Transistors über eine zweite
Sperrdiode SD2 an den invertierenden Ausgangsanschluß des ersten D-Flipflops DFI
und über einen zweiten Widerstand R2 mit Betriebsspannung -Ub verbunden ist. Der
Emitteranschluß des zweiten TranliisWors T2 ist über eine dritte Sperrdiode SD3
mit dem liic tinvertierenden Ausgang Q des ersten D-Flipflops Sowie über eine vierte
Sperrdiode SD4 mit dem inve tierenden Ausgang Q des dritten D-Flipflops DF3 verbunden,
bei den Sperrdioden SD1 bis SD4 handelt es ich um handelsübliche Schottky-Dioden.
Außerdem ist erste erste Emitteranschluß des Transistors T1 über einen
dritten
Widerstand R3 und der Emitteranschluß des zweiten Transistors T2 über einen vierten
Widerstand R4 mit Betriebsspannung -Ub verbunden. Die Basisanschlüsse der beiden
Transistoren T1 und T2 sind miteinander und über einen ersten Widerstand R1 mit
Bezugspotential verbunden, während die Kollektoranschlüsse dieser Transistoren jeweils
getrennt über die Widerstände R5 bzw. R6 an Bezugspotential angeschlossen sind.
Diese Kollektoranschlüsse stellen gleichzeitig die Ausgangsanschlüsse des vierten
Differenzverstärkers DV4 dar, wobei am Kollektoranschluß des Multiemittertransistors
T1 das binäre Signal y und am Kollektoranschluß des Transistors T2 das inverse binäre
Signal y zu entnehmen ist, wenn vom Graycode ausgegangen wird. Es ist erkennbar,
daß die erforderliche UND-Verknüpung des invertierenden Ausgangs des ersten D-Flipflops
und des nichtinvertierenden Ausgangs des dritten D-Flipflops über die beiden Emitteranschlüsse
des Transistors T1 erfolgt, während die ODER-Verknüpfung durch die Verbindung des
nichtinvertierenden Ausgangs des ersten D-Flipflops DFI und des invertierenden Ausgangs
des dritten D-Flipflops DF3 am Emitteranschluß des Transistors T2 erreicht wird.
-
Mit dem nichtinvertierenden Ausgang Q des zweiten D-Flipflops DF2
ist der Basisanschluß eines zwölften Transistors T12 verbunden, mit dem invertierenden
Ausgang Q des zweiten D-Flipflops ist der Basisanschluß eines dreizehnten Transistors
T13 verbunden; die Emitteranschlüsse dieser beiden Transistoren sind miteinander
und über den Widerstand R18 mit Betriebsspannung -Ub verbunden, so daß sich dadurch
der fünfte emittergekoppelte Differenzverstärker DV5 ergibt. Zur Einstellung der
Basisvorspannung ist vom Basisanschluß des Transistors T12 ein Widerstand R16 und
vom Basisanschluß des Transistors T13 ein Widerstand R17 gegen Betriebsspannung
-Ub geschaltet.
-
Die Kollektoranschlüsse des Transistors T12 und des
sistors
T13 sind über gleichgroße Widerstände mit Bezugspotential verbunden, außerdem ist
an diesen Kollektoranschlüssen das Signal x bzw. das Signal x entnehmbar, sofern
von der Zuordnung nach dem Code Nr. 1 der Fig. 1c ausgegangen wird. Bei Verwendung
der anderen Codes sind die beschriebenen Vertauschungen der Ausgangsanschlüsse der
Differenzverstärker DV4 und DV5 vorzunehmen.
-
4 Patentansprüche 3 Figuren