DE3030172A1 - Regenerator fuer mehrstufige digitale signale - Google Patents
Regenerator fuer mehrstufige digitale signaleInfo
- Publication number
- DE3030172A1 DE3030172A1 DE19803030172 DE3030172A DE3030172A1 DE 3030172 A1 DE3030172 A1 DE 3030172A1 DE 19803030172 DE19803030172 DE 19803030172 DE 3030172 A DE3030172 A DE 3030172A DE 3030172 A1 DE3030172 A1 DE 3030172A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- emitter
- control signal
- connection
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT f. Unser "Zeichen":"
Berlin und München VPA on η e <-. a Q
Regenerator für mehrstufige digitale Signale (Zusatz zur Patentanmeldung Akt.Z. P 30 23 833.6
VPA 80 P 6607)
Die Erfindung betrifft einen Regenerator entsprechend dem Oberbegriff des Anspruchs 1. Durch die Zusammenfassung
von digitalen Zeitmultiplexsignalen niedriger Hierarchiestufe und damit niedrigerer Hierarchiestufe
und damit niedrigerer Übertragungsgeschwindigkeit zu solchen höheren Hierarchiestufe und durch die Einführung
der digitalen Vermittlungstechnik ergibt sich die Notwendigkeit, Übertragungsstrecken mit sehr hoher
Schrittgeschwindigkeit aufzubauen. Derartige Übertragungsstrecken haben Schrittgeschwindigkeiten im Bereiche
einiger hundert M Baud entsprechend einer CCITT-Empfehlung, insbesonders solche von 565 M Baud. Wegen
der bei diesen Frequenzen recht hohen Kabeldämpfung ist es notwendig, in vergleichsweise geringen Abständen
in die Übertragungsstrecke Regeneratoren für das Übertragungssignal
einzusetzen, wobei an diese Regeneratoren erhebliche Anforderungen hinsichtlich der Verarbeitungsgeschwindigkeit gestellt werden. Zur Erhöhung der Übertragungskapazität
bei gleicher Schrittgeschwindigkeit wird von der Möglichkeit Gebrauch gemacht, anstelle
binärer Signale mehrstufige Signale zu übertragen. Bei der Übertragung mehrstufiger Signale steigen die Anforderungen
an die Regeneratoren weiter an; im Hinblick auf die Schwierigkeiten bei der Realisierung
von mehrpegeligen Logikschaltungen hat sich eine Regenerationsmethode
durchgesetzt, bei der die mehrstufigen Signale in unipolare Signalzüge umgesetzt und diese
jeweils getrennt regeneriert werden.
Regeneratoren zur amplituden- und zeitmäßigen Regenerierung mehrstufiger digitaler Signale sind also bereits
Ah 1 Shy / 1.8.80
J UJ U I /Z
- VPA 8OP 6 649 OE
bekannt. Aus der DE-OS 28 27 958 ist ein Regenerator für in einem parial-response-Code vorliegende mehrstufige
digitale Signale hoher Schrittgeschwindigkeit bekannt. Dieser Regenerator enthält eingangssei tig eine
Pegelweiche mit Abtaststufe, durch die die ankommenden Signale in jeweils zwei Signalzüge mit unterschiedlichen
Amplitudenbereichen aufgeteilt und außerdem eine zeitmäßige Regenerierung vorgenommen wird. Zur Amplitudenentscheidung
werden die beiden Signalteile in binäre Signale zerlegt, die in den einzelnen Stufen eines
Tunneldioden enthaltenden Amplitudenentscheiders amplitudenmäßig regeneriert werden. Auch aus der DE-OS
28 33 267 ist ein Verfahren zur Regenerierung eines mehrstufigen digitalen Signale mit im GHz-Bereich auftretenden
Anteilen und ein entsprechender Regenerator bekannt. Der entsprechende Regenerator enthält eine
besondere mit Tunneldioden bestückte bistabile Kippstufe, der das zu regenerierende Signal mit einer solchen
Amplitude zugeführt wird, daß erst beim Auftreten eines Setzpulses ein Umschalten der bistabilen Kippstufe
erfolgt. Für mehrstufige digitale Signale sind mehrere derartige bistabile Kippstufen, die jeweils
in einem anderen Amplitudenbereich wirksam sind, parällelgeschaltet.
Die genannten Regeneratoren bieten die Möglichkeit, digitale Signale mit einer Vielzahl von beispielsweise
sieben Amplitudenstufen zu regenerieren. Der dafür erforderliche Aufwand ist bei der Regenerierung von vierstufigen
digitalen Signalen nicht gerechtfertigt, außerdem erfordert eine größere Zahl an Schaltungselementen
auch einen insgesamt höheren Betriebsstrom; es kann sich außerdem eine höhere Signallaufzeit ergeben.
Nach erfolgter Regenerierung werden die einzelnen Teilsignale beispielsweise mittels einer bewerteten Addition
zu einem neuen Signal zusammengefügt.
ORIGINAL INSPECTED
VPA 8OP 6 6 49 OE
Im Hauptpatent ist nun ein Regenerator zur amplituden- und zeitmäßigen Regenerierung eines quaternären PCM-Signals
hoher Schrittgeschwindigkeit und zu dessen Umwandlung in zwei, in einen möglichst redundanzarmen
Binärcode, insbesondere dem Dualcode vorliegende PCM-Signale angegeben. Dieser Regenerator ist dadurch gekennzeichnet,
daß mit einem Anschluß für die quaternären, zu regenerierenden Signale ein Signaleingang
eines ersten Differenzverstärkers verbunden ist, dessen Signalausgang an den D-Eingang eines ersten getakteten
D-Flipflops angeschlossen ist, daß mit dem Eingangsanschluß für die quaternären. Signale außerdem
der Eingang einer ersten Verzögerungsanordnung mit einer Verzögerung entsprechend der Signallaufzeit durch
den ersten Differenzverstärker und das erste D-Flipflop verbunden ist, daß an den Ausgang der ersten Verzögerungsanordnung
der Signaleingang eines zweiten Differenzverstärkers angeschlossen ist, dessen Referenzspannungseingang
mit einer Referenzspannungsquelle und mit dem Q-Ausgang des ersten D-Flipflops verbunden ist, daß dieser Q-Ausgang außerdem über
eine zweite Verzögerungsanordnung mit einer Verzögerung entsprechend der Signallaufzeit durch den zweiten Differenzverstärker
und das zweite D-Flipflop mit einem Ausgang für ein erstes binäre Signal verbunden ist und daß
der Q-Ausgang des zweiten D-Flipflops mit einem Ausgang für ein zweites binäres Signal verbunden ist. Diese Lösung
ist also auf die Regenerierung quaternärer Signale beschränkt. Die Aufgabe der vorliegenden Anmeldung besteht
nun darin, eine Möglichkeit zur amplituden- und zeitmäßigen Regenerierung eines η-stufigen digitalen
Signals anzugeben, wobei η eine beliebige ganze Zahl größer als 2 ist. Erfindungsgemäß wird die Aufgabe
dadurch gelöst, daß die Schwellenspannungen der Differenzverstärkeranordnung mittels ld(n-1) binärer Steuersignale
(S1, S2) umschaltbar sind und dazu ein Multi-
OUJU I /£
-X-
VPA 6OP δ 6 49 DE
etnittertransistor mit wenigstens n-1 Emitteranschlüssen,
einen mit dem Signaleingang und gegebenenfalls einer Vorspannungsquelle verbundenen Basisanschluß und einen
mit Bezugspotential verbundenen Kollektoranschluß vorgesehen ist, daß Jeder der n-1 Emitteranschlüsse jeweils
getrennt mit dem Emitteranschluß eines von n-1 Transistoren verbunden ist, so daß sich n-1 Differenzverstärker
ergeben, daß die Basisanschlüsse der n-1 Transistoren jeweils getrennt mit einer von n-1 Quellen
für die Schwellenspannungen verbunden sind, daß die Kollektoranschlüsse dieser Transistoren miteinander,
mit einem Ausgangsanschluß und über einen Widerstand
mit Bezugspotential verbunden sind, daß mit einem Eingang für das erste Steuersignal der Signaleingang .
eines ersten Steuersignal-Differenzverstärkers verbunden ist, daß mit einem Eingang für das zweite Steuersignal
die Signaleingänge eines dritten und eines vierten Steuersignal-Differenzverstärkers verbunden sind
und sich die Anzahl der mit den Signaleingängen weiterer
Steuersignale verbundener Steuersignal-Differenzverstärker jeweils bis zur Höchstzahl —?j— der mit einem
Steuersignaleingang verbundenen Steuersignal-Differenzverstärker verdoppelt, daß der gemeinsame Emitteranschluß
des ersten Steuersignal-Differenzverstärkers über einen vergleichsweise hochohmigen Widerstand mit Betriebsspannung
und der Referenzspannungseingang dieses Differenzverstärkers mit einer Quelle für eine erste Referenzspannung
verbunden ist, daß die Referenzspannungseingänge der weiteren jeweils mit einem einzigen Steuer-Signaleingang
verbundenen Steuersignal-Differenzverstärker miteinander und mit Quellen für weitere Referenzspannungen
verbunden sind und j'sde weitere Referenzspannung
einen positiveren Pegel als die vorhergehende aufweist, daß mit den Kollektoranschlüssen der den
ersten Steuersignal-Differenzverstärker bildenden Transistoren jeweils getrennt die Emitteranschlußpunkte
ORIGINAL INSPECTED
-y- VPA 60 P 6 6 4 9 DE
des dritten bzw. vierten Steuersignal-Differenzverstärkers verbunden sind, daß entsprechend bei drei oder
mehr Steuersignalen die gemeinsamen Emitteranschlüsse der von diesen angesteuerten Steuersignal-Differenz-Verstärker
mit den Kollektoranschlüssen der Transistoren der nächstniedrigen Steuersignal-Differenzverstärker
verbunden sind und daß die Kollektoranschlüsse der von dem höchsten Steuersignal angesteuerten n-1 Steuersignal-Differenzverstärker
jeweils getrennt mit den Emitteranschlüssen des Multiemittertransistors verbunden
sind. Die Erfindung macht dabei in vorteilhafter Weise von der Möglichkeit Gebrauch, durch Umschalten
einer Entscheiderstufe und durch Kombination mehrerer Differenzverstärker mittels eines Multiemittertransistors
den Aufwand wesentlich zu verringern. Die erfindungsgemäße Regeneratoranordnung ist wegen ihres übersichtlichen
und einfachen Aufbaus und wegen der leichten. Integrie-rbarkeit überraschenderweise auch bei der Regenerierung
mehrstufiger digitaler Signale mit Schrittges'chwindigkeiten auch unter 100 M Baud vorteilhaft einsetzbar.
Im Patentanspruch 2 ist eine spezielle Lösung für dreistufige digitale Signale angegeben, während der
Patentanspruch 3 eine Lösung für fünfstufige digitale
Signale angibt. Weitere zweckmäßige Weiterbildungen des Regenerators nach der Erfindung sind in den Patentansprüchen
4 bis 7 näher erläutert.
Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. In der Zeichnung zeigt
30
Fig. 1 eine Regeneratorschaltung nach dem Stand der
Technik für binäre Signale, Fig. 2 einen erfindungsgemäßen Regenerator mit zwei
Schwellenspannungen,
Fig. 3 einen erfindungsgemäßen Regenerator mit vier Schwellenspannungen,
Ο U vJ U I / /L
-Jf- VPA «OP 6 6M
Fig. 4 einen erfindungsgemäßen Regenerator als Kombination der Anordnungen nach den Fig. 1 und 2,
Fig. 5 einen erfindungsgemäßen Regenerator als Kombination der Anordnungen nach den Fig. 1,2 und 3.
5
Die Regeneratoranordnung entsprechend dem Stande der Technik besteht aus einem Differenzverstärker und einem
diesem nachgeschalteten getakteten D-Flipflop FF, an dessen· Q-Ausgang: der Ausgang A für das amplituden- und
zeitmäßig regenerierte Signal entnehmbar ist.
Differenzverstärker mit Emitterkopplung bestehen in bekannter
Weise aus zwei Transistorverstärkerstufen T1, T2,
wobei entsprechend der Fig. 1 die Emitteranschlüsse der Transistoren miteinander und über eine Stromquelle mit
der Betriebsspannung verbunden sind, und die Stromquelle durch einen hochohmigen Widerstand realisiert
ist. Der Basisanschluß eines der beiden Transistoren dient als Signaleingaig u(t), während am Basisanschluß
des anderen Transistors eine Referenzspannung ü_ anliegt, die in ihrer Größe zwischen der maximalen und
der- minimalen Signalamplitude liegt, so daß bei Anliegen der minimalen Signalamplitude am Signaleingang
der Eingangstransistor abgeschaltet ist "und der mit der
Referenzspannungsquelle verbundene Transistor Strom führt. Beim Überschreiten der Referenzspannung durch
die Eingangssignalspannung wird der Eingangstransistör
leitend und der mit der Referenzspannung verbundene Transistor gesperrt, so daß in diesem Falle die Ausgangssignale
an den Kollektoranschlüssen wechseln. Die Referenzspannung stellt also eine Schwellenspannung für
den Differenzverstärker dar, der Eingangstransistör
leitet erst bei Überschreiten der Schwellenspannung durch das Eingangssignal.
ORIGINAL INSPECTED
80 P 6 6 4 9 DE
VPA
Bei Auftreten von Impulsen mit mehreren, beispielsweise drei Amplitudenstufen ist jeweils die um Eins geringere
Anzahl an Schwellenspannungen, also beispielsweise zwei Schwellenspannungen, erforderlich. Es ist nun möglich,
für jede dieser Schwellen einen Differenzverstärker mit D-Flipflop entsprechend Fig. 1 vorzusehen, so daß eine
der Anzahl der Schwellenspannungen entsprechende Anzahl an Differenzverstärkern eingangsseitig parallelgeschaltet
ist. Am Ausgang jedes der Differenzverstärker erscheint beim Überschreiten der jeweiligen Schwelle ein
Impuls, bei zwei Schwellenspannungen entstehen also ausgangsseitig
zwei binäre Impulszüge. Die Aufteilung und Amplitudenentscheidung von Impulsen mit mehreren Amplitudenstufen
durch derartige kombinierte Differenzverstärker hat bei der Amplitudenentscheidung in Impulsregeneratoren
für mehrstufige digitale Signale besondere Bedeutung. Das D-Flipflop FF enthält das Taktsignal TS
entsprechend der Schrittgeschwindigkeit der vom Differenzverstärker amplitudenmäßig regenerierten Signale.
Differenzverstärker und Flipflop bilden zusammen ein Entscheiderelement.
Die in der Fig. 2 dargestellte und aus einem Entscheiderelement bestehende Regeneratoranordnung ist mittels
eines Steuersignals S zwischen den beiden Schwellenwerten U1 und U2 umschaltbar. Sie enthält einen ersten
Multiemittertransistör T3, dessen Basisanschluß mit dem
Anschluß für die Eingangssignale u(t) und dessen Kollektoranschluß
mit Bezugspotential verbunden sind. Der erste Multiemittertransistör T3 enthält zwei getrennte
Emitteranschlüsse, wobei der erste Emitteranschluß mit dem Kollektoranschluß eines vierten Transistors T 4 und
mit dem Emitteranschluß eines fünften Transistors T5 verbunden ist. Der zweite Emitteranschluß des Multiemittertransistors
ist mit dem Emitteranschluß eines
VPA 8OP 5 649 OE
sechsten Transistors T6 und dem Kollektoranschluß eines siebten Transistors T7 unmittelbar verbunden. Die Emitteranschlüsse
des vierten Transistors T4 und des siebten Transistors T7 sind miteinander und über einen
ersten Widerstand R1 mit einer Betriebsspannungsquelle -üb verbunden, wobei der erste Widerstand R1 so hochohmig
ist, daß über ihn ein von den Schaltzuständen der Regeneratoranordnung praktisch unabhängiger Strom IQ
eingeprägt wird. Der Basisanschluß des vierten Transi- stors T4 ist mit einem Eingangsanschluß für ein Steuersignal
S zur Umschaltung der Schwellenwerte verbunden, während der Basisanschluß des siebten Transistors T7
mit einem Anschluß für eine Referenzspannung ÜR verbunden
ist; diese Referenzspannung liegt in ihrer Größe zwischen dem minimalen und dem maximalen Wert des
Steuersignals S. Mit den Basisanschlüssen des fünften und des sechsten Transistors T5, T6 sind Anschlüsse
für die Schwellenspannung U2 bzw. U1 verbunden, während die Kollektoranschlüsse dieser Transistoren miteinander
mit dem D-Eingang des nachgeschalteten D-Flipflops FF und über einen Ausgangswiderstand RA mit Bezugspotential
verbunden sind. Der Q-Ausgang des D-Flipflops ist mit dem Regeneratorausgang A verbunden.
In Abhängigkeit vom anliegenden Steuersignal ist entweder
der Transistor T4 oder der Transistor T7 der .Differenzverstärkeranordnung leitend. Liegt dabei der
dem logischen Nullpegel entsprechende Minimalpegel des Steuersignals am Basisanschluß des Transistors T4 an,
dann ist der Transistor T7 leitend und damit der aus den Transistoren T3 und T6 gebildete Differenzverstärker
eingeschaltet. In diesem Falle ist also die Schwellenspannung U1 wirksam, die Amplitude des Eingangs- .
signals u(t) erzeugt ein vom logischen Nullpegel verschiedenes Ausgangssignal, wenn diese Amplitude die
ORIGINAL INSPEOT1B
VPA BO P 6 6 h 9 DE
Schwellenspannung U1 überschreitet. Bei Anliegen eines dem logischen Einspegel entsprechenden Steuersignals am
Basisanschluß des Transistors T4 ist dieser Transistor leitend und damit der aus dem Transistor T3 und dem
Transistor T5 gebildete Differenzverstärker eingeschaltet. In diesem Falle wird ein vom logischen Nullpegel
verschiedenes Ausgangssignal erzeugts wenn die Eingangsspannung u(t) die Schwellenspannung U2 überschreitet.
Die Regeneratoranordnung nach der Fig. 3 enthält vier
umschaltbare Schwellenspannungen U1,U2,U3>U4^im Hinblick
auf die Verwendung binärer Steuersignale sind dementsprechend zwei Steuersignale S1 und S2 erforderlich.
Die Differenzverstärkeranordnung· nach der Fig. 3 ent™
hält einen mit der Basis an den Signaleingang angeschlossenen Multiemittertransistör T8 mit vier Emitteranschlüssen,
wobei der erste Emitteranschluß mit dem Kollektoranschluß eines neunten Transistors T9 und mit
dem Emitteransehluß eines zwölften Transistors T12 verbunden
ist, der zweite Emitteransehlufi mit dem Kollektoranschluß
eines zehnten Transistors T10 und mit dem Emitteransehluß eines dreizehnten Transistors T13 verbunden
ist, der dritte Emitteransehluß mit dem Kollektoranschluß
eines sechzehnten Transistors T16 und dem
Emitteransehluß eines vierzehnten Transistors T14 und
der vierte Emitteransehluß mit dem Kollektoranschluß eines siebzehnten Transistors T17 und dem Emitteranschluß
eines fünfzeiraten Transistors T15 verbunden ist.
Die Emitteranschlüsse des neunten und des zehnten Transistors T9f T10 sind miteinander und mit dem Kollektoraaschluß
eines elften Transistors Ϊ11 verbunden. Entsprechend sind die Smitteranschlüsse des sechzehnten
und. des siebzehnten Transistors Ti6s T17 miteinander
und mit dem Kollektoranschluß eines achtzehnten Transistors
T18 verbunden. Die Emitteranschlüsse des elften
_ JUJU I Il
P 6 6M
-γϋ VPA
Transistors T11 und des achtzehnten Transistors T18 sind wiederum miteinander und über einen zweiten Widerstand
R2 mit dem Betriebsspannungsanschluß -Ub verbunden.Der Anschluß für das erste Steuersignal S1 ist
mit dem Basisanschluß des Transistors T11 verbunden, während der Anschluß für das zweite Steuersignal S2
mit den Basisanschlüssen der Transistoren T9 und T16 verbunden ist. Der Basisanschluß des achtzehnten Transistors
T18 ist an eine Quelle für eine erste Referenzspannung
UR1 angeschlossen, während die Basisanschlüsse
des zehnten Transistors T10 und dies siebzehnten Transistors T17 mit Anschlüssen für eine zweite Referenzspannung
UR2 verbunden sind, wobei die zweite Referenzspannung
einen positiven Wert als die erste Referenzspannung aufweist. Die Basisanschlüsse des zwölften,
dreizehnten, vierzehnten und fünfzehnten Transistors T12, T13>
T14, T15 sind Jeweils getrennt mit Anschlüssen
für die Schwellenspannungen U4,U3,U2,U1 verbunden, wobei diese Schwellenspannungen ebenfalls von U1 ausgehend
jeweils einen positiven Wert aufweisen und mittels eines Spannungsteilers erzeugt werden. Die Kollektoranschlüsse
der Transistoren T12....T15 sind miteinander und über einen Abschlußwiderstand R* mit Bezugspotential sowie
mit dem D-Eingang des nachgeschalteten D-Flipflops verbunden.
Die Funktion der 'Regeneratoranordnung nach der Fig. entspricht unter Berücksichtigung der größeren Anzahl
an Schwellenspannungen und Steuersignalen der nach der Fig. 2. Unter der Voraussetzung, daß bei beiden Steuersignalen
der Minimalwert entsprechend dem logischen Nullpegel anliegt, sind die Transistoren T18 und T17
leitend und damit der aus dem Transistor T8 und dem Transistor T15 gebildete Differenzverstärker eingeschaltet;
in diesem Fall ist die Schwellenspannung U1 wirksam.
ORIGINAL INSPECTED
s 80 P 6 B h 9 DE
-λ/- vpa
Wechselt, von diesem Zustand ausgehend, das zweite Steuersignal vom logischen Null- auf den logischen
Eins-Pegel, wobei dieser Pegel die zweite Referenzspannung Up-? überschreitet, dann wird statt des Transistors
T17 der Transistor T16 eingeschaltet, so daß dadurch der aus dem Transistor T8 und dem Transistor T14
gebildete Differenzverstärker und damit die zweite Schwellenspannung U2 wirksam sind.
Wechselt das Steuersignal S1 vom logischen Null-Pegel
auf den logischen Eins-Pegel und überschreitet damit die erste Referenzspannung UR1, während das zweite
Steuersignal S2 auf dem logischen Null-Pegel verbleibt, dann wird der Transistor T11 und der Transistor T1O
leitend geschaltet. Damit ist der aus dem Transistor T8 und dem Transistor T13 gebildete Differenzverstärker
eingeschaltet und damit die Schwellenspannung U3 für das Eingangssignal u(t) wirksam. Entsprechend ist bei
Auftreten des logischen Eins-Pegels an den Anschlüssen für das Steuersignal S1 und das Steuersignal S2 der
Transistor T11 und der Transistor T9 leitend geschaltet. Damit ist der aus dem Transistor T8 und dem Transistor
T12 gebildetete Differenzverstärker eingeschaltet, so
daß in diesem Falle die vierte Schwellenspannung U4 wirksam ist.
Die Erzeugung der binären Steuersignale erfolgt für eine Differenzverstärkeranordnung mit Flipflop nach
der Fig. 2 mittels eines Differenzverstärkers nach der Fig. 1, wobei dessen Sohwellenspannung Ug in ihrem Wert
zwischen den Schwellenspannungen U1 und U2 der Differenzverstärkeranordnung nach der Fig. 2 liegen muß. Entsprechend
können die Steuersignale S1 und S2 für die Differenzverstärkeranordnung nach der Fig. 3 mittels
zweier Differenzverstärkeranordnung nach der Fig. 1 erzeugt werden.
O Ü.D U ! /
■ff. o-^o-
Die Fig. 4 zeigt eine komplette Regeneratorschaltung für ein vierstufiges Digitalsignal mit den drei Schwellenspannungen
U1,U2,U3, die im linken.-Teil der Fig. 4
in Form des bekannten Augendiagrammes dargestellt sind.
Auf die mittlere Schwellenspannung U2 ist dabei das erste Entscheiderelement E1 eingestellt, das der Anordnung
nach der Fig. 1 entspricht. Die Schwellenspannungen U1 und U3 sind die Schaltschwellen des zweiten
Entscheiderelementes E2, das der Anordnung nach der Fig. 2 entspricht. Der Signaleingang des ersten Entscheiderelementes
ist unmittelbar mit dem Eingang für die zu regenerierenden Signal u(t) verbunden, während
der Eingang des zweiten Entscheiderelementes E2 über eine erste Verzögerungsanordnung T1 an den Signaleingang
angeschlossen ist. Im Hinblick auf die beim Ausführungsbeispiel auftretenden hohen Schrittgeschwindigkeiten
hat sich der Einsatz einer Verzögerungsleitung in der Verzögerungsanordnung T1 als zweckmäßig erwiesen.
Die Laufzeit der Impulse durch diese Leitung entspricht dabei der Impulslaufzeit durch das erste Entscheiderelement
E1.
Zur Erläuterung der Wirkungsweise der Regeneratoranordnung nach Fig. 4 sei zunächst angenommen, daß ein Impuls
mit einer Amplitude wenig oberhalb der ersten Schwellenspannung U1, aber unterhalb der zweiten Schwellenspannung
U2 empfangen wird. In diesem Falle bleibt das erste Ent scheiderelement in seinem Ausgangszustand,
an seinem Ausgang und damit am Ausgang für das erste
der beiden regenerierten Teilsignale X, Y liegt der logische Null-Pegel an, ein Steuersignal S an das zweite
Entscheiderelement E2 wird nicht abgegeben. Nach Durchlaufen
der Verzögerungsleitung T1, also etwa nach einer Bitzeit, wird das zweite Entscheiderelement Ξ2 durch
das Eingangssignal umgeschaltet, da dessen erste Schwel-
OBIGlNAL INSPECTED
-1/- VPA 80P66*9OE
lenspannung U1 überschritten wird. Damit wird am Ausgang
dieses Entscheiderelementes ein Impuls mit dem logischen Eins-Pegel abgegeben, so daß die Ausgangssignale X, Y,
die im Ruhezustand jeweils dem logischen Nullpegel entsprechen, nun die logischen Pegel O und 1 angenommen
haben.
Bei Empfang eines Impulses mit einer Amplitude wenig oberhalb der zweiten Schwellenspannung U2 wird das
erste Entscheiderelement E1 sofort umgeschaltet und gibt an seinem Ausgang ein Signal entsprechend dem logischen
Eins-Pegel ab. Dieses Signal dient als Steuersignal S für das zweite Entscheiderelement E2, wodurch
dieses von der Schwellenspannung U1 auf die Schwellenspannung U3 umgeschaltet wird. Dadurch erfolgt kein
Umschalten des zweiten Entscheiderelementes Ξ2 durch das Eingangssignal, da letzters die Schwellenspannung U3
nicht überschreitet. Der Ausgangspegel des zweiten Entscheiderelementes E2 bleibt damit auf dem Nullpegel.
Bei Empfang eines Impulses mit einer Amplitude, die die dritte Schwellenspannung U3 überschreitet, erfolgt zunächst
ein Umschalten des ersten Entscheiderelementes E1 und nach etwa einer Bitdauer auch des zweiten Entscheiderelementes
E2. In diesem Falle wird also an den beiden Ausgängen X bzw. Y jeweils ein Impuls entsprechend dem
logischen Eins-Pegel abgegeben.
Die Fig. 5 zeigt einen Regenerator für ein achtstufiges digitales Signal, dieser Regenerator stellt eine Erweiterung
des Regenerators nach Flg. 4 um das Entscheiderelement entsprechend Fig. 3 dar. Die einzelnen Schwellenspannungen
der Sntscheiderelemente E1,E2,E3 sind in die
Entscheider eingetragen, wobei das erste Entscheiderelement
E1 wiederum auf die mittlere Schwellenspannung
OUJU ! / Z
VPA
der Regeneratoranordnung eingestellt ist. Entsprechend
der Fig. 5 ist dies die Schwellenspannung U4. Dadurch werden die verbleibenden Schwellenspannungen in einen
ersten Teil U1,Ü2,U3 und einen zweiten Teil U5,U6,U7
aufgeteilt. Das zweite Entscheiderelement E2 ist nun analog auf die mittleren Schwellenspannungen U2, U6 der
beiden Teile eingestellt. Die restlichen Schwellenspannungen sind im dritten Entscheiderelement E3 enthalten.
Die Erzeugung der Steuersignale erfolgt dabei jeweils durch das vorgeschaltete Entscheiderelement. Während
der Signaleingang des ersten Entscheiderelementes E1 direkt mit dem Eingang für die zu regenerierenden Signale
u(t) verbunden ist, ist'der Signaleingang des zweiten
Entscheiderelementes E2 über die erste Verzögerungsleitung T1 an den Eingang für die zu regenerierenden
Signale angeschlossen. Der Signaleingang des dritten
Entscheiderelementes E3 könnte ebenfalls an den Eingang für die zu regenerierenden Signale angeschlossen
werden, in diesem Falle müßte die Laufzeit durch die entsprechende Verzögerungsanordnung der Impulslaufzeit
durch die Entscheider elemente E1 und E2 entsprechen. Im vorliegenden Falle wurde der Signaleingang des dritten
Entscheiderelementes E3 über eine zweite Verzögerungsleitung T2 an den Signaleingang des zweiten Entscheiderelementes
E2 angeschlossen. Die Verzögerungsleitung T2 hat. nur eine Verzögerung entsprechend der Signallaufzeit
durch das zweite Entscheiderelement E2. ■ -,.,;
Am Ausgang des ersten Entscheiderelementes E1 ist ein
erstes regeneriertes Ausgangssignal X entnehmbar, das gleichzeitig das Steuersignal für das zweite Entscheiderelement
und das Steuersignal S1 für das dritte Entscheiderelement
E3 darstellt. Am Ausgang der zweiten Entscheideranordnung E2 ist ein zweites regeneriertes Ausgangssignal
Y entnehmbar, das gleichzeitig als Steuer-
ORIGINAL INSPECTED
VPA 80 P 6 δ 4 9 DE signal S2 für das dritte Entscheiderelement E3 dient.
Am Ausgang des dritten Entscheiderelementes E3 ist ein drittes regeneriertes Ausgangssignal Z entnehmbar.
Zur Erläuterung der Funktion der Anordnung nach Fig. sei zunächst angenommen, daß nur Störsignale am Signal
eingang empfangen werden, die die erste Schwellenspannung U1 nicht überschreiten. In diesem Falle steht an
den Ausgängen aller drei Entscheiderelemente der logische Null-Pegel.
Bei Empfang eines Eingangssignals mit einer die erste
Schwellenspannung U1 wenig überschreitenden Amplitude bleiben die Entscheiderelemente E1 und E2 in ihrem Ausgangszustand,
während das Entscheiderelement E3 nach
etwa zwei Bitzeiten durch das Eingangssignal umgeschaltet wird und ein Ausgangssignal Z entsprechend dem logischen
Eins-Pegel abgibt. Bei Empfang eines Impulses mit einer Amplitude wenig oberhalb der zweiten Schwellenspannung
U2 wird nach etwa einer Bitdaier das zweite Entscheiderelement E2 umgeschaltet und gibt ein Ausgangssignal
Y entsprechend dem logischen Eins-Pegel ab. Dieses Signal verursacht außerdem eine Umschaltung von
der Schwellenspannung U1 auf die Schwellenspannung U3 im dritten Entscheiderelement E3, so daß dieses durch
das Eingangssignal nicht umgeschaltet wird. Erst bei Empfang eines Impulses mit einer die dritte Schwellenspannung
U3 überschreitenden Amplitude wird neben dem zweiten Entscheiderelement E2 auch das dritte Entscheiderelement
E3 umgeschaltet. Bei Empfang eines die vierte Schwellenspannung U4 wenig überschreitenden Impulse wird
schließlich auch das erste Entscheiderelement E1 umgeschaltet. Dadurch taucht erstmalig im Ausgangssignal X
. und im Steuersignal S bzw. S1 ein Impuls mit dem logischen Eins-Pegel auf, durch diesen erfolgt außerdem
3U30172
VPA 80 P 6 6 i. 9 DE
eine Umschaltung des zweiten Entscheiderelementes E2 von der Schwellenspannung U2 auf die Schwellenspannung U6
und des dritten Entscheiderelementes E3 von der Schwellenspannung U3 auf die Schwellenspannung U5. Durch diese
Umschaltungen verursacht, geben das zweite und das dritte Entscheiderelement E2 in diesem Falle kein Ausgangssignal
ab. Überschreitet die Amplitude eines Eingangsimpulses die fünfte Schwellenspannung U5 wenig,
dann wird neben dem ersten Entscheiderelement E1 auch das dritte Entscheiderelement E3 umgeschaltet. Bei Empfang
eines Impulses mit einer Amplitude wenig oberhalb der sechsten Schwellenspannung U6 wird neben dem
ersten Entscheiderelement E1 auch das zweite Entscheiderelement trotz Umschaltung von der Schwellenspannung U2
auf die Schwellenspannung U6 geschaltet. Dadurch gibt dieses Entscheiderelement ein zweites Steuersignal S2
ab, das die Schwellenspannung im dritten Entscheiderelement E3 von U5 auf U7 umschaltet. Wird schließlich
ein Impuls mit einer Amplitude empfangen, die auch die siebte Schwellenspannung U7 überschreitet, dann wird
von allen drei Entscheiderelementen E1,E2,E3 ein Signal
entsprechend dem logischen Eins-Pegel abgegeben.
Durch Kombination entsprechender Entscheiderelemente ist es möglich, in analoger Weise auch Regeneratoranordnungen
für Signale mit anderen, als den erläuterten Amplitudenstufen zu realisieren.
7 Patentansprüche
5 Figuren
5 Figuren
ORIGINAL INSPECTED
Leerseite
Claims (7)
- :ί0301^ VPA 80 P 6 6 h 9 DEPatentansprücheRegenerator zur amplituden- und zeitmäßigen Regenerierung eines η-stufigen digitalen Signals hoher Schrittgeschwindigkeit und zu dessen Umwandlung in zwei, in einem Dualcode vorliegende, digitale Signale mit wenigstens einem getakteten D-Fliflop und mit einer Differenzverstärkeranordnung mit n-1 Schwellenspannungen nach Patent (Akt.Z.: P 30 23 833.6), dadurchgekennzeichnet ,daß die Schwellenspannungen der Differenzverstärkeranordnung mittels Id(n-1) binärer Steuersignale (s1,S2) umschaltbar sind und dazu ein Multiemittertransistör (T3, T8) mit wenigstens n-1 Emitteranschlüssen, einen mit dem Signaleingang und gegebenenfalls einer Vorspannungsquelle verbundenen Basisanschluß und einen mit Bezugspotential verbundenen Kollektoranschluß vorgesehen ist, daß jeder der n-1 Emitteranschlüsse jeweils getrennt mit dem Emitteranschluß eines von n-1 Transistoren verbunden ist, so daß sich n-1 Differenzverstärker ergeben , daß die Basisanschlüsse der n-1 Transistoren jeweils getrennt mit einer von n-1 Quellen für die Schwellenspannungen verbunden sind, daß die Kollektoranschlüsse dieser Transistoren miteinander mit einem Ausgangsanschluß (A) und über eine Widerstand(R) mit Bezugspotential verbunden sind, daß mit einem Eingang für das erste Steuersignal (S1) der Signaleingang eines ersten Steuersignal-Differenzverstärkers verbunden ist, daß mit einem Eingang für das zweite Steuersignal (S2) die Signaleingänge eines dritten und eines vierten Steuersignal Differenzverstärker verbunden sind und sich die Anzahl der mit den Steuereingängen weiterer Steuersignale verbundener Steuersignal-Differenzverstärker jeweils bis zu Höchstzahl n-1 der mit einem Steuersignaleingang verbundenen Steuersignal-Differenzverstärker verdoppelt, daß der gemeinsame Emitteran-ORIGINAL INSPECTED.. jujyr/2; 80 P 6 6 4 9 OE-Aßf- VPASchluß des ersten Steuersignal-Differenzverstärkers über einen vergleichsweise hochohmigen Widerstand mit Betriebsspannung (-üb) und der Referenzspannungseingang dieses Differenzverstärkers mit einer Quelle für eine erste Referenzspannung (U^-i) verbunden ist, daß die Referenzspannungseingänge der weiteren jeweils mit einem einzigen Steuersignaleingang verbundenen Steuersignal-Differenzverstärker miteinander und mit Quellen für weitere Referenzspannungen (Uj12) verbunden sind und jede weitere Referenzspannung einen positiveren Pegel als die vorhergehende aufweist, daß mit den Kollektoranschlüssen der den ersten Steuersignal-Differenzverstärker bildenden Transistoren jeweils getrennt die Emitteranschlußpunkte des dritten bzw. vierten Steuersignal-Differenzverstärkers verbunden sind, daß entsprechend bei drei oder mehr Steuersignalen die gemeinsamen Emitteranschlüsse der von diesen angesteuerten Steuersignal-Differenzverstärker mit den Kollektoranschlüssen der Transistoren der nächstniedrigen Steuersignal-Differenzverstärker verbunden sind und daß die Kollektoranschlüsse der von dem höchsten Steuersignal angesteuerten n-1 Steuersignal-Differenzverstärker jeweils getrennt mit den Emitteranschlüssen des Multiemittertransistores (T3,T8) verbunden sind.
- 2. Regenerator nach Patentanspruch 1 für dreistufige digitale Signale, dadurch gekennzeichnet, daß ein Multiemittertransistor (T3) vorgesehen ist, dessen Basisanschluß mit dem Signaleingang, dessen Kollektoranschluß mit Bezugspotential verbunden ist, dessen erster Emitteranschluß mit dem Kollektoranschluß eines vierten Transistors (T4) und mit dem Emitteranschluß eines fünften Transistors (T5) verbunden ist, daß der zweite Emitteranschluß des Multiemittertransistors mit dem Emitteranschluß eines sechsten Transistors (T6)L INSPECTEDund mit dem Kollektoranschluß eines siebten Transistors (T7) verbunden ist, daß der Basisanschluß des vierten Transistors (T4) mit einem Anschluß für ein Steuersignal (S) und der Basisanschluß des siebten Transistors (T7) mit einem Anschluß für eine Referenzspannung (UR) verbunden ist, die in ihrer Größe zwischen dem minimalen und dem maximalen Amplitudenwert des Steuersignals (S) liegt, daß die Emitteranschlüsse des vierten und des siebten Transistors (T4,T7) über einen ersten, vergleichsweise hochohmigen Widerstand (R1) mit dem Anschluß für die Betriebsspannung (-Ub) verbunden ist, daß der Basisanschluß des sechsten Transistors (T6) mit einer Quelle für die erste Schwellenspannung (U1) und der Basisanschluß des fünften Transistors (T5) mit einer Quelle für eine zweite Schwellenspannung (U2) verbunden ist» daß die Kollektoranschlüsse des fünften und des sechsten Transistors miteinander und mit dem Ausgangsanschluß (A) sowie über einen Ausgangswiderstand (R.) mit Bezugspotential verbunden sind.
- 3. Regenerator nach Patentanspruch 1 für fünfstufige digitale Signale, dadurch gekennzeichnet , daß ein Multiemittertransistör (T8) mit einem mit dem Signaleingang verbundenen Basisan-Schluß, einem mit Bezugspotential verbundenen Kollektoranschluß und vier Emitteranschlüsse vorgesehen ist, daß der erste Emitteranschluß mit dem Kollektoranschluß eines neunten Transistors (T9) und mit dem Emitteranschluß eines zwölften Transistors (T12) verbunden ist, daß der zweite Emitteranschluß des Multiemittertransistors mit dem Kollektoranschluß eines zehnten Transistors (T10) und mit dem Emitteranschluß eines dreizehnten Transistors (T13) verbunden ist, daß der dritte Emitteranschiuß des Multiemittertransistors mit dem Kollektoranschluß eines sechzehnten Transistors und mitjujur/2-ZfI-vpA 80 P 6 6 h 9dem Emitteranschluß eines vierzehnten Transistors (T14) verbunden ist, daß der vierte Emitteranschluß des Multiemittertransistors mit dem Kollektoranschluß eines siebzehnten Transistors und dem Emitteranschluß eines fünfzehnten Transistors verbunden ist, daß die Emitteranschlüsse des neunten und des zehnten Transistors (T9, T1O) miteinander und mit dem Kollektoranschluß eines elften Transistors (T11) verbunden sind, daß die Emitteranschlüsse des sechzehnten und des siebzehnten Transistors (T16,T17) mit dem Kollektoranschluß eines achtzehnten Transistors (T18) verbunden sind, daß die Emitteranschlüsse des elften und des achtzehnten Transistors (T11,T18) miteinander und über einen vergleichsweise hochohmigen zweiten Widerstand (R2) mit Betriebsspannung (-Ub) verbunden sind, daß der Basisanschluß des elften Transistors (T11) mit einem Anschluß für ein erstes Steuersignal (S1) verbunden ist, daß die Basisanschlüsse des neunten und des sechzehnten Transistors (T9,T16) miteinander und mit einem Anschluß für ein zweites Steuersignal (S2) verbunden sind, daß der Basisanschluß des achtzehnten Transistors (T18) mit einer Quelle für eine erste Referenzspannung (UR ,) verbunden ist, daß die Basisanschlüsse des zehnten und des siebzehnten Transistors miteinander und mit einer Quelle für eine im Vergleich zur ersten positiveren Referenzspannung (Ur2) verbunden sind, daß die Kollektoranschlüsse des zwölften, dreizehnten, vierzehnten und fünfzehnten Transistors miteinander und mit einem Ausgangsanschluß A sowie über einen Ahschlußwiderstand (R.) mit Bezugspotential verbunden sind und die Basisanschlüsse dieser Transistoren mit Quellen für vier nach positiveren Pegeln gestufte Schwellenspannungen verbunden sind.ORffiJMAf-ty- VPA 80 P δ 6 \ 9 DE
- 4. Regenerator nach Patentansprüchen 1 bis 3, d a durch gekennzeichnet, daß zur Erzeugung eines Steuersignals (S, S1,S2) wenigstens ein weiterer, direkt von einem Eingangssignal beaufschlagter Differenzverstärker mit einer Referenzspannung vorgesehen ist, und dabei der Wert dieser Referenzspannung zwischen den Werten der Schwellenspannungen des durch das erzeugte Steuersignal angesteuerten Differenzverstärkers liegt und daß der Signaleingang dieses angesteuerten Differenzverstärkers über eine Verzögerungsanordnung (T1,T2) mit einer Verzögerung entsprechend der Signallaufzeit durch den weiteren Differenzverstärker mit einem Signaleingang für das zu regenerierende Signal verbunden ist.
- 5. Regenerator nach Patentanspruch 4, dadurch gekennzeichnet , daß der weitere Differenzverstärker zusammen mit einem diesem nachgeschalteten weiteren D-Flipflop ein Entscheiderelement bildet, das zur amplituden- und zeitmäßigen Regenerierung der einen voreingestellten Schwellenwert überschreitenden digitalen Signale dient und an dessen Ausgang zusätzlich ein Steuersignal (S, S1, S2) für nachfolgende Entscheiderelemente abnehmbar ist.
- 6. Regenerator nach Patentansprüchen 1 bis 3» dadurch gekennzeichnet, daß zur Erzeugung eines Steuersignals (S1, S2) wenigstens ein, ein D-Flipflop (FF) und einen Differenzverstärker mit einer Referenzspannung enthaltendes Entscheiderelement (E1; E1,E2) vorgesehen ist, wobei der Wert von dessen Referenzspannung zwischen den Werten der Schwellenspannungen des durch das erzeugte Steuersignal angesteuerte Entscheiderelements (E2; E2,E4) liegt.3030772 CVPA 80 P 6 δ h 9 DE
- 7. Regenerator nach Patentansprüchen 1 bis 3» d a durch gekennzeichnet, daß anstelle der Referenzspannungen (UR, UR1, UR2) die Referenzspannungseingänge der Steuersignaldifferenzverstärker Jeweils getrennt mit Quellen für die gegenphasigen Steuersignale verbunden sind, so daß sich eine Gegentaktansteuerung ergibt.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030172 DE3030172A1 (de) | 1980-08-08 | 1980-08-08 | Regenerator fuer mehrstufige digitale signale |
AT81104861T ATE10149T1 (de) | 1980-06-25 | 1981-06-23 | Regenerator fuer mehrstufige digitale signale. |
DE8181104861T DE3166937D1 (en) | 1980-06-25 | 1981-06-23 | Regenerator for multilevel digital signals |
EP81104861A EP0042621B1 (de) | 1980-06-25 | 1981-06-23 | Regenerator für mehrstufige digitale Signale |
US06/281,904 US4403330A (en) | 1980-08-08 | 1981-07-09 | Regenerative repeater for multi-stage digital signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030172 DE3030172A1 (de) | 1980-08-08 | 1980-08-08 | Regenerator fuer mehrstufige digitale signale |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3030172A1 true DE3030172A1 (de) | 1982-02-25 |
Family
ID=6109251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803030172 Withdrawn DE3030172A1 (de) | 1980-06-25 | 1980-08-08 | Regenerator fuer mehrstufige digitale signale |
Country Status (2)
Country | Link |
---|---|
US (1) | US4403330A (de) |
DE (1) | DE3030172A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3137285A1 (de) * | 1981-09-18 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Umcodierer fuer quaternaere digitale signale hoher schrittgeschwindigkeit |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4606046A (en) * | 1983-12-27 | 1986-08-12 | At&T Bell Laboratories | Converter/line driver circuit for a line repeater |
US5295155A (en) * | 1992-10-30 | 1994-03-15 | International Business Machines Corporation | Multi-level digital data regeneration system |
US7269212B1 (en) | 2000-09-05 | 2007-09-11 | Rambus Inc. | Low-latency equalization in multi-level, multi-line communication systems |
US6396329B1 (en) | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
US7161513B2 (en) | 1999-10-19 | 2007-01-09 | Rambus Inc. | Apparatus and method for improving resolution of a current mode driver |
US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
US7362800B1 (en) | 2002-07-12 | 2008-04-22 | Rambus Inc. | Auto-configured equalizer |
US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
US7292629B2 (en) * | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
ITMI20031217A1 (it) * | 2003-06-17 | 2004-12-18 | Atmel Corp | Ripetitore rigenerativo di temporizzazione |
US8513980B2 (en) * | 2011-10-25 | 2013-08-20 | Texas Instruments Incorporated | Reduced offset comparator |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4224534A (en) * | 1977-08-17 | 1980-09-23 | Hewlett-Packard Company | Tri-state signal conditioning method and circuit |
US4289979A (en) * | 1978-08-28 | 1981-09-15 | Burroughs Corporation | Transistorized master slave flip-flop having threshold offsets generated by circuit size variations |
-
1980
- 1980-08-08 DE DE19803030172 patent/DE3030172A1/de not_active Withdrawn
-
1981
- 1981-07-09 US US06/281,904 patent/US4403330A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3137285A1 (de) * | 1981-09-18 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Umcodierer fuer quaternaere digitale signale hoher schrittgeschwindigkeit |
Also Published As
Publication number | Publication date |
---|---|
US4403330A (en) | 1983-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0269812A1 (de) | Verfahren und Anordnung zur Versorgung einer Taktleitung mit einem von zwei Taktsignalen in Abhängigkeit vom Pegel eines der beiden Taktsignale | |
DE3030172A1 (de) | Regenerator fuer mehrstufige digitale signale | |
DE3704250A1 (de) | Pegelwandlerschaltung fuer seriell/parallel-wandler | |
DE3442613C2 (de) | ||
DE2514462A1 (de) | Schaltungsanordnung zur umwandlung eines spannungspegels | |
EP0111309B1 (de) | CMI-Decoder | |
DE2822835B2 (de) | Schaltungsanordnung zur Eliminierung koinzidenter Impulse | |
EP0097947B1 (de) | Anordnung zur Erzeugung von Quasizufallsfolgen im AMI-Code | |
EP0042621B1 (de) | Regenerator für mehrstufige digitale Signale | |
EP0094624A2 (de) | Anordnung zur Erzeugung quaternärer Signale | |
DE3010535C2 (de) | Regenerator für digitale Signale | |
EP0269758A1 (de) | Stromumschalter | |
DE3030115C2 (de) | Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale | |
DE3023833C2 (de) | Regenerator für quaternäre PCM-Signale | |
DE3137285C2 (de) | Umcodierer für quaternäre digitale Signale hoher Schrittgeschwindigkeit | |
EP0087153B1 (de) | Digitalsignal-Multiplexer für hohe Datenraten | |
EP0116972B1 (de) | Umschaltbarer Umcodierer | |
DE2657169A1 (de) | Anordnung zur unterdrueckung von positiven und negativen stoerimpulsen einer bestimmten breite | |
DE4228010C2 (de) | Leitungsempfänger | |
DE3230825C2 (de) | CMI-Codieranordnung für Binärsignale | |
DE1929144C (de) | Paritätsschaltung in ECL-Technik mit kurzer Laufzeit | |
DE3224479A1 (de) | Anordnung zur erzeugung gleichstromfeier pseudoternaerer signale | |
DE2630759A1 (de) | Verfahren zur taktregeneration von digitalen zeichenelementen | |
DE9209246U1 (de) | Anordnung zum Ankoppeln eines Teilnehmers an die Busleitung eines Bussystems, insbesondere für den Einsatz im Bergbau unter Tage | |
DE2430760A1 (de) | Hdb3-codec |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3023833 Format of ref document f/p: P |
|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3023833 Format of ref document f/p: P |
|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |