DE4228010C2 - Leitungsempfänger - Google Patents

Description

Die Erfindung betrifft einen Leitungsempfänger mit automa­ tischem Entzerrer und Amplitudenentscheider gemäß dem Oberbegriff des Patentanspruches 1.

Bei der Übertragung von digitalen Daten ist eine automati­ sche Entzerrung der frequenzabhängigen Kabeldämpfung er­ forderlich. So wird nach CCITT G. 703, Dez. 91, Seite 24 für eine Schnittstellenschaltung eine automatische Entzerrung im Bereich von 0 bis 12 dB Leistungsdämpfung bezogen auf die Schwerpunktsfrequenz gefordert.

Aus der Offenlegungsschrift DE 40 22 468 A1 ist ein Entzerrer bekannt, bei dem ein Digitalsignal einerseits über einen ersten Verstärker und andererseits über einen zweiten regelbaren Verstärker in Reihe mit einem Hochpaß einem Summierer zugeführt wird. Bei dieser Schaltungsanordnung wird bei einem Absinken des Empfangspegels ein höherer Anteil des vom zweiten Verstärker gelieferten Signals hinzuaddiert. In dem zweiten regelbaren Verstärker ist eine steuerbare Additionsschaltung mit Verstärkerstufen eingesetzt. Eine automatische Regelung sorgt für einen konstanten Ausgangspegel. Der in bipolarer Technik integriert aufgeführbare Entzerrer arbeitet mit einer Betriebsspannung.

Aus der deutschen Offenlegungsschrift 23 20 306 ist ein variabler Entzerrer bekannt, der drei parallele Datenwege aufweist. Zwei dieser Datenwege sind frequenzabhängig. Diese werden durch entgegengerichtete Steuersignale so beeinflußt, daß das Ausgangssignal einen gleichbleibenden Pegel aufweist.

Aufgabe der Erfindung ist es, einen Leitungsempfänger mit automatischem Entzerrer anzugeben, der eine optimale Anpassung an die Leitungseigenschaften ermöglicht.

Die Aufgabe wird durch den im Anspruch 1 angegebenen Leitungsempfänger gelöst.

Der besondere Vorteil ist durch die Integrationsfähigkeit gegeben. Durch den als Amplitudenentscheider arbeitenden Gegentaktkomparator wird die doppelte Genauigkeit der Ent­ scheidungsschwellen gegenüber einem einfachen Komparator erreicht.

Vorteilhaft ist der Aufbau der Schaltungen mit Differenz­ verstärkern. Hierdurch werden Ausgangssignale der doppel­ ten Amplitude zwischen antivalenten Ausgängen erzielt und eine hohe Temperaturstabilität erreicht.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.

Ein Ausführungsbeispiel der Erfindung wird anhand von Figuren näher erläutert.

Es zeigen:

Fig. 1 ein Blockschaltbild eines Leitungsempfängers,

Fig. 2 eine Schaltung des Entzerrers,

Fig. 3 eine Schaltung des Regelverstärkers und

Fig. 4 eine Schaltung des Amplitudenentscheiders.

In Fig. 1 ist das Blockschaltbild des automatischen Ent­ zerrer/Amplitudenentscheiders dargestellt.

Den Eingängen 4 ₁ und 4 ₂ eines ersten Verstärkers 4 wird über einen Übertrager 3 ein digitales Signal DS zugeführt, das an Eingangsanschlüssen 1, 2 anliegt. Gleichzeitig wird das Digitalsignal den Eingängen 5 ₁ und 5 ₂ eines zweiten Verstärkers 5 zugeführt, der eine konstante Verstärkung (bei­ spielsweise 0 dB) und einen linearen Frequenzverlauf auf­ weist. Im Gegensatz hierzu ist die Verstärkung des ersten Verstärkers 4 frequenzabhängig. Entsprechend den Normen/ Empfehlungen weist dieser Verstärker eine höhere Verstär­ kung (beispielsweise 12 dB) auf. Beide Verstärker sind im Ausführungsbeispiel als Differenzverstärker mit symmetri­ schen Ausgängen aufgebaut. Die Signalausgänge 4 ₃, 4 ₄ des ersten Verstärkers 4 und die Signalausgänge 5 ₃, 5 ₄ des zweiten Verstärkers 5 sind einer steuerbaren Additions­ schaltung 6 zugeführt, die ebenfalls symmetrische Summa­ tionsausgänge 6 ₅ und 6 ₆ aufweist. Diese sind Eingänge 7 ₁ und 7 ₂ eines Regelverstärkers 7 zugeführt, dessen Verstär­ kerausgänge 7 ₃, 7 ₄ mit Steuereingängen 6 ₇, 6 ₈ der steuer­ baren Additionsschaltung 6 verbunden ist.

Außerdem sind die Summationsausgänge 6 ₅ und 6 ₆ mit Kompa­ ratoreingängen 8 ₁ und 8 ₂ eines Amplitudenentscheiders 8 verbunden, der zwei Signalausgänge 8 ₃ und 8 ₄ aufweist, an denen binäre Signale abgegeben werden, die Signalzuständen "+1" und "-1" zugeordnet sind.

Das an den Eingangsanschlüssen 1 und 2 des Übertragers 3 anliegende digitale Signal DS wird gleichzeitig den Ein­ gängen beider Verstärker zugeführt. Der zweite Verstärker 5 weist die Verstärkung 0 dB auf (oder eine geringe kon­ stante Verstärkung); der erste frequenzabhängige Verstär­ ker 4 weist dagegen eine höhere Verstärkung auf. Entspre­ chend der Amplitude des empfangenen digitalen Signals DS, die von der Leitungsdämpfung und damit von der Leitungs­ länge abhängig ist, soll nun an den Summationsausgängen 6 ₅ und 6 ₆ ein konstantes Summensignal US abgegeben werden. Ist die Leitungslänge gering, dann wird die Additionsschal­ tung so gesteuert, daß lediglich das Ausgangssignal AS₂ des zweiten Verstärkers 5 zur Bildung des Summensignals US beiträgt, während das Ausgangssignal AS₁ des ersten Verstär­ kers 4 unberücksichtigt bleibt.

Mit zunehmender Leitungslänge muß die Frequenzabhängigkeit der angeschlossenen Leitung berücksichtigt werden und des­ halb eine frequenzabhängige Verstärkung durchgeführt wer­ den. Folglich wird bei einem geringeren Summensignal US über den Regelverstärker 7 ein zunehmender Anteil des Aus­ gangssignal AS₁ des ersten Verstärkers 4 hinzuaddiert bis im Extremfall nur dessen Ausgangssignal AS1 das Summensi­ gnal US liefert. Wegen der hohen Regelverstärkung bleibt die Amplitude des Summensignals praktisch konstant.

Da das Summensignal US = US1 + US2 an antivalenten symme­ trischen Ausgängen abgegeben wird, steht die doppelte Spannung gegenüber einem Verstärkerausgang zur Verfügung. Das Summensignal wird dem symmetrische Eingänge 8 ₁ und 8 ₂ aufweisenden Amplitudenentscheider 8 zugeführt. Dieser gibt an seinen Ausgängen bei einem beispielsweise verwen­ deten HDB3-Code separate Signale für den Spannungswerten entsprechenden Zustände +1 und -1 ab.

In Fig. 2 sind die beiden Verstärker 4 und 5 sowie die steuerbare Additionsschaltung 6 detailliert dargestellt. Unwichtigere Details wie Dioden zur Begrenzung der Ein­ gangsspannung und Ableichwiderstände wurden nicht darge­ stellt. Der erste Verstärker 4 enthält zwei Transistoren T1 und T2, deren Emitter jeweils mit einer Stromquelle verbunden sind. Zwischen die Emitter ist ein Widerstand eingeschaltet, zu dem ein Netzwerk FN (L1, C1, R3, R4) mit frequenzabhängigen Widerstand parallel geschaltet ist. Durch dieses wird die gewünschte Frequenzabhängigkeit des Verstärkungsfaktors erzielt.

Durch die Variante des Differenzverstärkers mit zwei Strom­ quellen wird eine definierte Verstärkung mit nur einem Wi­ derstand zwischen den Emittern erzielt.

Der zweite Verstärker 5 enthält die Transistoren T3 und T4. Die Eingänge 4 ₁ und 5 ₁ der Transistoren T1 und T3 sowie die Eingänge 4 ₂ und 5 ₂ der Transistoren T2 und T4 sind zu­ sammengeschaltet. Die Verstärkung ist über die herausge­ führten Schaltungspunkte durch einen weiteren Widerstand abgleichbar.

Die steuerbare Additionsschaltung wird durch vier Paare von Differenzverstärkern D1 bis D4 gebildet. Sie ist eine Weiterentwicklung der "Gilbert Cell", die bei Vierquadran­ ten Multiplizierern verwendet wird ("Halbleiter-Schaltungs­ technik", Tietze und Schenk, 9. Auflage, Springer-Verlag, S. 352), jedoch mit dem Unterschied, daß annähernd gleich­ phasige Signale der Verstärker 4 und 5 addiert werden. Je­ weils zwei Transistoren T5 und T6, T7 und T8, T9 und T10, T11 und T12 bilden einen Differenzverstärker. Über jeweils einen Widerstand sind die Emitter der Transistoren T5 und T6 mit dem Kollektor des Transistors T1 verbunden, entspre­ chend die Transistoren T7 und T8 mit dem Kollektor des Transistors T2, die Emitter der Transistoren T9 und T10 mit dem Kollektor des Transistors T3 und die Emitter der Tran­ sistoren T11 und T12 mit dem Kollektor des Transistors T4. Die Kollektoren der Transistoren der Verstärker 4 und 5 entsprechen den in Fig. 1 dargestellten Signalausgängen 4 ₃, 4 ₄ und 5 ₃ und 5 ₄ des ersten und des zweiten Verstärkers 4 und 5.

Die vier Differenzverstärker weisen (mindestens) zwei Kol­ lektorwiderstände R1 und R2 auf; die Kollektoren der Tran­ sistoren T5 und T10 sind an den ersten Kollektorwiderstand R1 angeschaltet, und die Kollektoren der Transistoren T8 und T11 sind an den zweiten Kollektorwiderstand angeschal­ tet. Die übrigen Kollektoren sind über durch Transistoren T13 und T14 gebildete Dioden an das Versorgungspotential VS gelegt. Diese Dioden können durch Widerstände ersetzt werden. Die Basisanschlüsse der Transistoren T5 und T8, T9 und T12 sind mit einem ersten Steuereingang 6₇, die der anderen Basisanschlüsse mit einem zweiten Steuereingang 6₇ verbunden.

Über die Differenzverstärker D1 bis D4, die auf gemeinsame Kollektorwiderstände arbeiten, können nun jeweils die Aus­ gangssignale AS1 und AS2 des ersten Verstärkers 4 und des zweiten Verstärkers 5 in Abhängigkeit von den an den Steuer­ eingängen 6 ₇ und 6 ₇ anliegenden Regelspannungen addiert wer­ den. Die gesteuerte Addition erfolgt durch Stromteilung der von den Transistoren T1 bis T4 gelieferten Kollektor­ ströme. Über die Differenzverstärker D1 bis D4 wird fest­ gelegt, welche Anteile der Kollektorströme jeweils addiert werden. Wird der Signalspannungsanteil des ersten Verstär­ kers 4 erhöht, so wird gleichzeitig der Signalanteil des zweiten Verstärkers 5 durch die über Kreuz geschalteten Ausgänge der Differenzverstärker D3 und D4 erniedrigt. An den Widerständen R1 und R2 werden (im Gegensatz zur "Gilbert Cell") jeweils annähernd gleichphasige Signale addiert. Wie bereits be­ schrieben, liefern bei einem hohen Eingangspegel lediglich die Ausgangssignale des Verstärkers 5 einen Beitrag zum Summensignal, während bei zunehmender Leitungslänge und damit geringer werdendem Eingangspegel der Anteil der Ausgangsspannung des frequenzabhängigen Verstärkers 4 zunimmt. So wird neben einer Verstärkungsregelung gleichzeitig eine geänderte Entzerrung bewirkt. Da die Verstärker 4 und 5 an ihren symmetrischen Signalausgängen gegenphasige Signale abgeben sind auch die an den Summationsausgängen 6 ₅ und 6 ₆ abgegebenen Summensignale gegenphasig.

Fig. 3 zeigt das Schaltbild des Regelverstärkers 7. Die Basisanschlüsse zweier Transistoren T15 und T16 stellen die Eingänge eines Analogaddierers dar. Die Kollektoren und Emitter der Transistoren sind zusammengeschaltet. Da die Emitter mit einer Konstantstromquelle verbunden sind, werden die Eingangssignale addiert. Das Summensignal wird über eine Gleichrichterschaltung mit einem Ladekondensator CL einem Eingang eines die Transistoren T17, T18 und T19, T20 enthaltenden Differenzverstärkers zugeführt. Der zwei­ te Eingang des Differenzverstärkers liegt an einer konstan­ ten Spannung. Die Ausgangssignale werden als Regelsignal US über zwei Emitterfolger den Steuereingängen 6 ₇ und 6 ₇ zugeführt.

Zur Vergrößerung der Sperrschichtkapazitäten der Transis­ toren T18 und T20 sind weitere als Dioden geschalteten Transistoren T25 und T26 zwischen Basis und Kollektor ange­ schaltet.

Nachdem die Ausgangsspannungen der Additionsschaltung zum Summensignal addiert wurden, erfolgt eine Spitzengleich­ richtung. Der Maximalwert wird im Ladekondensator CL ge­ speichert und steuert über den Regelverstärker und die Emitterfolger T32, T24 die steuerbare Additionsschaltung. Zusammen mit Vorwiderständen wirken die durch den Miller- Effekt vergrößerten Sperrschichtkapazitäten wie Tiefpässe, die hochfrequente Störungen stark dämpfen.

In Fig. 4 ist die Schaltungsanordnung des Amplitudenent­ scheiders dargestellt. Sie besteht aus zwei Komparatoren die wiederum jeweils als Differenzverstärker mit den Tran­ sistoren T27, T28 und T29, T30 ausgeführt sind. Jeder Dif­ ferenzverstärker bzw. Komparator K1 und K2 wird von den gegenphasigen Spannungen des Summensignals US angesteuert, wobei Emitterfolger, als Dioden geschaltete Transistoren in Zusammenarbeit mit Konstantstromquelle T31, T32 bzw. T33, T34 für die notwendige Potentialverschiebung sorgen. Zwischen den Komparatoreingängen und den Basisanschlüssen sind Vorwiderstände R5 beim ersten bzw. R6 beim zweiten Komparator eingefügt.

Die Kollektoranschlüsse bilden die Komparatorausgänge 8 ₃ und 8 ₄. Die Schaltungsanordnung ist so ausgeführt, daß sie auch antivalente Ausgangssignale abgibt.

Da der bei einer geringen Betriebsspannung von 5 Volt nutzbare Spannungshub für den Amplitudenentscheider be­ grenzt ist, ist dieser als Gegentaktkomparator ausgeführt. In diesem Ausführungsbeispiel wird der Komparator zur Rück­ gewinnung eines HDB3-Signals genutzt, wodurch bedingt ist, daß er eine positive und eine negative Spannungsschwelle aufweist. Hierdurch werden die zwei Komparatoren erforder­ lich. Es werden jeweils beide Eingänge jeden Komparators angesteuert. Durch die Vorwiderstände R5 bzw. R6 ergibt sich eine Spannungsdifferenz zwischen den Basisanschlüssen der Transistoren T27, T28 bzw. T29, T30. Die Vorspannungen entsprechen den Spannungsschwellen des Komparators.

An den Komparatorausgängen wird jeweils dann ein logisches Signal (log 1) abgegeben, wenn der Schwellwert über- bzw. unterschritten wird.

Über eine Konstantspannungsquelle 9 und Transistorschal­ tungen werden die Potentiale für die verwendeten Konstant­ stromquellen erzeugt. Die mit S1 bis S3 bezeichneten Schal­ tungspunkte sind miteinander verbunden.

Claims (7)

1. Leitungsempfänger mit einem einen ersten frequenzabhängigen Verstärker (4) und einen linearen zweiten Verstärker (5) enthaltenden Entzerrer mit einem ausgangsseitigen Regelverstärker (7) und einem Amplitudenentscheider (8), dadurch gekennzeichnet,
daß der zweite lineare Verstärker (5) eine geringere Verstärkung als der frequenzabhängige Verstärker (4) aufweist,
daß eine steuerbare Additionsschaltung (6) mit Verstärkerstufen (D1, D2; D3, D4) vorgesehen ist, denen jeweils die Ausgangssignale der Verstärker (4, 5) zugeführt werden und deren eigene Ausgangssignale zu einem Summensignal (US) addiert werden, wobei in Abhängigkeit vom Regelsignal (RS) des Regelverstärkers (7) der Pegel des Ausgangssignals eines Verstärkers (z. B. 4) erhöht wird während der Pegel des Ausgangssignals des anderen Verstärkers (z. B. 5) vermindert wird, so daß das Summensignal (US) konstant ist.

2. Leitungsempfänger nach Anspruch 1, dadurch gekennzeichnet, daß der erste Verstärker (4) und der zweite Verstärker (5) als Differenzverstärker ausgebildet sind, die jeweils zwei Transistoren (T1, T2; T3, T4) enthalten.

3. Leitungsempfänger nach Anspruch 2, dadurch gekennzeichnet,
daß die steuerbare Additionsschaltung (6) mit Verstärkerstufen (D1, D2; D3, D4) vier Differenzverstärker (D1 bis D4) aufweist,
daß die Emitteranschlüsse der Transistoren (T5, T6) des ersten Differenzverstärkers (D1) über Widerstände zusam­ mengeschaltet mit einem ersten Kollektoranschluß des er­ sten Verstärkers (4) verbunden sind,
daß die Emitteranschlüsse der Transistoren (T3, T4) des zweiten Differenzverstärkers (D2) in gleicher Weise mit einem zweiten Kollektoranschluß des ersten Verstärkers (4) verbunden sind,
und daß die Emitteranschlüsse der weiteren Differenzver­ stärker (D3, D4) mit Kollektoranschlüssen des zweiten Ver­ stärkers (5) verbunden sind,
daß die Differenzverstärker (D1, D2, D3, D4) mindestens zwei Kollektorwiderstände (R1, R2) aufweisen, die jeweils mit zwei Kollektoranschlüssen der Differenzverstärker (D1 bis D4) derart verbunden sind, daß gleichphasige Ausgangssignale des ersten Verstärkers (4) und des zweiten Verstärkers (5) addiert werden und daß die Basisanschlüsse aller Differenzverstärker (D1 bis D4) auf zwei Steuereingänge (6₇, 6₈) geführt sind.

4. Leitungsempfänger nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß ein von der steuerbaren Additionsschaltung (6) abgege­ benes Summensignal (US) einer Gleichrichterschaltung (TG, CL) des Regelverstärkers (7) zugeführt wird, der als Differenzverstärker (T17, T18; T19, T20) ausgebildet ist und an seinen symmetrischen Ausgängen (7 ₃₁, 7 ₃₂) ein aus zwei antivalente Ausgangssignalen bestehendes Regelsignal (RS) abgibt.

5. Leitungsempfänger nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet,
daß ein Amplitudenentscheider (8) mit zwei Komparatoren (K1, K2) vorgesehen ist, die jeweils als Differenzverstär­ ker (T27, T28; T29, T30) ausgebildet sind,
daß jeweils in einer Basiszuführung eines Differenzver­ stärkers ein Vorwiderstand (R5, R6) eingeschaltet ist und
daß den Basisanschlüssen jedes Differenzverstärkers (T27, T28; T29, T30) die gegenphasigen Summensignale (US1, US2) von der Additionsschaltung (6) zugeführt werden.

6. Leitungsempfänger nach Anspruch 2,
dadurch gekennzeichnet,
daß der erste Verstärker (4) zwei Konstantstromquellen aufweist, die an die Emitter der Transistoren (T1, T2) geführt sind, die durch einen Widerstand (R7) miteinander verbunden sind, und
daß zu diesem Widerstand (R7) ein frequenzabhängiges Netz­ werk (FN) parallelgeschaltet ist.

7. Leitungsempfänger nach einem der vorhergehenden An­ sprüche,
dadurch gekennzeichnet,
daß der zweite Verstärker (5) ebenfalls zwei Konstant­ stromquellen aufweist, die an die Emitter der Transis­ toren (T3, T4) geführt sind, und
daß die Emitteranschlüsse zum Verstärkungsabgleich heraus­ geführt sind.