DE3030115C2 - Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale - Google Patents
Differenzverstärkeranordnung als Schwellenwertschalter für digitale SignaleInfo
- Publication number
- DE3030115C2 DE3030115C2 DE19803030115 DE3030115A DE3030115C2 DE 3030115 C2 DE3030115 C2 DE 3030115C2 DE 19803030115 DE19803030115 DE 19803030115 DE 3030115 A DE3030115 A DE 3030115A DE 3030115 C2 DE3030115 C2 DE 3030115C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- emitter
- differential amplifier
- control signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/17—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values giving an indication of the number of times this occurs, i.e. multi-channel analysers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft eine Differenzverstärkeranordnung mit η — 1 Schwellenspannungen für Impulse mit
η Amplitudenstufen und η — 1 Schwellenwerten mit wenigstens einem emittergekoppelten Differenzverstärker
und Anwendungen einer derartigen Differenzverstärkeranordnung.
Differenzverstärker mit Emitterkopplung bestehen in bekannter Weise aus zwei Transistorverstärkerstufen,
wobei entsprechend der F i g. 1 die Emitteranschlüsse der Transistoren miteinander und mit einem mit der
Betriebsspannung verbundenen und n\s Stromquelle
vorhandenen Widerstand verbunden sind. Der Basisan-Schluß -eines der beiden Transistoren dient als
Signaleingang, während am Basisanschluß des anderen Transistors eine Referenzspannung anliegt, die in ihrer
Größe zwischen der maximalen und der minimalen Signalamplitude liegt, so daß bei Anliegen der
minimalen Signalamplitude am Signaleingang der Eingangstransistor abgeschaltet ist und der mit der
Referenzspannungsquelle verbundene Transistor Strom führt Beim Überschreiten der Referenzspannung durch
die Eingangssignalspannung wird der Eingangstransistör
leitend und der mit der Referenzspannung verbundene Transistor gesperrt, so daß in diesem Falle
die Ausgangssignale an den Kollektoranschlüssen wechseln. Die Referenzspannung stellt also eine
Schwellenspannung für den Differenzverstärker dar,
der Eingangstransistor leitet erst bei Überschreiten der Schwellenspannung durch das Eingangssigna). Bei
Auftreten von impulsen mit mehreren, beispielsweise drei Amplitudenstufen ist jeweils die um Eins geringe
Anzahl an Schwellenspannungen, also beispielsweise zwei Schwellenspannungen, erforderlich. Es ist nun
möglich, für jede dieser Schwellen einen Differenzverstärker vorzusehen, so daß eine der Anzahl der
Schwellenspannungen entsprechende Anzahl an Differenzverstärkern parallelgeschaltet ist. Am Ausgang
jedes der Differenzverstärker erscheint beim Überschreiten der jeweiligen Schwelle ein Impuls, bei zwei
Schwellenspannungen entstehen also ausgangsseitig zwei binäre Impulszüge. Die Aufteilung und Amplitudenentscheidung
von Impulsen mit mehreren Amplitudenstufen durch derartige kombinierte Differenzverstärker
hat bei der Amplitudenentscheidung in Impulsregeneratoren für mehrstufige digitale Signale und bei
der Erzeugung und Decodierung derartiger Signale besondere Bedeutung. Bei der Erzeugung mehrstufiger
digitaler Signale dienen derartige Differenzverstärkeranordnungen mit mehreren Schwellenspannungen zur
Umschaltung der Quantisierung in Abhängigkeit von der Amplitude des zu codierenden Analogsignals und
entsprechend bei der Rückwandlung dieser Signale zur Umschaltung der Gewichtung der einzelnen Binärstellen.
Mit der Weiterentwicklung der Digitaltechnik ist eine Erhöhung der Schrittgeschwindigkeit der zu übertragenden
digitalen Signale verbunden. Bei der Übertragung von digitalen Signalen mit Impulsfolgefrequenzen
im Bereich einiger hundert MHz ergeben sich Schwierigkeiten bei der Verwendung einer größeren
Anzahl parallelgeschalteter Differenzverstärker, da die Laufzeit des Signals durch diese Differenzverstärker
unterschiedlich ist und durch abzugleichende Laufzeitglieder in den einzelnen Differenzverstärkern kompensiert
werden muß. Damit ergibt sich aber die Schwierigkeit, daß die gesamte Differenzverstärkeranordnung
nicht mehr in einfacher Weise integrierbar ist, einen vergleichsweise hohen Aufwand erfordert und ein
hoher Betriebsstrom nötig ist.
Die Aufgabe der Erfindung besteht nun darin, eine Möglichkeit zur Verringerung des Aufwandes entweder
durch eine einfachere Schaltung oder durch eine leichter integi ierbare Schaltung zu finden, die für Impulsfolgefrequenzen
im Bereiche einiger hundert MHz geeignet ist und die mit einem möglichst geringen Betriebsstrom
auskommt.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Schwellenspannungen durch ld(n — 1) binäre
Steuersignale umgeschaltet werden und dazu ein Multiemittertransistor mit wenigstens η — 1 Emitteranschlüssen,
einen mit dem Signaleingang und gegebenenfalls einer Vorspannungsquelle: verbundenen Basisanschluß
und einen mit Bezugspotential verbundenen Kollektoranschluß vorgesehen ist, daß jeder der η — 1
Emitteranschlüsse jeweils getrennt mit dem Emitteranschluß eines von η — 1 Transistoren verbunden ist. so
daß sich π — 1 Differenzverstärker ergeben, daß die
Basisanschlüsse der η — 1 Transistoren jeweils getrennt mit einer von η — 1 Quellen für die Schwellenspannungen
verbunden sind, daß die Kollektoranschlüsse dieser Transistoren miteinander, mit einem Ausgangsanschluß
und über einen widerstand mit Bezugspotential verbunden sind, daß mit einem Eingang für das erste
Steuersignal der Signaleingang eines ersten Steuersignal-Differenzverstärkers verbunden ist, daß mit einem
Eingang für das zweite Steuersignal die Signaleingänge eines dritten und eines vierten Steuersignal-Differenzverstärkers
verbunden sind und sich die Anzahl der mit den Signaleingängen weiterer Steuersignale verbundener
Steuersignal-Differenzverstärker jeweils bis zur
Höchstzahl (n — l)/2 der mit einem Steuersignaleingang verbundenen Steuersignal-Differenzverstärker
verdoppelt, daß der gemeinsame Emitteranschluß des ersten Steuersignal-Differenzverstärkers über einen
vergleichsweise hochohmigen Widerstand mit Betriebsspannung und der Referenzspannungseingang dieses
Differenzverstärkers mit einer Quelle für eine erste Referenzspannung verbunden ist. daß die Referenzspannungseingänge
der weiteren jeweils mit einem einzigen Steuersignaleingang verbundenen Steuersignal-Differenzverstärker
miteinander und mit Quellen für weitere Referenzspannungen verbunden sind und jede weitere Referenzspannung einen positiven Pegel
als die vorhergehende aufweist, daß mit den Kollektoranschlüssen der den ersten Steuersignal-Differenzverstärker
bildenden Transistoren jeweils getrennt die Emitteranschlußpunkte des dritten bzw. vierten Steuersignal-Differenzverstärkers
verbunden sind, daß entsprechend bei drei oder mehr Steuersignalen die gemeinsamen Emitteranschlüsse der von diesen angesteuerten
Steuersignal-Differenzverstärker mit den Kollektoranschlüssen der Transistoren der nächstniedrigen
Steuersignal-Differenzverstärker verbunden sind und daß die Kollektoranschlüsse der von dem höchsten
Steuersignal angesteuerten η — \ Steuersignal-Differenzverstärker
jeweils getrennt mit den Emitteran-Schlüssen des Multiemittertransistors verbunden sind.
Von besonderem Vorteil ist bei der erfir.dur.gsgernäßer.
Schaltung, daß diese sowohl einen einfachen Aufbau hat als auch leicht integrierbar ist und daß der benötigte
Betriebsstrom praktisch dem eines einzelnen Differenz-Verstärkers entspricht
In den Patentansprüchen 2 und 3 sind in detaillierter Weise erfindungsgemäße Differenzverstärkeranordnungen
für zwei bzw. vier Schwellenspannungen beschrieben, während der Patentanspruch 4 eine Möglichkeit
zur Erzeugung der Steuersignale angibt. Die weiteren Patentansprüche enthalten zweckmäßige
Weiterbildungen der erfindungsgemäßen Differenzverstärkeranordnung
im Hinblick auf bestimmte Anwendungsfälle.
Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. In der Zeichnung
zeigt
Fig. 1 einen bekannten emittergekoppelten Differenzverstärker
Fig. 2 eine Differenzverstärkeranordnung mit zwei Schwellenwerten nach der Erfindung und
Fig.3 eine Differenzverstärkeranordnung mit vier
Schwellenwerten nach der Erfindung.
Die in Fig. 1 dargestellte Differenzverstärkeranordnung
wurde bei der Darstellung des Standes der Technik bereits so ausführlich erläutert, daß an dieser
Stelle auf weitere Ausführungen dazu verzichtet wird.
Die in der F i g. 2 dargestellte Differenzverstärkeranordnung ist mittels eines Steuersignals S zwischen den
beiden Schwellenwerten Ui und t/2 umschaltbar. Die
Differenzverstärkeranordnung enthält einen ersten Multiemittertransistor Γ3, dessen Basisanschluß mit
dem Anschluß für die Eingangssignaie u(i) und dessen Kollektoranschluß mit Bezugspotential verbunden sind.
Der erste Multiemittertransistor Γ3 enthält zwei getrennte Emitteranschlüsse, wobei der erste Emitteranschluß
mit dem Kollektoranschluß eines vierten Transistors TA und mit dem Emitteranschluß eines
fünften Transistors 7"5 verbunden ist. Der zweite Emitteranschluß des Multiemittertransistors ist mit dem
Emitteranschluß eines sechsten Transistors Γ6 und dem Kollekloranschluß eines siebten Transistors Tl unmittelbar
verbunden. Die Emitteranschlüsse des vierten Transistors TA und des siebten Transistors Tl sind
miteinander und über einen ersten Widerstand R 1 mit einer Betriebsspannungsquelle — Ub verbunden, wobei
der erste Widerstand so hochohmig ist, daß über ihn ein von den Schaltzuständen der Differenzverstärkeranordnung
praktisch unabhängiger Strom Io eingeprägt wird. Der Basisanschluß des vierten Transistors TA ist mit
einem Anschluß für ein Steuersignal Szur Umschaltung
der Schwellenwerte verbunden, während der Basisanschluß des siebten Transistors Tl mit einem Anschluß
für eine Referenzspannung Ur verbunden ist; diese Referenzspannung liegt in ihrer Größe zwischen dem
minimalen und dem maximalen Wert des Steuersignals S. Mit den Basisanschlüssen des fünften und des sechsten
Transistors T5, T6 sind Anschlüsse für die Schwellenspannung U 2 bzw. Ui verbunden, während die
Kollektoranschlüsse dieser Transistoren miteinander, mit einem Ausgangsanschluß A und über einen
Ausgangswiderstand Ra mit Bezugspotential verbunden sind.
In Abhängigkeit vom anliegenden Steuersignal ist entweder der Transistor TA oder der Transistor Tl der
Differenzverstärkeranordnung leitend. Liegt dabei der dem logischen Nullpegel entsprechende Minimalpegel
des Steuersignals am Basisanschluß des Transistors TA an, dann ist der Transistor Tl leitend und dsir.it der aus
den Transistoren TZ und Γ6 gebildete Differenzverstärker
eingeschaltet In diesem Falle ist also die Schwellenspannung t/l wirksam, die Amplitude des
Eingangssignals u(t) erzeugt ein vom logischen Nullpegel verschiedenes Ausgangssignal, wenn diese Amplitude
die Schwellenspannung Ui überschreitet. Bei
Anliegen eines dem logischen Einspegel entsprechenden Steuersignals am Basisanschluß des Transistors Γ4
ist dieser Transistor leitend und damit der aus dem Transistor Γ3 und dem Transistor T5 gebildete
Differenzverstärker eingeschaltet In diesem Falle wird ein vom logischen Nullpegel verschiedenes Ausgangssignal
erzengt, wenn die Eingangsspannung u(t) die
SchweDenspannung t/2 überschreitet
Die Differenzverstärkeranordnung nach der Fig.3
enthält vier umschaltbare SchweUenspanmingen, im
Hinblick auf die Verwendung binärer Steuersignale sind dementsprechend zwei Steuersignale 51 und 52
erforderlich. Die Differenzverstärkeranordnung nach der Fig. 3 enthält einen Multiemittertransistor 7*8 mil
vier Emitteranschlüssen, wobei der erste Emitteranschluß mit dem Kollektoranschluß eines neunten
Transistors 7*9 und mit dem Emitteranschluß eines zwölften Transistors T12 verbunden ist, der zweite
Emitteranschluß mit dem Kollektoranschluß eines zehnten Transistors FtO und mit dem Emitteranschluß
eines dreizehnten Transistors Γ13 verbunden ist, der
dritte Emitteranschluß mit dem Kollektoranschluß eines sechzehnten Transistors 7*16 und dem Emitteranschluß
eines vierzehnten Transistors Γ14 und der vierte
Emitteranschluß mit dem Kollektoranschluß eines siebzehnten Transistors 7*17 und dem Emitteranschluß
eines fünfzehnten Transistors Γ15 verbunden ist. Die
Emitteranschlüsse des neunten und des zehnten Transistors 7*9, TiO sind miteinander und mit dem
Kollektoranschlußeines elften Transistors Π1 verbunden.
Entsprechend sind die Emitteranschlüsse des sechzehnten und des siebzehnten Transistors 7*16, 7" 17
miteinander und mit dem Kollektoranschluß eines achtzehnten Transistors 7"18 verbunden. Die Emitteranschlüsse
des elften Transistors 7Ί1 und des achtzehnten Transistors 7Ί8 sind wiederum miteinander
und über einen zweiten Widerstand R 2 mit dem Betriebsspannungsanschluß — Ub verbunden. Der Anschluß
für das erste Steuersignal 51 ist mit dem Basisanschluß des Transistors Γ11 verbunden, während
der Anschluß für das zweite Steuersignal 52 mit den Basisanschlüssen der Transistoren T9 und Γ16
verbunden ist.
Der Basisanschluß des achtzehnten Transistors 7*18 ist an eine Quelle für eine erste Referenzspannung Ur \
angeschlossen, während die Basisanschlüsse des zehnten Transistors 7"1O und des siebzehnten Transistors
Γ17 mit Anschlüssen für eine zweite Referenzspannung
Ur 2 verbunden sind, wobei die zweite Referenzspannung einen positiveren Wert als die erste Referenzspannung
aufweist. Die Basisanschlüsse des zwölften, dreizehnten, vierzehnten und fünfzehnten Transistors
7Ί2, 7*13, Γ14, Π5 sind jeweils getrennt mit
Anschlüssen für die Schwellenspannungen U4, i/3, i/2,
U\ verbunden, wobei diese Schwellenspannungen ebenfalls von U1 ausgehend jeweils einen positiveren
Wert aufweisen und beispielsweise mittels eines Spannungsteilers erzeugt werden können. Die Kollektoranschlüsse
der Transistoren T12 ... Γ15 sind miteinander und mit einem Ausgangsanschluß A sowie
über einen Abschlußwiderstand Ra mit Bezugspotential verbunden.
Die Funktion der Differenzverstärkeranordnung nach der F i g. 3 entspricht unter Berücksichtigung der
größeren Anzahl an Schwellenspannungen und Steuersignalen der nach der F i g. 2. Unter der Voraussetzung,
daß bei beiden Steuersignalen der Minimalpegel entsprechend dem logischen Nullpegel anliegt, sind die
Transistoren 7"18 und 7Ί7 leitend und damit der aus dem Transistor Ti und dem Transistor Γ15 gebildete
Differenzverstärker eingeschaltet; in diesem Falle ist die Schwellenspannung UX wirksam. Wechselt, von
diesem Zustand ausgehend, das zweite Steuersignal vom logischen Null- auf den logischen Eins-Pegel, wobei
dieser Pegel die zweite Referenzspannung Ur 2 überschreitet, dann wird statt des Transistors Γ17 der
Transistor 7*16 eingeschaltet, so daß dadurch der aus dem Transistor 7*8 und dem Transistor 7*14 gebildete
Differenzverstärker und damit die zweite Schwellenspannung (/2 wirksam sind.
Wechselt das Steuersignal 51 vom logischen Null-Pegel auf den logischen Eins-Pegel und überschreitet
damit die erste Referenzspannung Ur i, während das zweite Steuersignal 52 auf dem logischen Null-Pegel
verbleibt, dann wird der Transistor 7*11 und der Transistor Γ10 leitend geschaltet. Damit ist der aus dem
Transistor TB und dem Transistor 7*13 gebildete Differenzverstärker eingeschaltet und damit die
Schwellenspannung i/3 für das Eingangssignal u(t)
wirksam. Entsprechend ist bei Auftreten des logischen Eins-Pegels an den Anschlüssen für das Steuersignal 51
und das Steuersignal 52 der Transistor 7*9 und der Transistor 7" 11 leitend geschaltet. Damit ist der aus dem
Transistor TS und dem Transistor Π 2 gebildete
Differenzverstärker eingeschaltet, so daß in diesem Falle die vierte Schwellenspannung t/4 wirksam ist
Die Erzeugung der binären Steuersignale hängt vom jeweiligen Anwendungsgebiet ab. Die Differenzverstärker
können beispielsweise Teile eines Codec sein, wobei die Schwellenspannung sendeseitig in Abhängigkeit von
der Amplitude des ankommenden Analogsignals umgeschaltet wird und empfangsseitig im Decoder durch ein
it) vom Codierer ausgesendetes Steuersignal. Das Steue-signal
für den Codierer kann dabei beispielsweise für eine Differenzverstärkeranordnung nach der F i g. 2 mittels
eines Differenzverstärkers nach der F i g. 1 erzeugt werden, wobei dessen Schwellenspannung Us in ihrem
Wert zwischen den Schwellenspannungen i/l und i/2 der Differenzverstärkeranordnung nach der Fig.2
liegen muß. Entsprechend können die Steuersignale 51
und 52 für die Differenzverstärkeranordnung nach der F i g. 3 mittels zweier Differenzverstärkeranordnungen
nach der F i g. 1 erzeugt werden. Dadurch ist in Abhängigkeit vom Eingangssignal eine unterschiedliche
Quantisierung möglich. Außerdem ist bei der Übertragung mehrstufiger digitaler Signale, die sendeseitig aus
mehreren binären Signalen erzeugt werden, eine Veränderung der Zuordnung von Binärsignal und
Amplitudenstufe des mehrstufigen digitalen Signals und damit eine Verschlüsselung möglich.
Stehen die Steuersignale als Gegentaktsignale zur Verfügung, dann ist eine Einsparung der Quellen für die
Referenzspannungen Ur, Ur 1, Ur 2 möglich, in dem anstelle dieser Referenzspannungen den Referenzspannungen
der Steuersignaldifferenzverstärker die gegenphasige Steuersignale zugeführt werden und dadurch
eine Gegentaktansteuerung bewirkt wird. Neben einer Verringerung des Aufwandes ist damit außerdem eine
Erhöhung der Schaltgeschwindigkeit der gesamten Differenzverstärkeranordnung möglich.
Die Differenzverstärkeranordnungen können abweichend von der Darstellung in den Figuren anstelle von
npn-Transistoren auch mittels pnp-Transistoren aufgebaut werden, wobei sich die Spannungsverhältnisse
entsprechend umkehren.
Hierzu 1 Blatt Zeichnungen
Claims (9)
1. Differenzverstärkeranordnung als Schwellwertschalter für digitale Signale mit η — 1 Schwellenspannungen
für Impulse mit η Amplitudenstufen und π — 1 Schwellenwerten mit wenigstens einem
emittergekoppelten Differenzverstärker, dadurch gekennzeichnet, daß die Schwellenspannungen
durch ld(n — 1) binäre Steuersignale (Si, 52) umgeschaltet werden und dazu ein
Multiemittertransistor (TZ, TS) mit wenigstens
π — 1 Emitteranschlüssen, einen mit dem Signaleingang und gegebenenfalls einer Vorspannungsquelle
verbundenen Basisanschluß und einen mit Bezugspotenttal verbundenen Kollektoranschluß vorgese- '5
hen ist, daß jeder der η — 1 Emitteranschlüsse
jeweils getrennt mit dem Emitteranschluß eines von η — 1 Transistoren verbunden ist, so daß sich η — 1
Differenzverstärker ergeben, dall die Basisanschlüsse der n— 1 Transistoren jeweils getrennt mit einer
von n— 1 Quellen für die Schwellenspannungen
verbunden sind, daß die Kollektoranschlüsse dieser Transistoren miteinander, mit einem Ausgangsanschluß
(A) und über einen Widerstand (R) mit Bezugspotential verbunden sind, daß mit einem
Eingang für das erste Steuersignal (Si) der Signaleingang eines ersten Steuersignal-Differenzverstärkers
verbunden ist, daß mit einem Eingang für das zweite Steuersignal (S 2) die Signaleingänge
eines dritten und eines vierten Steuersignal-Differenzverstärkers verbunden sind und sich die Anzahl
der mit den Signaleingängen weiterer Steuersignale verbundener Steuersignal-Differenzverstärker jeweils
bis zur Höchstzahl (n — l)/2 der mit einem Steuersignaleingang verbundenen Steuersignal-Differenzverstärker
verdoppelt, daß der gemeinsame Emitteranschluß des ersten Steuersignal-Differenzverstärkers
über einen vergleichsweise hochohmigen Widerstand mit Betriebsspannung (— UB) und
der Referenzspannungseingang dieses Differenzverstärkers mit einer Quelle für eine erste Referenzspannung
(Ur i) verbunden ist, daß die Referenzspannungseingänge der weiteren jeweils mit einem
einzigen Steuersignaleingang verbundenen Steuersignal-Differenzverstärker miteinander und mit Quellen
für weitere Referenzspannungen (Uk 2) verbunden
sind und jede weitere Referenzspannung einen positiveren Pegel als die vorhergehende aufweist,
daß mit den Kollektoranschlüssen der den ersten Steuersignal-Differenzverstärker bildenden Transi- so
stören jeweils getrennt die Emitteranschlußpunkte des dritten bzw. vierten Steuersignal-Differenzverstärkers
verbunden sind, daß entsprechend bei drei oder mehr Steuersignalen die gemeinsamen Emitteranschlüsse
der von diesen angesteuerten Steuersignal-Differenzverstärker mit den Kollektoranschlüssen
der Transistoren der nächstniedrigen Steuersignal-Differenzverstärker verbunden sind
und daß die Kollektoranschlüsse der von dem höchsten Steuersignal angesteuerten η — 1 Steuersignal-Differenzverstärker
jeweils getrennt mit den Emitteranschlüssen des Multiemittertransistors (T3,
TS) verbunden sind.
2. Differenzverstärkeranordnung mit zwei Schwellenspannungen nach Patentanspruch 1, da- b5
durch gekennzeichnet, daß ein Multiemittertransistor (T3) vorgesehen ist, dessen Basisanschluß mit
dem Signaleingang, dessen Kollektoranschluß mit Bezugspotential verbunden ist, dessen erster
Emitteranschluß mit dem Kollektoranschluß eines vierten Transistors (TA) und mit dem Emitteranschluß
eines fünften Transistors (TS) verbunden ist, daß der zweite Emitteranschluß des Multiemittertransistors
mit dem Emitteranschluß eines sechsten Transistors (TS) und mit dem Kollektoranschluß
eines siebten Transistors (T7) verbunden ist, daß der Basisanschluß des vierten Transistors (T4) mit
einem Anschluß für ein Steuersignal (S) und der Basisanschluß des siebten Transistors (Tl) mit
einem Anschluß für eine Referenzspannung (Ur) verbunden ist, die in ihrer Größe zwischen dem
minimalen und dem maximalen Amplitudenwert des Steuersignals (S^ liegt, daß die Emitteranschlüsse des
vierten und des siebten Transistors (T4, T7) über
einen ersten, vergleichsweise hochohmigen Widerstand (Ri) mit dem Anschluß für die Betriebsspannung
(— Ub) verbunden ist, daß der Basisanschluß des sechsten Transistors (TS) mit einer Quelle für
die erste Schwellenspannung (UX) und der Basisanschluß
des fünften Transistors (TS) mit einer Quelle für eine zweite Schwellenspannung (U 2) verbunden
ist, daß die Kollektoranschlüsse des fünften und des sechsten Transistors miteinander und mit dem
Ausgangsanschluß (A) sowie über einen Ausgangswiderstand (Ra) mit Bezugspotentia! verbunden
sind.
3. Differenzverstärkeranordnung nach Patentanspruch 1 für vier Schwellenspannungen, dadurch
gekennzeichnet, daß ein Multiemittertransistor (TS) mit einem mit dem Signaleingang verbundenen
Basisanschluß, einem mit Bezugsspannung verbundenen Kollektoranschluß und vier Emitteranschlüssen
vorgesehen ist, daß der erste Emitteranschluß mit dem Kollektoranschluß eines neunten Transistors
(T9) und mit dem Emitteranschluß eines zwölften Transistors (T 12) verbunden ist, daß der
zweite Emitteranschluß des Multiemittertransistors mit dem Kollektoranschluß eines sechzehnten
stors (T 10) und mit dem Emitteranschluß eines dreizehnten Transistors (T 13) verbunden ist, daß der
dritte Emitteranschluß des Multiemittertransistors mit dem Kollektoranschluß eines sechszehnten
Transistors und mit dem Emitteranschluß eines vierzehnten Transistors (Ti4) verbunden ist, daß der
vierte Emitteranschluß des Multiemittertransistors mit dem Kollektoranschluß eines siebzehnten
Transistors und dem Emitteranschiuß eines fünfzehnten Transistors verbunden ist, daß die Emitteranschlüsse
des neunten und des zehnten Transistors (T9, TiO) miteinander und mit dem Kollektoranschluß
eines elften Transistors (TU) verbunden sind,
daß die Emitteranschlüsse des sechzehnten und des siebzehnten Transistors (Ti6, Γ17) mit dem
Kollektoranschluß eines achtzehnten Transistors (TiS) verbunden sind, daß die Emitteranschlüsse des
elften und des achtzehnten Transistors (TU, TiS) miteinander und über einen vergleichsweise hochohmigen
zweiten Widerstand (R 2) mit Betriebsspannung (— Ub) verbunden sind, daß der Basisanschluß
des elften Transistors (TU) mit einem Anschluß für ein erstes Steuersignal (Si) verbunden ist, daß die
Basisanschlüsse des neunten und des sechzehnten Transistors (T9, Γ16) miteinander und mit einem
Anschluß für ein zweites Steuersignal (S2) verbunden sind, daß der Basisanschluß des achtzehnten
Transistors (TiS) mit einer Quelle für eine erste
Referenzspannung (Ur \) verbunden ist, daß die
Basisanschlüsse des zehnten und des siebzehnten Transistors miteinander und mit einer Quelle für
eine im Vergleich zur ersten positiveren Referenzspannung (Ur 2) verbunden sind, daß die Kollektoranschlüsse
des zwölften, dreizehnten, vierzehnten und fünfzehnten Transistors miteinander und mit einem
Ausgangsanschluß A sowie über einen Abschlußwiderstand (Ra) mit Bezugspotential verbunden sind
und die Basisanschlüsse dieser Transistoren mit Quellen für vier nach positiveren Pegeln gestuften
Schwellenspannungen verbunden sind.
4. Differenzverstärkeranordnung nach einem der vorhergehenden Patentansprüche, dadurch gekennzeichnet,
daß zur Erzeugung eines Steuersignals (S 1, 52) wenigstens ein Differenzverstärker mit einer
Referenzspannung vorgesehen ist, wobei der Wert dieser Referenzspannung zwischen den Werten der
Schwellenspannungen des durch das erzeugte Steuersignal angesteuerten Differeni Verstärkers
liegt.
5. Differenzverstärkeranordnung nach Patentanspruch 4, gekennzeichnet durch ihre Anwendung im
Amplitudenentscheider eines Impulsregenerators für quaternäre Signale mit einem Differenzverstärker
für eine Schwellenspannung, dessen Ausgangssignal über ein D-Flipflop als Steuersignal einer
Differenzverstärkeranordnung mit wenigstens zwei Schwellenspannungen zugeführt wird.
6. Differenzverstärkeranordnung nach Patentanspruch 4, gekennzeichnet durch ihre Anwendung z-ir
Umschaltung der Quantisierung in einen Analog-Digitalwandler.
7. Differenzverstäikeranordnung nach Patentansprüchen
1 bis 3, dadurch gekennzeichnet, daß die Steuersignale zusammen mit digitalen Signalen von
einer Sendestelle zu einem empfangsseitigen Digital-Analogwandler
übertragen werden und die Umschaltung der Schwellenspannung eine Änderung
der Bewertung der digitalen Signale ergibt.
8. Differenzverstärkeranordnung nach Patentansprüchen 1 bis 3, dadurch gekennzeichnet, daß die
Steuersignale zusätzlich von einer Sendestelle zu einer Empfangsstelle übertragen werden und durch
die Umschaltung der Schwellenspannungen in einem die Differenzverstärkeranordnung enthaltenden Digital-Analogwandler
eine veränderte Zuordnung und damit eine empfangsseitige Entschlüsselung sendeseitig verschlüsselter Nachrichten erfolgt.
9. Differenzverstärkeranordnung nach Patentansprüchen 1 bis 3, dadurch gekennzeichnet, daß
anstelle der Referenzspannungen (Ur, Ur 1, Ur 2) den Referenzspannungseingängen der Steuersignaldifferenzverstärker
die Steuersignale in Gegenphase zugeführt werden, so daß sich eine Gegertaktansteuerung
ergibt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030115 DE3030115C2 (de) | 1980-08-08 | 1980-08-08 | Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030115 DE3030115C2 (de) | 1980-08-08 | 1980-08-08 | Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3030115A1 DE3030115A1 (de) | 1982-02-25 |
DE3030115C2 true DE3030115C2 (de) | 1982-06-09 |
Family
ID=6109222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803030115 Expired DE3030115C2 (de) | 1980-08-08 | 1980-08-08 | Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3030115C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3885280D1 (de) * | 1988-08-31 | 1993-12-02 | Siemens Ag | Multieingangs-Vier-Quadranten-Multiplizierer. |
-
1980
- 1980-08-08 DE DE19803030115 patent/DE3030115C2/de not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT |
Also Published As
Publication number | Publication date |
---|---|
DE3030115A1 (de) | 1982-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1200356B (de) | Schaltungsanordnung zur elektronischen Nachbildung eines Telegrafenrelais fuer Doppelstrombetrieb | |
DE2842175C2 (de) | Verriegelungsschaltung | |
DE2514462B2 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2900539B2 (de) | Logische Schaltung | |
DE2837855A1 (de) | Impulswandler zur taktversorgung von digitalen halbleiterschaltungen | |
DE3030172A1 (de) | Regenerator fuer mehrstufige digitale signale | |
EP0111309B1 (de) | CMI-Decoder | |
DE2822835B2 (de) | Schaltungsanordnung zur Eliminierung koinzidenter Impulse | |
DE3030115C2 (de) | Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale | |
EP0269758B1 (de) | Stromumschalter | |
EP0421016A1 (de) | ECL-TTL-Signalpegelwandler | |
EP0436823A1 (de) | Signalpegelwandler | |
DE3010535C2 (de) | Regenerator für digitale Signale | |
CH646560A5 (de) | Teilnehmerschaltung mit einem symmetrischen leistungsverstaerker fuer die speisung einer teilnehmerleitung. | |
EP0094624A2 (de) | Anordnung zur Erzeugung quaternärer Signale | |
DE2721514C2 (de) | Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiesignal | |
EP0087153B1 (de) | Digitalsignal-Multiplexer für hohe Datenraten | |
EP0042621B1 (de) | Regenerator für mehrstufige digitale Signale | |
DE2727139C2 (de) | Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten | |
DE2641057A1 (de) | Elektrischer signalgenerator | |
DE3137285C2 (de) | Umcodierer für quaternäre digitale Signale hoher Schrittgeschwindigkeit | |
DE2808008A1 (de) | Schneller amplitudenentscheider fuer digitale signale | |
DE2937697A1 (de) | Erzeugung mehrstufiger digitaler signale aus binaerensignalen sehr hoher bitrate | |
DE2133148B2 (de) | Elektronischer umpoler | |
DE3114433C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |