DE3010535C2 - Regenerator für digitale Signale - Google Patents
Regenerator für digitale SignaleInfo
- Publication number
- DE3010535C2 DE3010535C2 DE19803010535 DE3010535A DE3010535C2 DE 3010535 C2 DE3010535 C2 DE 3010535C2 DE 19803010535 DE19803010535 DE 19803010535 DE 3010535 A DE3010535 A DE 3010535A DE 3010535 C2 DE3010535 C2 DE 3010535C2
- Authority
- DE
- Germany
- Prior art keywords
- amplifier
- input
- output
- amplifier stage
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Description
Die Erfindung betrifft einen Regenerator für digitale Signale mit wenigstens einem eingangsseitigen Differenzverstärker
und wenigstens einem Gatter zur Verknüpfung der digitalen Signalimpulse mit Taktimpulsen.
Obertragungsstrecken für digitale Signale enthalten in bestimmten Abständen in die Übertragungsstrecke
eingefügte Zwischenregeneratoren, die jeweils einen Regenerator für die eine Übertragungsrichtung und
einen Regenerator für die Gegenrichtung enthalten. Jeder dieser Regeneratoren enthält einen unmittelbar
mit dem Leitcngsabschluß verbundenen Entzerrer.
dessen Frequenzgang den Kabelfrequenzgang weitgehend aufhebt und der zusätzlich eine Verstärkung der
empfangenen Signale bewirkt. An den Entzerrerausgang schließt sich der eigentliche Regenerator für
digitale Signale an; eine bekannte Prinzipschaltung ist in der Fig. I dargestellt.
In der Fig. 1 sind mit DSi und DS2 die beiden
Eingangsanschlüsse bezeichnet, die mit entsprechenden Ausgangsanschlüssen des Entzerrers verbunden sind
und über die die digitalen Signale zum Eingangsübertra· ger Tr 1 gelangen. Dieser Übertrager hat eine
mittelangezapfte Sekundärwicklung, wobei mit den beiden äußeren Anschlüssen dieser Sekundärwicklung
je ein Eingangsanschluß eines ersten und eines zweiten Amplitudenkomparators KO1, KO 2 verbunden ist. Mit
dem Mittelanschluß der Sekundärwicklung des Ein· gangsübertragers und mit weiteren Eingangsanschlüs*
sen der Amplitudenkompäfäföfen ist eine Vorspännungsquelle
verbunden. Durch diesen Schaltungsaufbau
werden empfangene Impulse unterschiedlicher Polarität in zwei unipolare Impulszüge aufgeteilt, die anschließend
jeweils für sich amplituden- und zeitgeneriert werden. Von den Ausgängen der beiden Komparatoren
werden die Impulszüge deshalb voneinander getrennt den Eingängen zweier getakteter Flipflops FFi, FF2
zugeführt und in diesen für eine volle Taktperiode abgespeichert Mit den. Ausgängen der beiden Flipflops
sind wiederum jeweils getrennt die Eingänge zweier getakteter UND-Gatter UND 1, UND 2 verbunden, die
bei Zuführung eines symmetrischen und wenigstens nahezu rechteckförmigen Taktes Ausgangsimpulse mit
einer Länge entsprechend der halben Taktperiode abgeben. Damit sind an den Ausgängen der beiden
UND-Gatter die beiden unipolaren Impulszüge für die weitere Verarbeitung beispielsweise in einem Sendeverstärker
oder einer Schnittstellenschaltung abnehmbar.
Aus der US-Patentschrift 36 51421 ist eine als
gegatteter Verstärker bezeichnete Schaltungsanordnung bekannt, die eingangsseitig bereits eine Kaskadenschaltung
zweier emittergekoppe'ter Differenzverstärker enthalt. Dem unteren Differenzverstärker der
Kaskadenschaltung soll dabei ein Steuersignal und dem oberen Differenzverstärker zu speichernde Signale
zugeführt werden. Mit den Kollektoranschlüssen der Transistoren des oberen Differenzverstärkers sind zwei
Emitterfolger verbunden, an die direkt bzw. über einen Schwellenwiderstand die Eingänge eines weiteren
Differenzverstärkers angeschlossen sind. An eine der beiden Stufen des letzteren Differenzverstärker ist ein
ausgangsseitiger Emitterfolger angeschlossen. Es handelt sich also um einen aktivierbaren Verstärker, der
eingangsseitig die Kaskadenschaltung zweier Differenzverstärker enthält, von denen der eine Differenzverstärker
durch Aktivierungssignale eingeschaltet wird, während der andere Differenzverstärker zu speichernde
Signale überträgt
Aus der DE-OS 29 11 012 ist ein Ausgangsverstärker
für ein System zur Regenerierung von digitalen Signalen bekannt wobei die digitalen Signale nach dem
Ternärcude übertragen werden. Zur Bildung der digitalen Signale im Ternärcode sind zwei mit einem
Eingangstransformator verbundene St-haltungskreise
vorgesehen, die miteinander nach Art eines Differenzverstärkers verbunden sind und die binäre Eingangssignale
entgegengesetzter Polarität empfangen, aus denen das ternäre Signal erzeugt werden soli.
Aus der US-PS 37 37 585, insbesondere deren F i g. I und zugehörige Beschieibung ist auch eine Anordnung
bekannt, bei der zwischen den Amplitudenkomparatoren
und RS-Flipflops die beiden UND-Gatter angeordnet
sind.
Der Aufbau derartiger Regeneratorschaltungen erfolgt
ab einer bestimmten Bitrate zweckmäßigerweise in ECL-TechniL Bekanntlich steigt der Strombedarf bei
Verwendung der emittergekoppelten Logik für höhere Schaltgeschwindigkeiten stark an. Im Hinblick auf die
begrenzte Fernspeiseleistung können sich deshalb in digitalen Systemen mit hohen Über'ragungsgeschwindigkeiten
Schwierigkeiten hinsichtlich der Fernspeiseversorgung
der einzelnen Zwischenregeneratoren ergeben.
Die Aufgabe der Erfindung besteht also darin, einen Regenerator der eingangs erwähnten Art zu finden, der
auch bei höheren Bilraten, die weit über 10 Mbit/s liegen, einsetzba" ist und nur einen geringen Stromverbrauch
aufweist
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein erster Differenzverstärker mit zwei Verstärkerstufen
vorgesehen ist, bei dem der Eingang der ersten Verstprkerstufe mit einer ersten Referenzspanrungsquelle,
der Eingang der zweiten Verstärkerstufe mit einem Taktanschluß, der Ausgang der ersten Verstärkerstufe
mit dem Betriebsspannungsanschluß und der Verbindungspunkt der beiden Verstärkerstufen
über einen ersten Widerstand mit Masse verbunden ist, daß ein zweiter Differenzverstärker mit wenigstens
ίο zwei Verstärkerstufen vorgesehen ist bei dem der
Eingang der ersten Verstärkerstufe mit einem Eingang für die digitalen Signale, der Eingang der zweiten
Verstärkerstufe mit einer zweiten Referenzspannungsquelle, der Ausgang der ersten Verstärkerstufe mit
einem ersten Eingang eines ersten ODER-Gatters, der Ausgang der zweiten Verstärkerstufe mit dem Betriebsspannungsanschluß
und der Verbindungspunkt der beiden Verstärkerstufen an den Ausgang der zweiten Verstärkerstufe des ersten Differenzverstärkers angeschlössen
ist, daß der zweite Eingang des ersten ODER-Gatiers mit dem Te - i.anschluß, der erste
Eingang des ersten ODER-Gaue -s zusätzlich über
einen weiteren Widerstand mit dem Ausgang des ersten ODER-Gatters und damit mit dem Signalausgang
verbunden ist und daß das erste ODER-Gatter mit dem Beriebsspannungsanschluß verbunden ist Die erfindungsgemäße
Lösung verzichtet in vorteilhafter Weise auf die Verwendung /on Flipflops und bietet dadurch
neben der hohen Schaltgeschwindigkeit und dem geringeren Stromverbrauch auch die Möglichkeit der
besonders einfachen Herstellung in vollintegrierter Technik.
Für die Regenerierung unipolarer digitaler Signale ist eine erste Variante der Erfindung zweckmäßig, bei der
die erste Verstärkerstufe einen ersten npn-Transistor enthält, dessen Basisanschluß über einen Kondensator
mit Masse verbunden ist und der über einen aus zwei Widerständen gebildeten Spannungsteiler eine Basisvorspannung
enthält daß der Basisanschluß des ersten npn-Transistors über einen weiteren Widerstand mit
dem Basisanschluß eines in der zweiten Verstärkerstufe des ersten Differenzverstärkers enthaltenen zweiten
npn-Transistors verbunden ist, dessen Basisanschluß über einen weiteren Kondensator mrt dem Taktanschluß
verbunden ist und daß die Differenzverstärker in ECL-Technik aufgebaut sind.
Eine bevorzugte Weiterbildung der Erfindung ergibt sich dadurch, daß für die Regenerierung ternärer oder
pseudoternärer digitaler Signale der zweite Differenz-So verstärker eine dritte Verstärkerstufe enthält, an deren
Ausgang ein zweites getaktetes ODER-Gatter mit en em invertierenden und einem nichtinvertierenden
Ausgang angeschlossen ist und dessen mit der dritten 1O stärkerstufe verbundener Signalausgang über einen
Widerstand mit dem nichtinvertierenden Ausgang dieses ODER Gatters verbunden isi und daß dem
Eingang der ersten Verstärkerstufe des Differenzverstärkers die digitalen Signalimpulse der einen Polarität
und dem Eingang der dritten Verstärkerstufe des Differenzverstärkers die digitalen Signalimpulse der
anderen Polantät zugeführt werden,
Weitere bevorzugte Varianten des erfindungsgemäßen
Regenerators sind in den Patentansprüchen 4 usid 5 beschrieben.
Die Erfindung soll im folgenden an Hand der Zeichnung näher erläuiert werden. In der Zeichnung
zeigt
Fig.! das Prinzipschaltbild eines Regenerators nach
Fig.! das Prinzipschaltbild eines Regenerators nach
dem Stande der Technik,
F i g. 2 das Prinzipschaltbild eines erfindungsgemäßen Regenerators für unipolare digitale Signale und
Fig.3 ein detailliertes Schaltbild eines Regenerators
für lernäre oder pseudoternäre digitale Signale.
Die Fig. 1 ist bei der Besprechung des Standes der
Technik bereits so weitgehend erläutert worden, daß an dieser Stelle auf weitere Ausführungen Verzichtet wird.
Die Anordnung entsprechend F i g. 2 besteht im Prinzip aus zwei in Kaskade geschalteten Differenzverstärkern,
an die sich ein ODER-Gatter OR anschließt. Beide Differenzverstärker sind in emittergekoppelter
Technik mittels npn-Transistoren aufgebaut. Die erste Verstärkerstufe des ersten Differenzverstärkers enthält
den ersten Transistor 7*1, dessen Emitteranschluß mit dem Emitteranschluß des die zweite Verstärkerstufe
bildenden zweiten Transistors 72 und über einen Widerstand Ra mit Masse verbunden ist. Die Basisan-
widerstand Rd miteinander verbunden, während die Vorspannung für beide Transistoren und damit die
Referenzspannung Urefi des ersten Differenzverstärkers durch einen aus den Widerständen Rb und Rc
gebildeten und mit dem Basisanschluß von 7*1 verbundenen Spannungsteiler erzeugt wird. Der Basisanschluß
des ersten Transistors 71 ist außerdem über einen Ableitkondensator Ca mit Masse verbunden,
damit die über den Kondensator Cb an den Basisanschluß des zweiten Transistors gelangenden Taktimpulse
in der ersten Verstärkerstufe nicht wirksam werden. Der Basisanschluß des zweiten Transistors 7*2 ist über
einen weiteren Kondensator Cb mit einem Anschluß TE für ein Taktsignal verbunden.
Während der Kollektoranschluß der ersten Transistors 7*1 mit dem Betriebsspannungsanschluß Ub
verbunden ist, ist an den Kollektoranschluß des zweiten Transistors T2 der gemeinsame Verbindungspunkt des
zweiten Differenzverstärkers angeschaltet Die erste Verstärkerstufe dieses Differenzverstärkers enthält den
dritten Transistor 7*3, dessen Basisanschluß mit dem Anschluß DS für die digitalen Signale und dessen
Emitteranschluß über den gemeinsamen Verbindungspunkt mit dem Emitteranschluß des die zweite
Verstärkerstufe dieses Differenzverstärkers bildenden vierten Transistors TA verbunden ist Der Basisanschluß
des vierten Transistors ist mit einer Quelle Urefi für die zweite Referenzspannung verbunden. Der Kollektoranschluß
dieses Transistors TA ist direkt an den Betriebsspannungsanschluß Ub angeschlossen, der
Kollektoranschluß des dritten Transistors 7*3 ist mit dem einen Anschluß eines Koppelwiderstands Rk und
dem einen Eingang eines ODER-Gatters OR verbunden.
Der andere Eingangsanschluß dieses Gatters ist mit dem Takteingang TE verbunden, während der Ausgangsanschluß
dieses Gatters mit dem anderen Anschluß des Koppelwiderstands RK und mit dem
Ausgang A verbunden ist; das ODER-Gatter R ist außerdem mit dem Betriebsspannungsanschluß Ub
verbunden.
Zur Erläuterung der Wirkungsweise der Anordnung nach Fig.2 sei zunächst angenommen, daß am
Takteingang TE und damit am zweiten Transistor TT. und am ODER-Gatter OR eine positive Takthalbwelle
anliegt. In diesem Falle sind das ODER-Gatter, der Transistor 7*2 und auch der aus den Transistoren 7*3
und T4 gebüdeie Differenzverstärker leitend.
Liegt gleichzeitig ein positiver Eingangsimpuls am Basisanschluß des dritten Transistors T3, so daß dessen
Eingangsspannung die zweite Referenzspannung am Basisanschluß des Transistors 7*4 überschreitet, dann
führt der Transistor 73 Strom. Bis zum Ende der positiven Takthalbwelle ist der Ausgang des ODER-Gatters
OR auf dem Pegel logisch Eins. Beim Umschalten des Taktes, also beim Auftreten der
fallenden Taktflanke, wird durch den Spannungsabfall des Kollektofstfoms des Transistors 7*3 am Koppelwiderstand
Rk der damit verbundene Eingang des
ίο ODER-Gatters auf den logischen Nullpegel geschaltet,
so daß, da gleichzeitig am Takteingang des ODER-GaI-ters der Pegel logisch Null anliegt, der Ausgangspegel
des ODER-Gatters für eine halbe Taktperiode den Wert für logisch Null annimmt.
War dagegen der Transistor 73 zum Zeitpunkt der fallenden Taktflanke ausgeschaltet, also dessen Kollektorstrom
auf einem minimalen Wert, so verbleibt das Gatter während der negativen Takthalbwelle auf dem
logischen Eins-Pegel. Durch die negative Takthalbwelle wird gleichzeitig der aus den Transistoren 71 und 72
gebildete untere Differenzverstärker umgeschaltet, so daß nunmehr der erste Transistor 71 Strom führt und
der mit dem Transistor 72 verbundene obere Differenzverstärker abgeschaltet wird. Ein Informationswechsel
oder auch eine Störspannung am Eingang DS bleibt also während der negativen Takthalbwelle
unwirksam. Am Ausgang A der Anordnung nach F i g. 2 wird aho immer dann ein negativer Impuls mit halber
Taktperiodendauer erzeugt, wenn zum Zeitpunkt der fallenden Taktflanke die Spannung am Eingang DS für
die digitalen Signale über der zweiten Referenzspannung liegt
Die Wahl der Arbeitspunkte der Transistoren erfolgt so, daß bei keinem Betriebszustand eine Sättigung
dieser Transistoren eintreten kann. Nach der fallenden Taktflanke erfolgt auf Grund der endlichen Schaltgeschwindigkeit
des Transistors 72 ein verzögertes Abschalten dieses Transistors und damit des oberen
Differenzverstärkers. Diese Verzögerung ist aber erwünscht, da der über den Koppelwiderstand Rk
bewirkte Rückkopplungsvorgang am ODER-Gatter ebenfalls erst nach der Durchlaufzeit der Impulse durch
das Gatter wirksam wird.
Der in der F i g. 3 detailliert dargestellte Regenerator für pseudoternäre und ternäre digitale Signale enthält
die bereits in der F i g. 2 dargestellte Kombination aus zwei Differenzverstärkern mit nachgeschalteten
ODER-Gatter, die jedoch durch eine dritte Verstärkerstufe im zweiten Differenzverstärker und ein weiteres
so ODER-Gatler ergänzt ist Die ternären bzw. pseudoternären
Signale werden dadurch ähnlich wie in der ** i g. 1 in zwei unipolare Impulszüge aufgeteilt, die an den
Ausgängen der beiden ODER-Gatter anstehen. In der Fig.3 ist nun zusätzlich eine Verknüpfungsschaltung
gezeigt, die die beiden unipolaren Impulszüge zu einem neuen, regenerierten bipolaren Impulszug kombiniert
Mit den Eingangsanschlüssen DSl und DS 2 für die
digitalen Signale, die an Entzerrerausgänge angeschlossen sind, ist beim Regenerator nach der Fig.3 ein
zweiter Eingangsübertrager mit einer mittelangezapften Sekundärwicklung verbunden.
Mit der Mittelanzapfung der Sekundärwicklung ist ein Anschluß eines Basisspannungsteilers verbunden,
der seinerseits die Kombination dreier Spannungsteiler darstellt Der erste Spannungsteiler besteht aus dem
ersten und dem zweiten Widerstand R1, R 2 und
erzeugt die Basisvorspannung für den ersten Differenzverstärker mit dem ersten und dem zweiten npn-Transi-
stör 7*1 und 7*2. Der zweite Basisspannungsteiler
besteht «us dem dritten Widerstand V? 3 und dem ersten Basisspannungsteiler, er erzeugt die Basisvorspannung
für die mit den äußeren Sekundärwicklungsanschlüssen des Eingangsübertrager verbundenen Transistoren 7*3
und 7*4. Der Speisepunkt des zweiten Basisspannungsteilers ist außerdem über einen ersten Kondensator Ci
mit Masse verbunden. Der dritte Basisspannungsteiler bfjteht iaus dem mit dem Betriebsspannungsanschluß
Verbundenen sechsten Widerstand R 6, an dessen Speisepumkt der Basisanschluß des Transistors 7*5 und
der andere Anschluß des dritten Widerstands R 3 sowie ein dritter, gegen Bezugspotential geschalteter Kondensator
Cb angeschlossen sind. Durch den ersten und den dritten Basisspannungsteiler wird gleichzeitig die erste is
bzw. zweite Referenzspannung erzeugt.
Der Basisanschluß des Transistors 7*2 ist über einen
vierten Kondensator C 4 mit einem Taktübertrager TL und außerdem mit dem einen Anschluß eines vierten
Widerstands R 4 verbunden, dessen anderer Anschluß über einen zweiten Kondensator C2 mit Masse und
außerdem mit dem Speisepunkt des ersten Basisspannungsteilers verbunden ist.
Die Emitteranschlüsse des ersten und des zweiten Transistors Π, T2 sind über einen fünften Widerstand
R 5 mit Bezugspotential verbunden, so daß sich der erste emittergekoppelte Differenzverstärker ergibt.
Während der Kollektoranschluß des ersten Transistors TX mit dem Betriebsspannungsanschluß Ub verbunden
ist, ist der Kollektoranschluß des zweiten Transistors 7*2 mit dem gemeinsamen Verbindungspunkt des
zweiten Differenzverstärkers verbunden, der durch die nut ihren Emitteranschlüssen verbundenen Transistoren
7*3, TA und Γ5 gebildet wird. Der Kollektoranschluß des fünften Transistors TS ist mit dem Betriebsspannungsanschluß
+ Ub verbunden, die Kollektoranschlüsse der Transistoren 7"3 und T4 sind jeweils getrennt mit
einem Eingang eines ersten bzw. zweiten ODER-Gatters OR 1, OR 2 verbunden, diese ODER-Gatter sind in
bekannter Weise in ECL-Technik ausgeführt. Der Signaleingang dieser ODER-Galter ist zusätzlich über
einen siebten bzw. achten Widerstand RT. RS als Rückkop|jlungswiderstand mit einem nichtinvertierenden
Ausgang des jeweiligen Gatters verbunden. Die zweiten Eingänge der beiden ODER-Gatter stellen die
Takteingänge dar, sie sind mit dem einen Anschluß der Sekundärwicklung eines Resonanzübertragers TL für
das Taktsignal verbunden, wobei der Resonanzschwingkreis durch die Sekundärwicklung und einen parallelgeschalteten
fünften Kondensator C5 gebildet wird. Die Ausgangsstufen der beiden ODER-Gatter OR 1, OR 2
sind als Emitterfolger ohne Emitterwiderstand ausgeführt, deshalb ist der invertierende Ausgang des zweiten
ODER-Gatters OR 2 über einen neunten Widerstand R 9, der nichtinvertierende Ausgang dieses ODER-Gatters
über einen zehnten Widerstand R10 und der nichtinvertierende Ausgang des ersten ODER-Gatters
OR 1 über einen elften Widerstand All mit Bezugspotential
verbunden. Die beiden ODER-Gatter sind zusätzlich noch mit dem Betriebsspannungsanschluß Ub
verbunden, wobei der positive Logikpegel etwa 0,8 B
und der negative Logikpegel 1,6 V unter der Betriebsspannung liegt.
In der Verknüpfungsschaltung für die beiden von den ODER-Gattern abgegebenen unipolaren Impulszüge ist
mit dem invertierenden Ausgang des zweiten ODER-Gatters OR 2 über einen zwölften Widerstand R12 der
Basisansdhluß eines in einem dritten Differenzverstärker
enthaltenen sechsten Transistors 7*6 verbunden, wobei der Kollektoranschluß dieses Transistors mit dem
Betriebsspannungsanschluß + Ub und der Emitteranschluß dieses Transistors mit dem Emitteranschluß eines
siebten, ebenfalls im dritten Differenzverstärker enthaltenen Transistors Tl und über einen sechzehnten
Widerstand R 16 mit Bezugspotential vefbunden ist. Mit dem nichtinvertierenden Ausgang des ersten ODER-Gatters
ist über einen dreizehnten Widerstand R13 der
Basisanschlüß eines in einem Vierten Differenzverstärker
enthaltenen achten Transistors 7*8 verbunden, dessen Kollektoranschluß mit dem BetriebsspannungsanschluB
+ Ub und dessen Emitteranschluß dem Emitteranschluß eines neunten, ebenfalls im vierten
Differenzverstärker enthaltenen npn-Transistors 7*9 und außerdem über einen siebzehnten Widerstand R 17
mit Bezugspotential verbunden ist. Die Basisanschlüsse des siebten und des neunten Transistors sind miteinander
und mit dem zweiten Anschluß der Sekundärwicklung des Taktübertragers TL verbunden. Dieser
Anschluß ist außerdem über einen vierzehnten Widerstand R14 mit dem Basisanschluß des sechsten
Transistors 7*6 und über einen fünfzehnten Widerstand R 15 mit dem Basisanschluß des achten Transistors Ti
sowie über einen sechsten Kondensator C6 mit Bezugspotential verbunden. Die Kollektoranschlüsse
des siebten Transistors 7*7 und des neunten Transistors T9 sind miteinander, mit dem Ausgangsanschluß At für
die ternären Signale und über einen achzehnten Widerstand R 18 mit dem Betriebsspannungsanschluß
+ Ub verbunden.
Die Wirkungsweise des Entscheiderteils des Regenerators nach Fig.3 entspricht der der Anordnung nach
Fig. 2, es ist jedoch zu beachten, daß sowohl bei positiven als auch bei negativen Eingangssignalen an
den Anschlüssen DS \. DS2 über den Transistor Γ3 bzw. Γ4 die nachgeschalteten ODER-Gatter angesteuert
werden, sofern die Signalspannung an den Basisanschlüssen des Transistors 7*3 bzw. T4 positiver
als die Referenzspannung am Basisanschluß des Transistors T5 ist. Die Referenzspannung wird dabei
durch den Spannungsabfall am dritten Widerstand ·? 3
erzeugt. Dabei entstehen am Ausgang des ersten ODER-Gatters OR 1 die regenerierten negativen
Eingangsimpulse als nach Minus geschaltete Impulse, während am invertierenden Ausgang des zweiten
ODER-Gatters OR 2 die regenerierten positiven Eingangsimpulse auch als positive Impulse erscheinen.
Die beiden den ODER-Gattern nachgeschalteten Differenzverstärker stellen nun die Verknüpfungsschaltung
für die beiden unipolaren Impulszüge zur Erzeugung eines neuen ternären bzw. pseudoternären
Ausgangsimpulszuges dar. Der Ausgangsimpuls entsteht dabei im Kollektorsummenstrom der beiden
Transistoren 7"7 und 7*8, wobei wegen der Gleichstromfreiheit
der kombinierten Signale am Anschluß At diese über einen Kondensator abgekoppelt und einem
Sendeverstärker in Form einer /l-Endstufe zugeführt
werden können.
Der Bezugspegel für den dritten und den vierten Differenzverstärker ergibt sich als Gleichspannungsmittelwert
aus dem Ausgangssignal des nichtinvertierenden Ausgangs des ersten ODER-Gatters OR 1 und dem
invertierenden Ausgang des zweiten ODER-Gatters OR 2 über die vier gleichgroßen Widerstände RiZ
Ri3. Ri4 und R15. Die Sekundärwicklung des
Taktübertragers TL und damit die Gleichspannung am sechsten Kondensator C6 liegen dadurch exakt in der
230 225/475
Mitte Zwischen dem logischen Null-Pegel, also um 1,2 V
negativer als die Betriebsspannung. Damit wird außerdem sichergestellt, daß die an der Sekundärseite
des Resonanzübertragers TL auftretende sinusförmige Taktschwingung die beiden ODER-Galter symmetrisch
schaltet.
Durch eine geringfügige Verstimmung der Sekundär-
10
seite des Taktüb^rtragers TL in Verbindung mil dem
Kondensator C5 ist eine geringfügige Phasenverschiebung der Taktsignale zu erreichen, die im Hinblick auf
auftretende Laufzeiten zur optimalen Einstellung des Äbtastzeitpunktes des PCM-Signals in dessen Augenmitte
erwünscht ist.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Regenerator für digitale Signale mit wenigstens einem eingangsseitigen Differenzverstärker und
wenigstens einem Gatter zur Verknüpfung der digitalen Signalimpulse mit Taktimpulsen, dadurch
gekennzeichnet, daß ein erster Differenzverstärker mit zwei Verstärkerstufen vorgesehen
ist, bei dem der Eingang der ersten Verstärkerstufe (7*1) mit einer ersten Referenzspannungsquelle
(UrefX), der Eingang der zweiten Verstärkerstufe (T2) mit einem Taktanschluß (T),
der Ausgang der ersten Verstärkerstufe mit dem Betriebsspannungsanschluß (+ Ub) und der Verbindungspunkt
der beiden Verstärkerstufen über einen ersten Widerstand (Ra) mit Masse verbunden ist, daß
ein zweiter Differenzverstärker mit wenigstens zwei Verstärkerstufen vorgesehen ist, bei dem der
Eingane der ersten Verstärkerstufe (T3) mit einem Eingang Jür die digitalen Signale (DS), der Eingang
der zweiten Verstärkerstufe (TA) mit einer zweiten Referenzspannungsquelle (Uref2), der Ausgang der
ersten Verstärkerstufe mit einem ersten Eingang eines ersten ODER-Gatter (OR 1), der Ausgang der
zweiten Verstärkerstufe mit dem Betriebsspannungsanschluß (+ Ub) unu der Verbindungspunkt
der beiden Verstärkerstufen an den Ausgang der zweiten Verstärkerstufe /T2) des ersten Differenzverstärkers
angeschlossen ist, daß der zweite Eingang des ersten ODER-Gatters (OR 1) mit dem
Taktansci.iuß (T), der erste Eingang des ersten ODER-Gatters zrsätzlic' über einen weiteren
Widerstand (RK) trh dem Ausgang des ersten
ODER-Gatters und damit ; .it dem Signalausgang verbunden ist und daß das erste ODER-Gatter mit
dem Betriebsspannungsanschluß (+ Ub) verbunden ist.
2. Regenerator nach Patentanspruch 1, dadurch gekennzeichnet, daß die erste Verstärkerstufe einen
ersten npn-Transistor (Ti) enthält, dessen Basisanschluß
über einen Kondensator (Ca) mit Masse verbunden ist und der über einen aus zwei
Widerständen (Rb. Rc) gebildeten Spannungsteiler eine Basisvorspannung erhält, daß der Basisanschluß
des ersten Transistors (TX) über einen weiteren Widerstand (Rd) m\t dem Basisanschluß eines in der
zweiten Verstärkerstufe des ersten Differenzverstärkers enthaltenen zweiten npn-Transistor (T2)
verbunden ist, dessen Basisanschluß über einen weiteren Kondensator (Cba) mit dem Taktanschluß
(T) verbunden ist und daß die Differenzverstärker in ECL-Technik aufgebaut sind.
3. Regenerator nach Patentansprüchen 1 oder 2. dadurch gekennzeichnet, daß für die Regenerierung
ternärer oder pseudoternärer digitaler Signale der zweite Differenzverstärker eine dritte Verstärkerstufe
(TA) enthält, an deren Ausgang ein zweites getaktetes ODER-Gatter (OR 2) mit einem invertie
renden und einem nichtinvertierenden Ausgang angeschlossen ist und dessen mit der dritten
Verstärkerstufe Verbundener" Signalausgang über einen Widerstand (R 7) mit dem nichtinvertierenden
Ausgang dieses ODEROatters verbunden ist und daß dem Eingang der ersten Verstärkerstufe des
Diffefenzverstärkers die digitalen Signalimpulse der
einen Polarität und dem Eingang der dritten Verstärkerstufe des Differenzverstärkers die digita-
len Signalimputse der anderen Polarität zugeführt werden.
4. Anordnung nach Patentanspruch 3, dadurch gekennzeichnet, daß die Eingangsanschlüsse der
ersten und der dritten Verstärkerstufe des zweiten Differenzverstärkers jeweils getrennt mit den
äußeren Anschlüssen der Sekundärwicklung eines Eingangsübertragers (Tr2) verbunden sind, an
dessen sekundärseitigem Mittelanschluß ein mit dem Betriebsspannungsanschluß verbundener Basisspannungsteiler
angeschlossen ist.
5. Anordnung nach Patentansprüchen 1 bis 4, dadurch gekennzeichnet, daß mit dem nichtinvertierenden
Ausgang des ersten ODER-Gatters (OR 1) die erste Verstärkerstufe (T8) eines dritten Differenzverstärkers
verbunden ist, daß der Ausgangsanschluß dieser Verstärkerstufe mit dem Betriebsspannungsanschluß
(+ Ub) und der Ausgangsanschluß der zweiten Verstärkerstufe dieses Differenzverstärkers
mit einem Ausgang (At) für die ternären Signale verbunden und der Eingangsanschluß dieser
Verstärkersmie mit dem Taktanschiuß verbunden
ist, daß der invertierende Ausgang des zweiten ODER-Gatters (OR 2) mit der ersten Verstärkerstufe
(Tb) eines vierten Differenzverstärkers verbunden ist, daß der Ausgangsanschluß dieser Verstärkerstufe
mit dem Betriebbspannungsanschluß (+ Ub) verbunden ist, daß der Ausgangsanschluß der
zweiten Verstärkerstufe dieses Differenzverstärkers mit dem gemeinsamen Ausgang (At) für die ternären
Signale verbunden ist und der Eingangsanschluß dieser Verstärkerstufe mit dem Taktanschluß (T)
verbunden ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803010535 DE3010535C2 (de) | 1980-03-19 | 1980-03-19 | Regenerator für digitale Signale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803010535 DE3010535C2 (de) | 1980-03-19 | 1980-03-19 | Regenerator für digitale Signale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3010535A1 DE3010535A1 (de) | 1981-09-24 |
DE3010535C2 true DE3010535C2 (de) | 1982-06-24 |
Family
ID=6097671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803010535 Expired DE3010535C2 (de) | 1980-03-19 | 1980-03-19 | Regenerator für digitale Signale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3010535C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3218318A1 (de) * | 1982-05-14 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur erzeugung quaternaerer signale |
DE3310773A1 (de) * | 1983-03-24 | 1984-09-27 | Siemens AG, 1000 Berlin und 8000 München | Regenerator fuer digitale signale hoher schrittgeschwindigkeit |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3137285C2 (de) * | 1981-09-18 | 1986-01-16 | Siemens AG, 1000 Berlin und 8000 München | Umcodierer für quaternäre digitale Signale hoher Schrittgeschwindigkeit |
DE3212188A1 (de) * | 1982-04-01 | 1983-10-06 | Siemens Ag | Schaltungsanordnung zur verstaerkung von elektrischen signalen |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3651421A (en) * | 1970-06-08 | 1972-03-21 | Rca Corp | Gated amplifier |
US3737585A (en) * | 1971-06-16 | 1973-06-05 | Itt | Regenerative pcm line repeater |
FR2420886A1 (fr) * | 1978-03-24 | 1979-10-19 | Telecommunications Sa | Amplificateur de sortie pour systeme de regeneration de signaux numeriques transmis en code ternaire |
-
1980
- 1980-03-19 DE DE19803010535 patent/DE3010535C2/de not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3218318A1 (de) * | 1982-05-14 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur erzeugung quaternaerer signale |
DE3310773A1 (de) * | 1983-03-24 | 1984-09-27 | Siemens AG, 1000 Berlin und 8000 München | Regenerator fuer digitale signale hoher schrittgeschwindigkeit |
Also Published As
Publication number | Publication date |
---|---|
DE3010535A1 (de) | 1981-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2611863C2 (de) | Schaltungsanordnung zur Umsetzung von Signalpegeln | |
EP0111309B1 (de) | CMI-Decoder | |
DE3010535C2 (de) | Regenerator für digitale Signale | |
DE2822835B2 (de) | Schaltungsanordnung zur Eliminierung koinzidenter Impulse | |
DE3030172A1 (de) | Regenerator fuer mehrstufige digitale signale | |
DE60320545T2 (de) | Schnittstelle für digitale kommunikation | |
EP0977406A1 (de) | Schaltungsanordnung zum galvanisch getrennten Übertragen von Digitalsignalen | |
DE1806905C3 (de) | Impulsformerschaltung | |
DE2555260B2 (de) | Treiberschaltung zur Umsetzung der Übergänge eines nichtsymmetrischen Datencode in eine Folge abwechselnd positiver und negativer, je einen Übergang anzeigender Impulse | |
EP0026436B1 (de) | PCM-Regenerator | |
DE2906969C2 (de) | Schaltungsanordnung zur Taktrückgewinnung in Regeneratoren für digitale Signale | |
DE3117927C2 (de) | Anordnung zur Erkennung der längsten von in digitalen Signalen periodisch enthaltenen Folgen von Nullzeichen | |
EP0004008B1 (de) | Schneller Amplitudenentscheider für digitale Signale | |
DE3023833C2 (de) | Regenerator für quaternäre PCM-Signale | |
EP0042621B1 (de) | Regenerator für mehrstufige digitale Signale | |
DE3030115C2 (de) | Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale | |
DE9209246U1 (de) | Anordnung zum Ankoppeln eines Teilnehmers an die Busleitung eines Bussystems, insbesondere für den Einsatz im Bergbau unter Tage | |
DE3131956C2 (de) | Schaltstufe | |
DE2335296C2 (de) | Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von Daten | |
DE1537251C3 (de) | Nach dem Master-Slave-Prinzip arbeitender bistabiler Einphasenverzögerungsmultlvibrator | |
DE2407954C2 (de) | PCM-Regenerator | |
DE2548105C2 (de) | Anordnung zur Impulsregeneration | |
DE2548157C2 (de) | Anordnung zur Impulsregeneration | |
EP0116972B1 (de) | Umschaltbarer Umcodierer | |
DE3337730A1 (de) | Schaltungsanordnung zur uebertragung von impulsen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |