DE3010535A1 - Regenerator fuer digitale signale - Google Patents

Regenerator fuer digitale signale

Info

Publication number
DE3010535A1
DE3010535A1 DE19803010535 DE3010535A DE3010535A1 DE 3010535 A1 DE3010535 A1 DE 3010535A1 DE 19803010535 DE19803010535 DE 19803010535 DE 3010535 A DE3010535 A DE 3010535A DE 3010535 A1 DE3010535 A1 DE 3010535A1
Authority
DE
Germany
Prior art keywords
input
output
amplifier
connection
amplifier stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803010535
Other languages
English (en)
Other versions
DE3010535C2 (de
Inventor
Gerhard Dipl.-Ing. 8905 Mering Thanhäuser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803010535 priority Critical patent/DE3010535C2/de
Publication of DE3010535A1 publication Critical patent/DE3010535A1/de
Application granted granted Critical
Publication of DE3010535C2 publication Critical patent/DE3010535C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20Repeater circuits; Relay circuits
    • H04L25/24Relay circuits using discharge tubes or semiconductor devices
    • H04L25/242Relay circuits using discharge tubes or semiconductor devices with retiming
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/02Shaping pulses by amplifying

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Description

  • Regenerator für digitale Signale
  • Die Erfindung betrifft einen Regenerator für digitale Signale mit wenigstens einem eingangsseitigen Differenzverstärker und wenigstens einem Gatter zur Verknüpfung der digitalen Signalimpulse mit Taktimpulsen.
  • Übertragungsstrecken für digitale Signale enthalten in bestimmten Abständen in die Ubertragungsstrecke eingefügte Zwischenregeneratoren, die jeweils einen Regenerator für die eine Ubertragungsrichtung und einen Regenerator für die Gegenrichtung enthalten. Jeder dieser Regeneratoren enthält einen unmittelbar mit dem Leitungsabschluß verbundenen Entzerrer, dessen Frequenzgang den Kabelfrequenzgang weitgehend aufhebt und der zusätzlich eine Verstärkung der empfangenen Signale bewirkt. An den Entzerrerausgang schließt sich der eigentliche Regenerator für digitale Signale an; eine bekannte Prinzipschaltung ist in der Fig. 1 dargestellt.
  • In der Fig. 1 sind mit DS1 und DS2 die beiden Eingangsanschlüsse bezeichnet, die mit entsprechenden Ausgangsanschlüssen des Entzerrers verbunden sind und über die die digitalen Signale zum Eingangsübertrager Tr1 gelangen. Dieser übertrager hat eine mittelangezapfte Sekundärwicklung, wobei mit den beiden äußeren Anschlüssen dieser Sekundärwicklung Je ein Eingangsanschluß eines ersten und eines zweiten Amplitudenkomparators KOl, K02 verbunden ist. Mit dem Mittelanschluß der Sekundärwicklung des Eingangsübertragers und mit weiteren Eingangsanschlüssen der Amplitudenkomparatoren ist eine Vorspannungsquelle verbunden. Durch diesen Schaltungsaufbau werden empfangene Impulse unterschiedlicher Polarität in zwei unipolare Impulszüge aufgeteilt, die anschließend jeweils für sich amplituden-und zeitregeneriert werden. Von den Ausgängen der beiden Komparatoren werden die Impulszüge deshalb voneinander getrennt den Eingängen zweier getakteter Flipflops FF1, FF2 zugeführt und in diesen für eine volle Taktperiode abgespeichert. Mit den Ausgängen der beiden Flipflops sind wiederum jeweils getrennt die Eingänge zweier getakteter UND-Gatter UNDI, UND2 verbunden, die bei Zuführung eines symmetrischen und wenigstens nahezu rechteckförmigen Taktes Ausgangsimpulse mit einer Länge entsprechend der halben Taktperiode abgeben. Damit sind an den Ausgängen der beiden UND-Gatter die beiden unipolaren Impulszüge für die weitere Verarbeitung beispielsweise in einem Sendeverstärker oder einer Schnittstellenschaltung abnehmbar.
  • Aus der US-PS 3 737 585, insbesondere deren Fig. 1 und zugehörige Beschreibung ist auch eine Anordnung bekannt, bei der zwischen den Amplitudenkomparatoren und RS-Flipflops die beiden UND-Gatter angeordnet sind.
  • Der Aufbau derartiger Regeneratorschaltungen erfolgt ab einer bestimmten Bitrate zweckmäßigerweise in ECL-Technik. Bekanntlich steigt der Strombedarf bei Verwendung der emittergekoppelten Logik für höhere Schaltgeschwindigkeiten stark an. Im Hinblick auf die begrenzte Fernspeiseleistung können sich deshalb in digitalen Systemen mit hohen Ubertragungsgeschwindigkeften Schwierigkeiten hinsichtlich der Fernspeiseversorgung der einzelnen Zwischenregeneratoren ergeben.
  • Die Aufgabe der Erfindung besteht also darin, einen Regenerator der eingangs erwähnten Art zu finden, der auch bei höheren Bitraten, die weit über 10 Mbit/s liegen, einsetzbar ist und nur einen geringen Stromverbrauch aufweist.
  • Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein erster Differenzverstärker mit zwei Verstärkerstufen vorgesehen ist, bei dem der Eingang der ersten Verstärkerstufe mit einer ersten Referenzspannungsquelle, der Eingang der zweiten Verstärkerstufe mit einem Taktanschluß, der Ausgang der ersten Verstärkerstufe mit dem Betriebsspannungsanschluß und der Verbindungspunkt der beiden Verstärkerstufen über einen ersten Widerstand mit Masse verbunden ist, daß ein zweiter Differenzverstärker mit wenigstens zwei Verstärkerstufen vorgesehen ist, bei dem der Eingang der ersten Verstärkerstufe mit einem Eingang für die digitalen Signale, der Eingang der zweiten Verstärkerstufe mit einer zweiten Referenzspannungsquelle, der Ausgang der ersten Verstärkerstufe mit einem ersten Eingang eines ersten ODER-Gatters, der Ausgang der zweiten Verstärkerstufe mit dem Betriebsspannungsanschluß und der Verbindungspunkt der beiden Verstärkerstufen an den Ausgang der zweiten Verstärkerstufe des ersten Differenzverstärkers angeschlossen ist, daß der zweite Eingang des ersten ODER-Gatters mit dem Taktanschluß, der erste Eingang des ersten ODER-Gatters zusätzlich über einen weiteren Widerstand mit dem Ausgang des ersten ODER-Gatters und damit mit dem Signalausgang verbunden ist und daß das erste ODER-Gatter mit dem Betriebsspannungsanschluß verbunden ist. Die erfindungsgemäße Lösung verzichtet in vorteilhafter Weise auf die Verwendung von Flipflops und bietet dadurch neben der hohen Schaltgeschwindigkeit und dem geringen Stromverbrauch auch die Möglichkeit der besonders einfachen Herstellung in vollintegrierter Technik.
  • FUr die Regenerierung unipolarer digitaler Signale ist eine erste Variante der Erfindung zweckmäßig, bei der die erste Verstärkerstufe einen ersten npn-Transistor enthält, dessen Basisanschluß Uber einen Kondensator mit Masse verbunden ist und der über einen aus zwei Widerständen gebildeten Spannungsteiler eine Basisvorspannung enthält, daß der Basisanschluß des ersten npn-Transistors über einen weiteren Widerstand mit dem Basisanschluß eines in der zweiten Verstärkerstufe des ersten Differenzverstärkers enthaltenen zweiten npn-Transistors verbunden ist, dessen Basisanschluß über einen weiteren Kondensator mit dem Taktanschluß verbunden ist und daß die Differenzverstärker in ECL-Technik aufgebaut sind.
  • Eine bevorzugte Weiterbildung der Erfindung ergibt sich dadurch, daß für die Regenerierung ternärer oder pseudoternärer digitaler Signale der zweite Differenzverstarker eine dritte Verstärkerstufe enthält, an deren Ausgang ein zweites getaktetes ODER-Gatter mit einem invertierenden und einem nichtinvertierenden Ausgang angeschlossen ist und dessen mit der dritten Verstärkerstufe verbundener Signalausgang über einen Widerstand mit dem nichtinvertierenden Ausgang dieses ODER-Gatters verbunden ist und daß dem Eingang der ersten Verstärkerstufe des Differenzverstärkers die digitalen Signalimpulse der einen Polarität und dem Eingang der dritten Verstärkerstufe des Differenzverstärkers die digitalen Signalimpulse der anderen Polarität zugeführt werden.
  • Weitere bevorzugte Varianten des erfindungsgemäßen Regenerators sind in den Patentansprüchen 4 und 5 beschrieben.
  • Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden.
  • In der Zeichnung zeigt Fig. 1 das Prinzipschaltbild eines Regenerators nach dem Stande der Technik, Fig. 2 das Prinzipschaltbild eines erfindungsgemäßen Regenerators für unipolare digitale Signale und Fig. 3 ein detailliertes Schaltbild eines Regenerators für ternäre oder pseudoternäre digitale Signale.
  • Die Fig. 1 ist bei der Besprechung des Standes der Technik bereits so weitgehend erläutert worden, daß an dieser Stelle auf weitere Ausführungen verzichtet wird.
  • Die Anordnung entsprechend Fig. 2 besteht im Prinzip aus zwei in Kaskade geschalteten Differenzverstarkern, an die sich ein ODER-Gatter OR anschließt. Beide Differenzverstärker sind in emittergekoppelter Technik mittels npn-Transistoren aufgebaut. Die erste Verstärkerstufe des ersten Differenzverstärkers enthält den ersten Transistor T1, dessen Emitteranschluß mit dem Emitteranschluß des die zweite Verstärkerstufe bildenden zweiten Transistors T2 und über einen Widerstand Ra mit Masse verbunden ist. Die Basisanschlüsse beider Transistoren sind über einen Koppelwiderstand Rd miteinander verbunden, wahrend die Vorspannung für beide Transistoren und damit die Referenzspannung Uref1 des ersten Differenzverstärkers durch einen aus den Widerständen Rb und Rc gebildeten und mit dem Basisanschluß von T1 verbundenen Spannungsteiler erzeugt wird. Der Basisanschluß des ersten Transistors T1 ist außerdem über einen Ableitkondensator Ca mit Masse verbunden, damit die über den Kondensator Cb an den Basisanschluß des zweiten Transistors gelangenden Taktimpulse in der ersten Verstärkerstufe nicht wirksam werden. Der Basisanschluß des zweiten Transistors T2 ist über einen weiteren Kondensator Cb mit einem Anschluß TE für ein Taktsignal verbunden.
  • Während der Kollektoranschluß des ersten Transistors T1 mit dem Betriebsspannungsanschluß Ub verbunden ist, ist an den Kollektoranschluß des zweiten Transistors T2 der gemeinsame Verbindungspunkt des zweiten Differenzverstärkers angeschaltet. Die erste Verstärkerstufe dieses Differenzverstärkers enthält den dritten Transistor T3, dessen Basisanschluß mit dem Anschluß DS für die digitalen Signale und dessen Emitteranschluß über den gemeinsamen Verbindungspunkt mit dem Emitteranschluß des die zweite Verstärkerstufe dieses Differenzverstärkers bildenden vierten Transistors T4 verbunden ist. Der Basisanschluß des vierten Transistors ist mit einer Quelle Uref2 für die zweite Referenzspannung verbinden. Der Kollektoranschluß dieses Transistors T4 ist direkt an den Betriebsspannungsanschluß Ub angeschlossen, der Kollektoranschluß des dritten Transistors T3 ist mit dem einen Anschluß eines Koppelwiderstandes Rk und dem einen Eingang eines ODER-Gatters OR verbunden. Der andere Eingangsanschluß dieses Gatters ist mit dem Takteingang TE verbunden, während der Ausgangsanschluß dieses Gatters mit dem anderen Anschluß des Koppelwiderstandes RK und mit dem Ausgang A verbunden ist; das ODER-Gatter R ist außerdem mit dem Betriebsspannungsanschluß Ub verbunden.
  • Zur Erläuterung der Wirkungsweise der Anordnung nach Fig. 2 sei zunächst angenommen, daß am Takteingang TE und damit am zweiten Transistor T2 und am ODER-Gatter OR eine positive Takthalbwelle anliegt. In diesem Falle sind das ODER-Gatter, der Transistor T2 und auch der aus den Transistoren T3 und T4 gebildete Differenzverstärker leitend.
  • Liegt gleichzeitig ein positiver Eingangsimpuls am Basisanschluß des dritten Transistors T3, so daß dessen Eingangsspannung die zweite Referenzspannung am Basis- anschluß des Transistors T4 überschreitet, dann fuhrt der Transistor T3 Strom. Bis zum Ende der positiven Takthalbwelle ist der Ausgang des ODER-Gatters OR auf dem Pegel logisch Eins. Beim Umschalten des Taktes, also beim Auftreten der fallenden Taktflanke, wird durch den Spannungsabfall des Kollektorstroms des Transistors T3 am Koppelwiderstand Rk der damit verbundene Eingang des ODER-Gatters auf den logischen Nullpegel geschaltet, so daß, da gleichzeitig am Takteingang des ODER-Gatters der Pegel logisch Null anliegt, der Ausgangspegel des ODER-Gatters für eine halbe Taktperiode den Wert für logisch Null annimmt.
  • War dagegen der Transistor T3 zum Zeitpunkt der fallenden Taktflanke ausgeschaltet, also dessen Kollektorstrom auf einem minimalen Wert, so verbleibt das Gatter während der negativen Takthalbwelle auf dem logischen Eins-Pegel. Durch die negative Takthalbwelle wird gleichzeitig der aus den Transistoren T1 und T2 gebildete untere Differenzverstärker umgeschaltet, so daß nunmehr der erste Transistor T1 Strom führt und der mit dem Transistor T2 verbundene obere Differenzverstärker abgeschaltet wird. Ein Informationswechsel oder auch eine Störspannung am Eingang DS bleibt also während der negativen Takthalbwelle unwirksam. Am Ausgang A der Anordnung nach Fig. 2 wird also immer dann ein negativer Impuls mit halber Taktperiodendauer erzeugt, wenn zum Zeitpunkt der fallenden Taktflanke die Spannung am Eingang DS für die digitalen Signale über der zweiten Referenzspannung liegt.
  • Die Wahl-der Arbeitspunkte der Transistoren erfolgt so, daß bei keinem Betriebszustand eine Sättigung dieser Transistoren eintreten kann. Nach der fallenden Taktflanke erfolgt aufgrund der endlichen Schaltgesedwindigkeit des Transistors T2 ein verzögertes Abschalten dieses Transistors und damit des oberen Differenzverstärkers. Diese Verzögerung ist aber erwünscht, da der über den Koppelwiderstand Rk bewirkte Rückkopplungsvorgang am ODER-Gatter ebenfalls erst nach der Durchlaufzeit der Impulse durch das Gatter wirksam wird.
  • Der in der Fig. 3 detailliert dargestellte Regenerator für pseudoternäre und ternäre digitale Signale enthält die bereits in der Fig. 2 dargestellte Kombination aus zwei Differenzverstärkern mit nachgeschaltetem ODER-Gatter, die jedoch durch eine dritte Verstärkerstufe im zweiten Differenzverstärker und ein weiteres ODER-Gatter ergänzt ist. Die ternären bzw. pseudoternären Signale werden dadurch ähnlich wie in der Fig. 1 in zwei unipolare Impulszüge aufgeteilt, die an den Ausgängen der beiden ODER-Gatter anstehen. In der Fig. 3 ist nun zusätzlich eine Verknüpfungsschaltung gezeigt, die die beiden unipolaren Impulszüge zu einem neuen, regeneierten bipolaren Impulszug kombiniert.
  • Mit den Eingangsanschlüssen DS1 und DS2 für die digitalen Signale, die an Entzerrerausgänge angeschlossen sind, ist beim Regenerator nach der Fig. 3 ein zweiter Eingangsübertrager mit einer mittelangezapften Sekundärwicklung verbunden.
  • Mit der Mittelanzapfung der Sekundärwicklung ist ein Anschluß eines Basisspannungsteilers verbunden, der seinerseits die Kombination dreier Spannungsteiler darstellt. Der erste Spannungsteiler besteht aus dem ersten und dem zweiten Widerstand R7, R2 und erzeugt die Basisvorspannung für den ersten Differenzverstärker mit dem ersten und dem zweiten npn-Transistor Tl und T2.
  • Der zweite Basisspannungsteiler besteht aus dem dritten Widerstand R3 und dem ersten Basisspannungsteiler, er erzeugt die Basisvorspannung für die mit den äußeren Sekundärwicklungsanschlüssen des Eingangsübertragers verbundenen Transistoren T3 und T4. Der Speisepunkt des zweiten Basisspannungsteilers ist außerdem über einen ersten Kondensator Cl mit Masse verbunden. Der dritte Basisspannungsteiler besteht aus dem mit dem Betriebsspannungsanschluß verbundenen sechsten Widerstand R6, an dessen Speisepunkt der Basisanschluß des Transistors T5 und der andere Anschluß des dritten Widerstandes R3 sowie ein dritter, gegen Bezugspotential geschalteter Kondensator C3 angeschlossen sind.
  • Durch den ersten und den dritten Basisspannungsteiler wird gleichzeitig die erste bzw. zweite Referenzspannung erzeugt.
  • Der Basisanschluß des Transistors T2 ist über einen vierten Kondensator C4 mit einem Taktübertrager TL und außerdem mit dem einen Anschluß eines vierten Widerstandes R4 verbunden, dessen anderer Anschluß über einen zweiten Kondensator C2 mit Masse und außerdem mit dem Speisepunkt des ersten Basisspannungsteilers verbunden ist.
  • Die Emitteranschlüsse des ersten und des zweiten Transistors T1, T2 sind über einen fünften Widerstand R5 mit Bezugspotential verbunden, so daß sich der erste emittergekoppelte Differenzverstärker ergibt. Während der Kollektoranschluß des ersten Transistors T1 mit dem Betriebsspannungsanschluß Ub verbunden ist, ist der Kollektoranschluß des zweiten Transistors T2 mit dem gemeinsamen Verbindungspunkt des zweiten Differenzverstärkers verbunden, der durch die mit ihren Emitteranschlüssen verbundenen Transistoren T3, T4 und T5 gebildet wird. Der Kollektoranschluß des fünften Transistors T5 ist mit dem Betriebsspannungsanschluß +Ub verbunden, die Kollektoranschlüsse der Transistoren T3 und T4 sind jeweils getrennt mit einem Eingang eines ersten bzw. zweiten ODER-Gatters ORl, OR2 verbunden, diese ODER-Gatter sind in bekannter Weise in ECL-Technik ausgeführt. Der Signaleingang dieser ODER-Gatter ist zusätzlich über einen siebten bzw. achten Widerstand R7, R8 als Rückkopplungswiderstand mit einem nichtinvertierenden Ausgang des jeweiligen Gatters verbunden. Die zweiten Eingänge der beiden ODER-Gatter stellen die Takteingänge dar, sie sind mit dem einen Anschluß der Sekundärwicklung eines Resonanzübertragers TL für das Taktsignal verbunden, wobei der Resonanzschwingkreis durch die Sekundärwicklung und einen parallelgeschalteten fünften Kondensator C5 gebildet wird. Die Ausgangsstufen der beiden ODER-Gatter OR1, OR2 sind als Emitterfolger ohne Emitterwiderstand ausgeführt, deshalb ist der invertierende Ausgang des zweiten ODER-Gatters OR2 über einen neunten Widerstand R9, der nichtinvertierende Ausgang dieses ODER-Gatters über einen zehnten Widerstand RIO und der nichtinvertierende Ausgang des ersten ODER-Gatters OR1 über einen elften Widerstand R11 mit Bezugspotential verbunden. Die beiden ODER-Gatter sind zusätzlich noch mit dem Betriebsspannungsanschluß Ub verbunden, wobei der positive Logflkpegel etwa 0,8 B und der negative Logikpegel 1,6 V unter der Betriebsspannung liegt.
  • In der Verknüpfungsschaltung für die beiden von den ODER-Gattern abgegebenen unipolaren Impulszüge ist mit dem invertierenden Ausgang des zweiten ODER-Gatters 0R2 über einen zwölften Widerstand R12 der Basisanschluß eines in einem dritten Differenzverstärker enthaltenen sechsten Transistors T6 verbunden, wobei der Kollektoranschluß dieses Transistors mit dem Betriebsspannungsanschluß Ub und der Emitteranschluß dieses Transistors mit dem Emitteranschluß eines siebten, ebenfalls im dritten Differenzverstärker enthaltenen Transistors T7 und über einen sechzehnten Widerstand R16 mit Bezugspotential verbunden ist. Mit dem nichtinvertierenden Ausgang des ersten ODER-Gatters ist über einen dreizehnten Widerstand R13 der Basisanschluß eines in einem vierten Differenzverstärker enthaltenen achten Transistors T8 verbunden, dessen Kollektoranschluß mit dem Betriebsspannungsanschluß Ub und dessen Emitteranschluß dem Emitteranschluß eines neunten, ebenfalls im vierten Differenzverstärker enthaltenen npn-Transistors T9 und außerdem über einen siebzehnten Widerstand R17 mit Bezugspotential verbunden ist. Die Basisanschlüsse des siebten und des neunten Transistors sind miteinander und mit dem zweiten Anschluß der Sekundärwicklung des Taktübertragers TL verbunden. Dieser Anschluß ist außerdem über einen vierzehnten Widerstand R14 mit dem Basisanschluß des sechsten Transistors T6 und über einen fünfzehnten Widerstand R15 mit dem Basisanschluß des achten Transistors T8 sowie über einen sechsten Kondensator C6 mit Bezugspotential verbunden. Die Kollektoranschlüsse des siebten Transistors T7 und des neunten Transistors T9 sind miteinander, mit dem Ausgangsanschluß At für die ternären Signale und über einen achzehnten Widerstand R18 mit dem Betriebsspannungsanschluß +Ub verbunden.
  • Die Wirkungsweise des Entscheiderteils des Regenerators nach Fig. 3 entspricht der der Anordnung nach Fig. 2, es ist jedoch zu beachten, daß sowohl bei positiven als auch bei negativen Eingangssignalen an den Anschlossen DS1, DS2 über den Transistor T3 bzw. T4 die nachgeschalteten ODER-Gatter angesteuert werden, sofern die Signalspannung an den Basisanschlüssen des Transistors T3 bzw. T4 positiver als die Referenzspannung am Basisanschluß des Transistors T5 ist. Die Referenzspannung wird dabei durch den Spannungsabfall am dritten Widerstand R3 erzeugt. Dabei entstehen am Ausgang des ersten ODER-Gatters OR1 die regenerierten negativen Eingangsimpulse als nach Minus geschaltete Impulse, während am invertierenden Ausgang des zweiten ODER-Gatters OR2 die regenerierten positiven Eingangs impulse auch als positive Impulse erscheinen. Die beiden den ODER-Gattern nachgeschalteten Differenzverstärker stellen nun die Verknüpfungsschaltung für die beiden unipolaren Impuls züge zur Erzeugung eines neuen ternären bzw. pseudoternären Ausgangsimpulszuges dar. Der Ausgangsimpulszug entsteht dabei im Kollektorsummenstrom der beiden Transistoren T7 und T8, wobei wegen der Gleichstromfreiheit der kombinierten Signale am Anschluß At diese über einen Kondensator abgekoppelt und einem Sendeverstärker in Form einer A-Endstufe zugeführt werden können.
  • Der Bezugspegel für den dritten und den vierten Differenzverstärker ergibt sich als Gleichspannungsmittelwert aus dem Ausgangssignal des nichtinvertierenden Ausgangs des ersten ODER-Gatters OR1 und dem invertierenden Ausgang des zweiten ODER-Gatters OR2 über die vier gleichgroßen Widerstände R12, R13, R14 und R15.
  • Die Sekundärwicklung des Taktübertragers TL und damit die Gleichspannung am sechsten Kondensator C6 liegen dadurch exakt in der Mitte zwischen dem logischen Null-Pegel, also um 1,2 V negativer als die Betriesspannung.
  • Damit wird außerdem sichergestellt, daß die an der Sekundärseite des Resonanzübertragers TL auftretende sinusförmige Taktschwingung die beiden ODER-Gatter symmmetrisch schaltet.
  • Durch eine geringfügige Verstimmung der Sakundärseite des Taktübertragers TL in Verbindung mit dem Kondensator C5 ist eine geringfügige Phasenverschiebung des Taktsignale zu erreichen, die im Hinblick auf auftretende Laufzeiten zur optimalen Einstellung des Abtastzeitpunktes des PCM-Signals in dessen Augenmitte erwünscht ist.
  • 5 Patentansprüche, 3 Figuren

Claims (5)

  1. Patentansrüche 1. Regenerator für digitale Signale mit wenigstens einem eingangsseitigen Differenzverstärker und wenigstens einem Gatter zur Verknüpfung der digitalen Signalimpulse mit Taktimpulsen, d a d u r c h g e -k e n n z e i c h n e t , daß ein erster Differenzverstärker mit zwei Verstärkerstufen vorgesehen ist, bei dem der Eingang der ersten Verstärkerstufe (T1) mit einer ersten Referenzspannungsquelle (Urefi), der Eingang der zweiten Verstärkerstufe (T2) mit einem Taktanschluß (T), der Ausgang der ersten Verstärkerstufe mit dem Betriebsspannungsanschluß (+Ub) und der Verb in dungspunkt der beiden Verstärkerstufen über einen ersten Widerstand (Ra) mit Masse verbunden ist, daß ein zweiter Differenzverstärker mit wenigstens zwei Verstärkerstufen vorgesehen ist, bei dem der Eingang der ersten Verstärkerstufe (T3) mit einem Eingang für die digitalen Signale (DS), der Eingang der zweiten Verstärkerstufe (T4) mit einer zweiten Referenzspannungsquelle (Uref2), der Ausgang der ersten Verstärkerstufe mit einem ersten Eingang eines ersten ODER-Gatter (ort), der Ausgang der zweiten Verstärkerstufe mit dem Betriebs.qpannungsanschluß (+Ub) und der Verbindungspunkt der beiden Verstärkerstufen an den Ausgang der zweiten Verstärkerstufe (T2) des ersten Differenzverstärkers angeschlossen ist, daß der zweite Eingang des ersten ODER-Gatters (OR1) mit dem Taktanschluß (T), der erste Eingang des ersten ODER-Gatters zusätzlich über einen weiteren Widerstand (RK) mit dem Ausgang des ersten ODER-Gatters und damit mit dem Signalausgang verbunden ist und daß das erste ODER-Gatter mit dem Betriebsspannungsanschluß (+Ub) verbunden ist.
  2. 2. Regenerator nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die erste Verstär- kerstufe einen ersten npn-Transistor (T1) enthält, dessen Basisanschluß über einen Kondensator (Ca) mit Masse verbunden ist und der über einen aus zwei Widerständen (Rb, Rc) gebildeten Spannungsteiler eine Basisvorspannung erhält, daß der Basisanschluß des ersten npn-Transistors (T1) über einen weiteren Widerstand (Rd) mit dem Basisanschluß eines in der zweiten Verstärkerstufe des ersten Differenzverstärkers enthaltenen zweiten npn-Transistors (T2) verbunden ist, dessen Basisanschluß über einen weiteren Kondensator (Cba) mit dem Taktanschluß (T) verbunden ist und daß die Differenzverstärker in SCL,Technik aufgebaut sind.
  3. 3. Regenerator nach Patentansprüchen 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t , daß für die Regenerierung ternärer oder pseudoternärer digitaler Signale der zweite Differenzverstärker eine dritte Verstärkerstufe (T4) enthält, an deren Ausgang ein zweites getaktetes ODER-Gatter (OR2) mit einem invertierenden und einem nichtinvertierenden Ausgang angeschlossen ist und dessen mit der dritten Verstärkerstufe verbundener Signalausgang über einen Widerstand (R7) mit dem nichtinvertierenden Ausgang dieses ODER-Gatters verbunden ist und daß dem Eingang der ersten Verstärkerstufe des Differenzverstärkers die digitalen Signalimpulse der einen Polarität und dem Eingang der dritten Verstärkerstufe des Differenzverstärkers die digitalen Signalimpulse der anderen Polarität zugeführt werden.
  4. 4. Anordnung nach Patentanspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die Eingangsanschlüsse der ersten und der dritten Verstärkerstufe des zweiten Differenzverstärkers jeweils getrennt mit den äußeren Anschlüssen der Sekundärwicklung eines Eingangsübertragers (Tr2) verbunden sind, an dessen sekundärseiti- gem Mittelanschluß ein mit dem Betriebsspannungsanschluß verbundener Basisspannungsteiler angeschlossen ist.
  5. 5. Anordnung nach Patentansprüchen 1 bis 4, d a -d u r c h g e k e n n z e i c h n e t , daß mit dem nichtinvertierenden Ausgang des ersten ODER-Gatters (OR1) die erste Verstärkerstufe (T8) eines dritten Differenzverstärkers verbunden ist, daß der Ausgangsanschluß dieser Verstärkerstufe mit dem Betriebsspannungsanschluß (+Ub) und der Ausgangsanschluß der zweiten Verstärkerstufe dieses Differenzverstärkers mit einem Ausgang (At) für die ternären Signale verbunden und der Eingangsanschluß dieser Verstärkerstufe mit dem Taktanschluß verbunden ist, daß der invertierende Ausgang des zweiten ODER-Gatters (OR2) mit der ersten Verstärkerstufe (T6) eines vierten Differenzverstärkers verbunden ist, daß der Ausgangsanschluß dieser Verstärkerstufe mit dem Betriebaspannungsanschluß (+Ub) verbunden ist, daß der Ausgangsanschluß der zweiten Verstärkerstufe dieses Differenzverstärkers mit dem gemeinsamen Ausgang (At) für die ternären Signale verbunden ist und der Eingangsanschluß dieser Verstärkerstufe mit dem Taktanschluß (T) verbunden ist.
DE19803010535 1980-03-19 1980-03-19 Regenerator für digitale Signale Expired DE3010535C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803010535 DE3010535C2 (de) 1980-03-19 1980-03-19 Regenerator für digitale Signale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803010535 DE3010535C2 (de) 1980-03-19 1980-03-19 Regenerator für digitale Signale

Publications (2)

Publication Number Publication Date
DE3010535A1 true DE3010535A1 (de) 1981-09-24
DE3010535C2 DE3010535C2 (de) 1982-06-24

Family

ID=6097671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803010535 Expired DE3010535C2 (de) 1980-03-19 1980-03-19 Regenerator für digitale Signale

Country Status (1)

Country Link
DE (1) DE3010535C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3137285A1 (de) * 1981-09-18 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Umcodierer fuer quaternaere digitale signale hoher schrittgeschwindigkeit
EP0091062A1 (de) * 1982-04-01 1983-10-12 Siemens Aktiengesellschaft Schaltungsanordnung zur Verstärkung von elektrischen Signalen

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3218318A1 (de) * 1982-05-14 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Anordnung zur erzeugung quaternaerer signale
DE3310773A1 (de) * 1983-03-24 1984-09-27 Siemens AG, 1000 Berlin und 8000 München Regenerator fuer digitale signale hoher schrittgeschwindigkeit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651421A (en) * 1970-06-08 1972-03-21 Rca Corp Gated amplifier
US3737585A (en) * 1971-06-16 1973-06-05 Itt Regenerative pcm line repeater
DE2911012A1 (de) * 1978-03-24 1979-10-04 Telecommunications Sa Ausgangsverstaerker fuer ein system zur regenerierung von numerischen signalen, die nach dem ternaercode uebertragen werden

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651421A (en) * 1970-06-08 1972-03-21 Rca Corp Gated amplifier
US3737585A (en) * 1971-06-16 1973-06-05 Itt Regenerative pcm line repeater
DE2911012A1 (de) * 1978-03-24 1979-10-04 Telecommunications Sa Ausgangsverstaerker fuer ein system zur regenerierung von numerischen signalen, die nach dem ternaercode uebertragen werden

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3137285A1 (de) * 1981-09-18 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Umcodierer fuer quaternaere digitale signale hoher schrittgeschwindigkeit
EP0091062A1 (de) * 1982-04-01 1983-10-12 Siemens Aktiengesellschaft Schaltungsanordnung zur Verstärkung von elektrischen Signalen
US4533878A (en) * 1982-04-01 1985-08-06 Siemens Aktiengesellschaft Amplifier comprising ECL logic gate biased by another ECL logic gate

Also Published As

Publication number Publication date
DE3010535C2 (de) 1982-06-24

Similar Documents

Publication Publication Date Title
EP0111309B1 (de) CMI-Decoder
DE3030172A1 (de) Regenerator fuer mehrstufige digitale signale
DE3010535A1 (de) Regenerator fuer digitale signale
DE2822835B2 (de) Schaltungsanordnung zur Eliminierung koinzidenter Impulse
DE2315808B2 (de) Synchronsignal-abtrennschaltung
DE60320545T2 (de) Schnittstelle für digitale kommunikation
DE2555260C3 (de) Treiberschaltung zur Umsetzung der Übergänge eines nichtsymmetrischen Datencode in eine Folge abwechselnd positiver und negativer, je einen Übergang anzeigender Impulse
DE1806905C3 (de) Impulsformerschaltung
EP0039501A1 (de) Sendeverstärker für ferngespeiste Zwischenregeneratoren
DE2906969C2 (de) Schaltungsanordnung zur Taktrückgewinnung in Regeneratoren für digitale Signale
EP0026436B1 (de) PCM-Regenerator
DE3023833C2 (de) Regenerator für quaternäre PCM-Signale
DE3117927C2 (de) Anordnung zur Erkennung der längsten von in digitalen Signalen periodisch enthaltenen Folgen von Nullzeichen
DE3245438A1 (de) Frequenzsensitive phasenregelschleife
EP0042621B1 (de) Regenerator für mehrstufige digitale Signale
DE1537251C3 (de) Nach dem Master-Slave-Prinzip arbeitender bistabiler Einphasenverzögerungsmultlvibrator
DE1169514B (de) Grundschaltungen zur logischen Verknuepfung und Speicherung von Informationen
DE2646501C3 (de) Pegelumschalter mit Schaltdioden in symmetrischer Anordnung
DE1474281C (de) Wiedergabe Schaltungsanordnung fur ein Magnetbandgerat mit rotieren den Magnetkopfen
EP0035674A1 (de) Umschaltbare freilaufende Verwürfler- und Entwürfleranordnung (Scrambler und Descrambler)
DE3030115C2 (de) Differenzverstärkeranordnung als Schwellenwertschalter für digitale Signale
DE1279733B (de) Mehrfachstabile Schaltungsanordnung
DE4324854C1 (de) Ausgangsstufe für digitale Stromschalter
DE3043921A1 (de) Schaltung zur breitbandigen detektion der amplitudenmaxima von signalen
EP0087153A1 (de) Digitalsignal-Multiplexer für hohe Datenraten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8339 Ceased/non-payment of the annual fee