DE1537251C3 - Nach dem Master-Slave-Prinzip arbeitender bistabiler Einphasenverzögerungsmultlvibrator - Google Patents

Description

Die Erfindung betrifft einen nach dem Master-Slave-Prinzip arbeitenden bistabilen Einphasenverzögerungsmultivibrator (D-Flip-Flop) mit einem Logikinformationseingang und zwei komplementären Logikausgängen, mit je einem Takt-, Voreinstell- und Rückstelleingang, wobei bei Anlegen eines Taktsignals eines ersten Logikpegels der Masterteil in einem festen, von Änderungen am Informationseingang unabhängigen Leitungszustand gehalten wird, während der Slaveteil für eine Umschaltung seines Leitungszustandes vorbereitet wird, daß bei Übergang des binären Taktsignals auf einen zweiten Logikpegel der Leitungszustand des Slaveteils von Änderungen seiner Eingänge unabhängig festgehalten wird, während der Masterteil zur Übernahme der an seinem Informationseingang anstehenden Logikinformation vorbereitet wird.

In der Rechnertechnik sind Flip-Flop-Schaltungen, die mit Stromübernahme nach dem Master-Slave-Prinzip arbeiten, bekannt. Es sind auch derartige Flip-Flop-Schaltungen bekanntgeworden, welche taktgesteuert sind und verzögert arbeiten. Nicht bekanntgeworden sind bisher jedoch derartige Schaltungen, die das schnell arbeitende Stromübernahmeprinzip bei einem einseitig festgelegten (single ended) Master-Slave-Flip-Flop benutzen, ohne daß Speicherelemente wie Kondensatoren oder eine Master-Slave-Rückkopplung erforderlich wären, die sich asynchron voreinstellen und rückstellen ließen.

Die Aufgabe der Erfindung ist es daher, einen neuen, sehr schnell arbeitenden Master-Slave-Verzögerungs-

3 4

Flip-Flop zu schaffen, der in monolithisch integrierter der Master-Takttransistor mit dem ersten und zweiten

Schaltung aufgebaut ist. Der neue Flip-Flop soll keine Haltetransistor des Masterteils zur Steuerung von

Kapazitäten oder andere Ladungsspeicherelemente und dessen Leitungszustand verbunden ist und daß ein

keine Rückkopplung vom Master- zum Slaveteil Master-Steuertransistor in Differenzschaltung mit

erfordern und sich asynchron voreinstellen und 5 einem zweiten Master-Bezugstransistor verbunden ist

rückstellen lassen. Weiterhin sollen die Übersteuerungs- und diesen überbrückt, wenn das ihm zugeführte Signal

Probleme (race problems) ausgeschaltet und die einen bestimmten Pegel erreicht und der erste

parasitären Kapazitäten verringert werden, so daß die Master-Bezugstransistor leitend vorgespannt ist.

Schaltung optimale Wechselstromübertragungseigen- Der erfindungsgemäße, monolithisch integriert aufge-

schaften zeigt. io baute Master-Slave-Verzögerungs-Flip-Flop ist so vor-

Diese Aufgabe wird gemäß der Erfindung dadurch gespannt, daß er sehr schnell nach dem Stromumschal-

gelöst, daß die Eingänge für die Voreinstellung und tungsverfahren arbeitet. Er enthält einen Slave-Flip-

Rückstellung eine asynchrone, von den binären Flop mit einem inneren bistabilen Grundelement und

Taktsignalen unabhängige Steuerung von Master- und einem Paar in Differenzschaltung verbundenen Bezugs-

Slaveteil ermöglichen und das Master- und Slaveteil in 15 transistoren, die zwischen dem bistabilen Element und

Reihe geschaltete und aus zwei in Differenzschaltung einer Quelle für Takt-, Voreinstell-.und Rückstellsignale

betriebenen Transistoren bestehende Transistorpaare liegen. Der Verzögerungs-Flip-Flop enthält ferner einen

aufweisen, von denen je ein Transistor, mit einer Master-Flip-Flop-Teil, der ebenfalls ein inneres bistabi-

unterschiedlichen festen Vorspannung versehen, als les Grundelement enthält, mit dem ein Paar in

Bezugstransistor und der andere als Steuer- oder 20 Differenzschaltung verbundener Bezugstransistoren

Takttransistor dienen. verbunden ist. Diese Bezugstransistoren werden eben-

Eine vorteilhafte Ausgestaltung der Erfindung ist falls durch die Takt-, Voreinstell- und Rückstellsignale, dadurch gekennzeichnet, daß ein mit einem Eingang welche ihnen in Gleichspannungskopplung zugeführt verbundener Takttransistor parallel zu einem mit einem werden, in ihrem Leitungszustand gesteuert. Die Eingang verbundenen Voreinstelltransistor und einem 25 Ausgangsanschlüsse des Master-Flip-Flop sind mit mit einem Eingang verbundenen Rückstelltransistor einem Paar Slave-Steuertransistoren verbunden, und geschaltet ist, daß die Parallelschaltung dieser Transi- über diese Verbindung wird binäre Information von stören mit Takttransistoren im Master- und Slaveteil dem Masterteil zu dem inneren bistabilen Element des derart verbunden ist, daß bei Anlegen der entsprechen- Slaveteils übertragen. Einer der Paare der in Differenzden Signale an die Takt-, Voreinstell- bzw. Rückstellein- 30 schaltung gekoppelten Transistoren in jedem Schalgänge die Takttransistoren durchgesteuert werden. tungsteil des Verzögerungs-Flip-Flop wird als Takttran-

Eine weitere vorteilhafte Ausgestaltung der Erfin- sistor bezeichnet, da er gleichspannungsmäßig an eine dung ist dadurch gekennzeichnet, daß ein Slave-Bezugs- Quelle von Taktsignalen angeschlossen ist und durch die transistor in Differenzschaltung mit dem Slave-Takt- Taktsignale leitend gemacht wird, so daß er seinen transistor verbunden ist, daß der Slave-Takttränsistor 35· zugeordneten Bezugstransistor überspielt und so den den Slave-Bezugstransistor überbrückt und eine Um- Zustand des Flip-Flop steuert. Im leitenden Zustand schaltung des Leitungszustandes des Slaveteils vorbe- bereitet der Takttransistor im Slaveteil diesen vor, reitet, wenn die Taktimpulse den ersten vorbestimmten während ein Leiten des Takttransistors im Masterteil Logikpegel einnehmen, daß der Master-Takttransistor den Masterteil verriegelt. Wenn sich der Pegel der in Differenzschaltung mit einem ersten Master-Bezugs- ₄₀ Takt-, Voreinstell- oder Rückstellsignale auf einen transistor verbunden ist und diesen überbrückt, wenn anderen Logikwert ändert, dann wird der Slaveteil des die ihm zugeführten Taktsignale den ersten vorbe- Flip-Flop verriegelt und der Masterteil für den Empfang stimmten Logikpegel erreichen, daß die Taktsignale den logischer Binärsignale vorbereitet. Ein Master-Steuer-Masterteil in einem festen Leitungszustand halten, transistor ist in Differenzschaltung mit einem anderen ,) während der Slave-Takttransistor leitet, daß ein 45 Bezugstransistor des Masterteils verbunden und läßt Master-Steuertransistor in Differenzschaltung mit sich weiterhin mit einer einseitig festgelegten Signaleinem zweiten Bezugstransistor verbunden und an quelle (An) zur Verriegelung der Haltetransistoren des einen ersten Master-Bezugstransistor geschaltet ist und bistabilen Elements des Masterteils und zur Verändeden Leitungszustand des Masterteils umschaltet, wenn rung von dessen Leitungszustand, wenn der Masterder Master-Bezugstransistor leitet. 50 Flip-Flop vorbereitet ist, verbinden.

Eine ferner vorteilhafte Ausgestaltung der Erfindung Wird der Masterteil wiederum verriegelt und die ist dadurch gekennzeichnet, daß ein erster und zweiter Taktsignale nehmen wieder den anderen Logikpegel Emitterfolgertransistor über Kreuz mit einem ersten ein, dann wird der Binärzustand des Master-Flip-Flopbzw, zweiten Haltetransistor zu einer bistabilen Teiles in den Slave-Flip-Flop-Teil erst dann verschoben, Schaltung zusammengeschaltet sind, bei der der erste 55 wenn der Zustand des Master-Flip-Flop-Teiles fixiert und der zweite Haltetransistor abwechselnd leiten, ist. Der Masterteil enthält ebenso wie der Slaveteil wenn der Slaveteil zwischen seinen beiden stabilen Voreinstell- und Rückstelltransistoren, die ebenfalls mit Zuständen hin- und hergeschaltet wird, daß parallel zu den Haltetransistoren der inneren bistabilen Elemente dem ersten und dem zweiten Haltetransistor Eingangs- dieser Flip-Flop-Schaltungsteile verbunden sind und die transistoren geschaltet sind, denen binäre Signale zur 60 sich asynchron durch Einstell- und Rückstellsignale Steuerung des Leitungszustandes des Slaveteils züge- unabhängig vom Pegel der Taktsignale steuern lassen,
führt werden, daß der Masterteil einen ersten und einen Weitere Einzelheiten und Ausgestaltungen der zweiten Emitterfolgertransistor aufweist, die über Erfindung ergeben sich aus der folgenden Beschreibung Kreuz mit einem ersten bzw. zweiten Haltetransistor zu in Verbindung mit Darstellungen eines Ausführungsbeieiner bistabilen Schaltung zusammengeführt sind, in der 65 Spieles; es zeigt

der erste und der zweite Haltetransistor abwechselnd F i g. 1 ein Blockschaltbild zur Veranschaulichung der

leiten, wenn der Masterteil zwischen seinen beiden Eingänge und Ausgänge eines üblichen Verzögerungs-

bistabilen Zuständen hin- und hergeschaltet wird, daß . Flip-Flop,

F i g. 2 ein Blockschaltbild des erfindungsgemäßen Verzögerungs-Flip-Flop und

F i g. 3 ein Schaltbild des in monolithischer integrierter Schaltung aufgebauten Master-Slave-Flip-Flop nach Fig. 2.

F i g. 1 zeigt in Einzelheiten einen typischen Verzögerungs-Flip-Flop 13 des D-Typs mit einem Takteingang 15, einem Einstelleingang 17 und einem Rückstelleingang 19, über welche dem Flip-Flop Taktsignale und asynchrone Einstell- und Rückstellsignale zugeführt werden. Der Steuereingangsanschluß 21 kann an eine einseitig festgelegte (single endes) Quelle von Steuersignalen An, welche den Leitungszustand des Flip-Flop verändern können, jingeschlossen werden. Ausgangsanschlüsse Q und Q 23 bzw. 25 liefern die binären Ausgangssignale des Flip-Flop.

Der in F i g. 1 als einziger Block dargestellte Flip-Flop-Typ D 13 ist in Fig.2 als Master-Slave-Flip-Flop mit einem Slave-Flip-Flop-Schaltungsteil 7, der durch einen Master-Flip-Flop-Schaltungsteil 9 gesteuert wird, dargestellt, und beide Schaltungsteile sind an ein zentrales Takt-, Einstell- und Rückstellsteuernetz 6 angeschlossen. Takt-, Einstell- und Rückstellsignale, welche auf die Eingänge des Netzes 6 gekoppelt werden, können asynchron über die Leitungen 31, 71 und 75 zur Steuerung des Leitungszustandes der Master- und Slaveteile des Flip-Flop zugeführt werden. Die Quelle der Steuersignale An ist an den Masterteil 9 angeschlossen und steuert diesen, sofern der Masterteil 9 durch ein Taktsignal vorbereitet ist. Eine Vorspannungssteuerschaltung 8, die später noch im einzelnen erläutert wird, liefert die geeigneten Vorspannungspotentiale für den Slave- und den Masterteil des Flip-Flop über die Leitungen 39,41,43 und 45. Die Vorspannungssteuerschaltung 8 hat vier Anschlußpunkte 85, 87, 89 und 91, an denen sie Bezugspotentiale abgibt, welche zwischen dem am Anschluß 29 zugeführten Potential Vee und dem am Anschluß 27 zugeführten Kollektorpotential Vccliefert.

Der genaue funktioneile Zusammenhang zwischen den Hauptteilen des Blockdiagramms nach F i g. 2 wird nun an Hand von Fig.3 beschrieben. Die die Grundelemente bildenden bistabilen Schalter sowohl im Master- als auch im Slaveteil des Flip-Flop seien zuerst erläutert. Anschließend wird ohne nähere Beschreibung der übrigen Transistoren auf die Flip-Flop-Arbeitsweise eingegangen. Bei dieser Betriebsbeschreibung werden die einzelnen in dem monolithischen integrierten Flip-Flop enthaltenen Transistoren jeweils im Zusammenhang mit ihrer Funktion beschrieben.

Der Slaveteil 7 des Flip-Flop enthält als Grundelement einen inneren bistabilen Schalter mit zwei Emitterfolgern 10 und 12, die über Kreuz mit je einem Haltetransistor 16 bzw. 14 zu einem bistabilen Schalter zusammengeschaltet sind, wobei nur einer der Haltetransistoren 16 bzw. 14 in jedem der beiden stabilen Zustände des Flip-Flop leitet Ein Paar Emitterfolgertrenntraiisistoren 22 und 24 sind an 'die Basen der Emitterfolger 10 bzw. 12 angeschlossen und liefern die erwünschten Emitterfolgerstromsteuerausgänge; weiterhin ist mit den Emitterfolgern 10 und 12 ein Paar Stromquellentransistoren 18 und 20 verbunden. Diese Stromquellentransistoren führen einen konstanten Strom von den Emitterfolgern 10 und 12 in jedem stabilen Zustand des Flip-Flop und liefern stabile Gleichspannungspegel an den Emittern der Emitterfolger 10 und 12 im statischen Zustand. Der Master-Slave-Flip-Flop läßt sich auch betreiben, wenn man die Transistoren 18 und 20 und die Widerstände 48 und 50 durch ein Paar Widerstände zwischen den Emittern der Transistoren 10 und 12 und der Stromquelle !^ersetzt. Der Masterteil 9 des Flip-Flop enthält als Grundelement ebenfalls einen inneren Schalter mit Emitterfolgern 56 und 58, die über Widerstände 51 und 49 mit dem ersten und zweiten Haltetransistor 62 bzw. 60 gekoppelt sind. Nur der eine oder der andere der Haltetransistoren 62 bzw. 60 leitet in jedem stabilen Zustand des Masterteiles, und die Widerstände 51 und 49 liefern die gewünschten Gleichspannungspegel-Verschiebungen zwischen den Emittern der Transistoren 56 und 58 und den Basen der Transistoren 62 und 60, damit diese Transistoren 62 und 60 durch die den Transistoren 72 und 64 zugeführten Einstell- und Rückstellsignale überspielt werden. Ein Paar Stromsenkentransistoren 61 und 63 sind über Widerstände 57 und 59 mit einer Emitterstromquelle Vee verbunden und führen einen konstanten Strom durch die Pegelverschiebungswiderstände 51 und 49 im statischen Zustand des Flip-Flop.

Das Takt-, Einstell- und Rückstellsteuernetz 6, das parallelgeschaltete Takt-, Einstell- und Rückstelltransistoren 88, 90 und 92 enthält, ist entsprechend mit einer Kollektorspannungsquelle Vcc und den Master- und Slaveteilen der Flip-Flop-Schaltung verbunden und sorgt für eine richtige Steuerung des Master-Slave-Verzögerungs-Flip-Flop.

Betriebsbeschreibung

Es sei angenommen, daß anfänglich der Slave-Bezugstransistor 36 leitet und den Slaveteil 7 des Flip-Flop in einen festen leitenden Zustand hält Ferner sei der Master-Bezugstransistor 80 leitend und der Master-Steuertransistor 74 vorbereitet zum Empfang binärer Signale für die Steuerung des Masterteiles 9 des Flip-Flop. Liegen jedoch am Master-Steuertransistor 74 keine Binärsignale eines vorbestimmten Pegels an, so überspielt der Master-Bezugstransistor 70 den Master-Steuertransistor 74 und zieht einen Strom durch den Widerstand 73* so daß eine niedrige Basisspannung am Emitterfolger 56 und eine hohe Basisspannung am Emitterfolger 58 entsteht. Unter der Annahme der Benutzung positiver Logiksignale soll nun das Taktsignal C auf einen ersten vorbestimmten Logikpegel ansteigen. Liegt die Basis des Transistors 88 auf einem hohen Pegel, so wird dieser auf die Basis des Master-Takttransistors 82 durch die Diode 122 und den Widerstand 120 übertragen. Dieser gleiche positiv gerichtete Taktimpulsübergang wird auch auf die Basis des Slave-Takttransistors 34 übertragen, und da das Bezugspotential an der Basis des Bezugstransistors 80 etwas niedriger als das Bezugspotential an der Basis des Slave-Bezugstransistors 36 ist leitet der Takttransistor 82 bereits eine bestimmte Zeit vor dem Leiten des Slave-Takttransistors 34. Hierdurch wird sichergestellt, daß der Masterteil 9 vor der Zeit verriegelt ist, zu welcher der Slaveteil 7 vorbereitet wird.

Wird der Slave-Takttransistor 34 leitend vorgespannt, so wird der Slaveteil 7 vorbereitet und sein Leitungszustand kann durch Änderung der Binärwerte auf den Leitungen 37 und 35, welche die Pegelverschie- · bungswiderstände 51 und 49 mit den Basen der Slave-Steuertransistoren 30 bzw. 36 verbinden, verändert werden. Unter den ursprünglich angenommenen Bedingungen führt die Leitung 35 einen hohen

Logikpegel und die Leitung 37 einen niedrigen Logikpegel; daher leitet der Transistor 26, solange die Taktimpulse einen hohen Wert haben, und hält das Basispotential des Emitterfolgers 12 und das Potential des Ausgangs Q am Emitter des Ausgangstrenntransistors 24 niedrig. Dieser Schaltvorgang verursacht einen entsprechenden Potentialanstieg an der Basis des ersten Emitterfolgertransistors 10, der sich am Ausgangsan-• schluß Q des Ausgangstrenntransistors 22 wiederspiegelt.

Wenn nun das Taktsignal Q an der Basis des Master-SIave-Takttransistors 88 wieder niedrig wird, dann wird der Slaveteil wiederum eine bestimmte Zeit vor dem Augenblick verriegelt, zu dem der Master-Bezugstransistor 80 den Master-Takttransistor 82 überspielt. Dieser Schaltvorgang bereitet den Masterteil 9 des Flip-Flop vor, so daß sein Leitungszustand erneut gesteuert werden kann, entweder durch dem Master-Steuertransistor 74 zugeführte Steuersignale oder durch dem Einstelltransistor 72 oder dem Rückstelltransistor 64 zugeführte Einstell- bzw. Rückstellsignale. Liegt ein großes Binärsignal an der Basis des Master-Steuertransistors 74, so leitet dieser Transistor und überspielt den .' Master-Bezugstransistor 70, so daß ein Strom durch den Logikwiderstand 55 in den Kollektor des einen niedrigen Pegel aufweisenden Master-Bezugstransistors 80 fließt, welcher unmittelbar in den Master-Stromsenktransistor 84 weiterfließt. Das Leiten des Transistors 74 löst ein Umschalten des inneren bistabilen Schaltelementes des Masterteiles 9 aus, und das Emitterpotential des zweiten Emitterfolgertransistors 58 wird ebenso wie die Basisspannung des Slave-Steuertransistors 26 erniedrigt. Wenn nun das Taktsignal C wiederum groß wird und der Slaveteil 7 vorbereitet wird, dann wird der leitende Zustand des Slaveteiles 7 durch ein hohes Potential an der Basis des Slave-Steuertransistors 30 umgeschaltet.

Ein wichtiges und neues Merkmal der Erfindung, das bisher noch nicht in Einzelheiten beschrieben worden ist, liegt in der besonderen Schaltungsverbindung der Einstell- und Rückstelltransistoren 90 und 92 im Master-Steuernetz 6 und in der Verbindung der Einstell- und Rückstelltransistoren 28, 32 und 64, 72 im Slave- bzw. Masterteil. Wenn zu irgendeinem Zeitpunkt V) während des Taktbetriebes des erfindungsgemäßen Verzögerungs-Flip-Flop den Basen der Master-Slave-Einstell- oder Rückstelltransistoren 90 bzw. 92 binäre Einstell- oder Rückstellsignale zugeführt werden, dann werden die Master- und Slave-Takttransistoren 82 und 34 durch positiv gerichtete Spannungsübergänge am Kollektor des Stromsenkentransistors 86 zum Leiten vorgespannt.

Wird beispielsweise ein positiv gerichtetes Rückstellsignal R der Basis des Master-Slave-Rückstelltransistors 92 zugeführt, dann schalten die Spannungen an den Basen der Rückstelltransistoren 28 und 64 im Masterbzw. Slaveteil auf einen hohen Logikpegel zu einer bestimmten Zeit um, ehe die Spannung am Kollektor des Stromsenkentransistors 86 niedrig wird und die Slave- und Master-Takttransistoren 34 und 82 zum Leiten vorspannt. Ist auf diese Weise der Slave-Takttransistor 34 leitend vorgespannt und befindet sich die Basis des Rückstelltransistors 28 auf einer hohen Spannung, dann wird der Slaveteil des Flip-Flop unfnittelbar zurückgestellt, und zwar im wesentlichen gleichzeitig mit dem Rückstellen des Masterteiles. Der Slaveteil 7 ist dann nicht von einer Änderung des Leitungszustandes, des Masterteiles 9 zur Rückstellung seines Leitungszustandes nach Anlegen eines Rückstellsignals R an den Master-Slave-Steuerabschnitt 6 der Schaltung abhängig. Das beschriebene Zurückstellen des Masterteiles erniedrigt die Ausgangsspannung Q_n, des Masterteiles und erhöht seine Ausgangsspannung Qm und stellt den Zustand des Masterteiles in ^v Übereinstimmung mit dem des Slaveteiles ein. Es sei festgehalten, daß die gewählten Definitionen für Qh, und Qm in Fig. 3 erfordern, daß bei einem hohen Wert von · Q der Wert von Q_m niedrig ist, wenn der Taktimpuls auf seinen hohen Widerstand übergeht. ^ ^

Ein weiteres wichtiges und neues Merkmal liegt darin, daß der Masterteil des Flip-Flop zur Zeit der Vorderflanke des positiv gerichteten 'Taktimpulses C verriegelt wird und während der Zeit verriegelt bleibt, während der der Taktimpuls' C groß ist. Damit ist irgendein Übergang des Zustandes des Slaveteiles während dieser Zeit für den Masterteil nicht erkennbar.: Lediglich an einer Stelle während der' negativ gerichteten Rückflanke des Taktimpulses C wird der Masterteil des Flip-Flop vorbereitet, wenn der'Master-Takttransistor 82 nicht leitend vorgespannt wird: Dieser Punkt tritt um eine bestimmte Zeit später ein; nachdem der Slave-Takttransistor 34 nichtleitend vorgespannt worden ist und den Slaveteil des Flip-Flop'fixiert; ehe der Masterteil durch ihm zugeführte Binärsignare' m

seinem Leitungszustand umgesteuert wird. ^; ' ■'

Das Vorspannungssteuerrietz' 8, das zwischen die^:

Kollektorstromquelle Vcc und die Emitterstromquelle Vee eingeschaltet ist, hat vier Bezugspotentialpunkte 85, . 87, 89 und 91, deren Potential zwischen dem Kollektorpotential Vcc und dem Emitterpotential Vee liegt. Das Vorspannungssteuernetz 8 enthält einen Stromsteuertransistor 100, der mit einem Stromsenkentransistor 94 verbunden ist, welcher wiederum mit dem Emitterpotential Vee über einen Stromsenkenwiderstand 112 gekoppelt ist. Ein Paar Temperaturstabilisierungsdioden % und 98 sind in den Basis-Emitter-Kreis des Stromsenkentransistors 94 eingefügt, und ein Widerstand 114 verbindet die Diode 96 mit dem Emitterpotential Vee- Die Basen der Transistoren 94 und 100 sind gleichspannungsmäßig über einen Pegelverschiebungswiderstand 108 miteinander verbunden, und ein Vorspannungswiderstand 106 ist an den Stromsteuertransistor 100 angeschlossen.

Der erste Punkt 85 des Zwischenbezugspotentials am Emitter des Transistors 100 ist an die Basis des Master-Bezugstransistors 70 angeschlossen, welcher mit dem Master-Steuertransistor 74 in Differentialschaltung emittergekoppelt ist. Dieses Bezugspotential muß die dem Transistor 74 zugeführten Steuersignale überschreiten, damit der Master-Steuertransistor 74 zum Leiten und Steuern vorgespannt wird und der Leitungszustand des Masterteiles umgesteuert wird.

Der Punkt 87, dessen Spannung um zwei Diodenspannungsabfälle (2 Veil unter der Spannung des Punktes 85 liegt, ist mit der Basis des Slave-Bezugstransistors 36 verbunden, und der Punkt 89, dessen Spannung etwas über dem Potential des Punktes 87 liegt, ist mit der Basis des Master-Bezugstransistors 80 verbunden. Da das dem M aster-Bezugstransistor 80 zugeführte Potential etwas niedriger ist als das dem Slave-Bezugstransistor 36 zugeführte Bezugspotential, bringen also Taktsignale C, die gleichzeitig den Slave- und Master-Takttransistoren 34 und 82 zugeführt werden, den Takttransistor 82 zum Leiten und überspielen somit den Master-Bezugstransistor 80, ehe der Slave-Takttransistor 34 zum Leiten vorgespannt wird und den Slave-Transistor 36

609647/426

überspielt. Diese Vorspannungsordnung sorgt dafür, daß der Leitungszustand des Masterteiles 9 fixiert wird, ehe die Master-Flip-Flop-Information in den Slaveteil 7 überführt wird.

Der Punkt 91 am Emitter des Stromsenkentransistors 94 ist mit den Stromsenkentransistoren 84 und 38 im Master- bzw. Slaveteil verbunden. Diese beiden letztgenannten Stromsenkentransistoren, weiche sich an der Grundfläche einer tannenbaumähnlichen Transi-· storanordnung im Master- bzw. Slaveteil befinden, nehmen den gesamten durch den Master- bzw. Slaveteil fließenden Strom auf.

Das Vorspannungssteuernetz 8 versorgt den Master- und den Slaveteil des Flip-Flop mit festen Vorspannungspotentialen, die für einen korrekten und stabilen Betrieb der Schaltung erforderlich sind, und macht die Verwendung zusätzlicher Stromversorgungsteile, welche Spannungen zwischen den Pegeln Vcc und Vee liefern, überflüssig. Das Vorspannungssteuernetz 8 sorgt zusätzlich für konstante Bezugsspannungen, wenn sich der Mittelwert der Logiksignale ändert, und verbessert die Störunempfindlichkeit des Flip-Flop bei Schwankungen der Umgebungstemperatur und der Versorgungsspannung.

Die folgende Tabelle gibt die Widerstands- und Spannungswerte eines aufgebauten Ausführungsbeispiels wieder, ohne daß diese Werte etwa eine Einschränkung der Erfindung bedeuten wurden.

10

Werttabelle

Widerstand Nr.

33 50 Ohm

40 100 Ohm

42 100 Ohm

46 600 Ohm

47 600 0hm

48 244 Ohm

49 176 0hm

50 244 Ohm

51 176Ohm

52 20 Ohm

53 lOOOhm

55 100 Ohm

57 244 Ohm

59 244 Ohm

93 95 Ohm

95 100 Ohm

20. 97 244 0hm

106 263 Ohm

108 1340 0hm

112 805 0hm

114 253 Ohm

120 42 Ohm

Spannung

V_EE -5,2VoIt

Vcc OVoIt

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Mit Stromübernahme nach dem Master-Slave-Prinzip arbeitender bistabiler Einphasenverzögerungsmultivibrator (D-Flip-Flop) mit einem Logikinformationseingang und zwei komplementären Logikausgängen, mit je einem Takt-, Voreinstell- und Rückstelleingang, wobei bei Anliegen eines Taktsignals eines ersten Logikpegels der Masterteil in einem festen, von Änderungen am Informationseingang unabhängigen Leitungszustand gehalten wird, während der Slaveteil für eine Umschaltung seines Leitungszustandes vorbereitet wird, wobei bei Übergang des binären Taktsignals auf einen zweiten Logikpegel der Leitungszustand des Slaveteils von Änderungen seiner Eingänge unabhängig festgehalten wird, während der Masterteil zur Übernahme der an seinem Informationseingang anstehenden Logikinformation vorbereitet wird, dadurch gekennzeichnet, daß die Eingänge für die Voreinstellung (S) und Rückstellung (R) eine asynchrone, von den binären Taktsignalen unabhängige Steuerung von Master- (9) und Slaveteil (7) ermöglichen und daß Master- (9) und Slaveteil (7) in Reihe geschaltete und aus zwei in Differenzschaltung betriebenen Transistoren bestehende Transistorenpaare (80,82 und 36,34) aufweisen, von denen je ein Transistor, mit einer unterschiedlichen festen Vorspannung versehen, als Bezugstransistor (80,36) und der andere als Steuer- oder Takttransistor (82, 34) dienen.

2. Flip-Flop nach Anspruch 1, dadurch gekennzeichnet, daß ein mit einem Eingang (15) verbundener Takttransistor (88) parallel zu einem mit einem Eingang (17) verbundenen Voreinstelltransistor (90) und einem mit einem Eingang (19) verbundenen Rückstelltransistor (92) geschaltet ist, daß die Parallelschaltung dieser Transistoren (88,90,91) mit Takttransistoren (82,34) im Master- (9) und Slaveteil (7) derart verbunden ist, daß bei Anlegen der entsprechenden Signale an die Takt-, Voreinstell- bzw. Rückstelleingänge (15, 17, 19) die Takttransistoren (82,34) durchgesteuert werden.

3. Flip-Flop nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß ein Slave-Bezugstransistor (36) in Differenzschaltung mit dem Slave-Takttransistor (34) verbunden ist, daß der Slave-Takttransistor (34) den Slave-Bezugstransistor (36) überbrückt und eine Umschaltung des Leitungszustandes des Slaveteils (7) vorbereitet, wenn die Taktimpulse (C) den ersten vorbestimmten Logikpegel einnehmen, daß der Master-Takttransistor (82) in Differenzschaltung mit einem ersten Master-Bezugstransistor (80) verbunden ist und diesen überbrückt, wenn die ihm zugeführten Taktsignale (C) den ersten vorbestimmten Logikpegel erreichen, daß die Taktsignale (C) den Masterteil (9) in einem festen Leitungszustand halten, während der Slave-Takttransistor (34) leitet, daß ein Master-Steuertransistor (74) in Differenzschaltung mit einem zweiten Bezugstransistor (70) verbunden und an einen ersten Master-Bezugstransistor (80) geschaltet ist und den Leitungszustand des Masterteils (9) umschaltet, wenn der Master-Bezugstransistor (80) leitet.

4. Flip-Flop nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß ein erster und zweiter Emitterfolgertransistor (10, 12) über Kreuz mit einem ersten bzw. zweiten Haltetransistor (16,14) zu einer bistabilen Schaltung zusammengeschaltet sind, bei der der erste und der zweite Haltetransistor (16 bzw. 14) abwechselnd leiten, wenn der Slaveteil (7) zwischen seinen beiden stabilen Zuständen hin- und hergeschaltet wird, daß parallel zu dem ersten und dem zweiten Haltetransistor (16,14) Eingangstransistoren (26,30) geschaltet sind, denen binäre Signale zur Steuerung des Leitungszustandes des Slaveteils (7) zugeführt werden, daß der Masterteil (9) einen ersten und einen zweiten Emitterfolgertransistor (56, 58) aufweist, die über Kreuz mit einem ersten bzw. zweiten Haltetransistor (62, 60) zu einer bistabilen Schaltung zusammengeführt sind, in der der erste und der zweite Haltetransistor (62, 60) abwechselnd leiten, wenn der Masterteil (9) zwischen seinen beiden bistabilen Zuständen hin- und hergeschaltet wird, daß der Master-Takttransistor (82) mit dem ersten und zweiten Haltetransistor (62, 60) des Masterteils (9) zur Steuerung von dessen Leitungszustand verbunden ist, daß ein Master-Steuertransistor (74) in Differenzschaltung mit einem zweiten Master-Bezugstransistor (70) verbunden ist und diesen überbrückt, wenn das ihm zugeführte Signal einen bestimmten Pegel erreicht und der erste Master-Bezugstransistor (80) leitend vorgespannt ist.