DE1537251B2

DE1537251B2 - Taktgeschalteter verzoegerungs-flip-flop

Info

Publication number: DE1537251B2
Application number: DE19671537251
Authority: DE
Inventors: Walter Christian Scottsdale; Priel Ury Phoenix; Ariz. Seelbach (V.StA.). H03k 17-78
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1966-12-16
Filing date: 1967-12-15
Publication date: 1972-05-10
Also published as: US3539836A; GB1139628A; FR1548789A; NL162269B; NL6715601A; NL162269C; DE1537251A1

Description

Die Erfindung betrifft einen nach dem Master-Slave-Prinzip arbeitenden bistabilen Einphasenverzögerungsmultivibrator (D-Flip-Flop) mit einem Logikinformationseingang und zwei komplementären Logikausgängen, mit je einem Takt-, Voreinstell- und Rückstelleingang.

In der Rechnertechnik sind Flip-Flop-Schaltungen, die mit Stromübernahme nach dem Master-Slave-Prinzip arbeiten, bekannt. Jedoch gibt es bisher keine derartigen Flip-Flop-Schaltungen, welche taktgesteuert sind, verzögert arbeiten und das schnell arbeitende Stromübernahmeprinzip bei einem einseitig festgelegten (single ended) Master-Slave-Flip-Flop benutzen, ohne daß Speicherelemente, wie Kondensatoren oder eine Master-Slave-Rückkopplung erforderlich wäre, die sich asynchron voreinstellen und rückstellen ließen.

Die Aufgabe der Erfindung ist es daher, einen neuen, sehr schnell arbeitenden Master-Slave-Verzögerungs-Flip-Flop zu schaffen, der in monolithisch integrierter Schaltung aufgebaut ist. Der neue Flip-Flop soll keine Kapazitäten oder andere Ladungsspeicherelemente und keine Rückkopplung vom Master- zum Slave-Teil erfordern und sich asynchron voreinstellen und rückstellen lassen. Weiterhin sollen die Ubersteuerungsprobleme (race problems) ausgeschaltet und die parasitären Kapazitäten verringert werden, so daß die Schaltung optimale Wechselstromübertragungseigenschaften zeigt.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß bei Anlegen eines Taktsignals eines ersten Logikpegels der Master-Teil in einem festen, von Änderungen am Informationseingang unabhängigen

3 4

Leitungszustand gehalten wird, während der Slave- dem ersten und zweiten Haltetransistor des Master-Teil für eine Umschaltung seines Leitungszustandes Teiles zur Steuerung von dessen Leitungszustand vervorbereitet wird, daß bei Übergang des binären Takt- bunden ist und daß ein Master-Steuertransistor in signals auf einen zweiten Logikpegel der Leitungs- Differenzschaltung mit einem zweiten Master-Bezustand des Slave-Teiles von Änderungen seiner Ein- 5 zugstransistor verbunden ist und diesen überbrückt, gänge unabhängig festgehalten wird, während der wenn das ihm zugeführte Signal einen bestimmten Master-Teil zu Übernahme der an seinem Infor- Pegel erreicht und der erste Master-Bezugstransistor mationseingang anstehenden Logikinformation vor- leitend vorgespannt ist.

bereitet wird, daß die Eingänge für die Voreinstellung Der erfindungsgemäße, monolithisch integriert auf- und Rückstellung eine asynchrone, von den binären io gebaute Master-Slave-Verzögerungs-Flip-Flop ist so Taktsignalen unabhängige Steuerung von Master- vorgespannt, daß er sehr schnell nach dem Strom- und Slave-Teil ermöglichen und der Master- und umschaltungsverfahren arbeitet. Er enthält einen Slave-Teil in Reihe geschaltete und aus zwei in Diffe- Slave-Flip-Flop mit einem inneren bistabilen Grundrenzschaltung betriebenen Transistoren bestehende element und einem Paar in Differenzschaltung ver-Transistorpaare aufweisen, von denen je ein Transistor, 15 bundenen Bezugstransistoren, die zwischen dem bimit einer festen Vorspannung versehen als Bezugs- stabilen Element und einer Quelle für Takt-, Vortransistor, der andere als Steuer- oder Takttransistor einstell- und Rückstellsignale liegen. Der Verzögebzw, beide als Steuertransistoren dienen. rungs-Flip-Flop enthält ferner einen Master-Flip-Flop-

Eine vorteilhafte Ausgestaltung der Erfindung ist Teil, der ebenfalls ein inneres bistabiles Grundelement dadurch gekennzeichnet, daß ein mit einem Eingang 20 enthält, mit dem ein Paar in Differenzschaltung ververbundener Takttransistor parallel zu einem mit bundener Bezugstransistoren verbunden ist. Diese Beeinem Eingang verbundenen Voreinstelltransistor und zugstransistoren werden ebenfalls durch die Takt-, einem mit einem Eingang verbundenen Rückstell- Voreinstell- und Rückstellsignale, welche ihnen in transistor geschaltet ist, daß die Parallelschaltung Gleichspannungskopplung zugeführt werden, in ihrem dieser Transistoren mit Takttransistoren im Master- 25 Leitungszustand gesteuert. Die Ausgangsanschlüsse und Slave-Teil derart verbunden ist, daß bei Anlegen des Master-Flip-Flop sind mit einem Paar Slaveder entsprechenden Signale an die Takt-, Voreinstell- Steuertransistoren verbunden, und über diese Verbin- bzw. Rückstelleingänge die Takttransistoren durch- dung wird binäre Information von dem Master-Teil gesteuert werden. zu dem inneren bistabilen Element des Slave-Teiles

Eine weitere vorteilhafte Ausgestaltung der Erfin- 30 übertragen. Einer der Paare der in Differenzschaltung dung ist dadurch gekennzeichnet, daß ein Slave-Be- ' gekoppelten T4ansistoren in jedem Schaltungsteil des zugstransistor in Differenzschaltung mit dem Slave- Verzögerungs-Flip-Flop wird als Takttransistor be-Takttransistor verbunden ist, daß der Slave-Takt- zeichnet, da er gleichspannungsmäßig an eine Quelle transistor den Slave-Bezugstransistor überbrückt und von Taktsignalen angeschlossen ist und durch die eine Umschaltung des Leitungszustandes des Slave- 35 Taktsignale leitend gemacht wird, so daß er seinen Teiles vorbereitet, wenn die Taktimpulse den ersten zugeordneten Bezugstransistor überspielt und so den vorbestimmten Logikpegel einnehmen, daß der Master- Zustand des Flip-Flop steuert. Im leitenden Zustand Takttransistor in Differenzschaltung mit einem ersten bereitet der Takttransistor im Slave-Teil diesen vor, Master-Bezugstransistor verbunden ist und diesen während ein Leiten des Takttransistors im Masterüberbrückt, wenn die ihm zugeführten Taktsignale den 40 Teil den Master-Teil verriegelt. Wenn sich der Pegel ersten vorbestimmten Logikpegel erreichen, daß die der Takt-, Voreinstell- oder Rückstellsignale auf einen Taktsignale den Master-Teil in einem festen Leitungs- anderen Logikwert ändert, dann wird der Slave-Teil zustand halten, während der Slave-Takttransistor des Flip-Flop verriegelt und der Master-Teil für den leitet, daß ein Master-Steuertransistor in Differenz- Empfang logischer Binärsignale vorbereitet. Ein schaltung mit einem zweiten Bezugstransistor ver- 45 Master-Steuertransistor ist in Differenzschaltung mit bunden und an einen ersten Master-Bezugstransistor einem anderen Bezugstransistor des Master-Teiles vergeschaltet ist und den Leitungszustand des Master- bunden und läßt sich weiterhin mit einer einseitig fest-Teiles umschaltet, wenn der Master-Bezugstransistor gelegten Signalquelle (An) zur Verriegelung der Halteleitet. transistoren des bistabilen Elementes des Master-Teiles

Eine ferner vorteilhafte Ausgestaltung der Erfindung 50 und zur Veränderung von dessen Leitungszustand, ist dadurch gekennzeichnet, daß ein erster und zweiter wenn der Master-Flip-Flop vorbereitet ist, verbinden. Emitterfolgertransistor über Kreuz mit einem ersten Wird der Master-Teil widerum verriegelt und die bzw. zweiten Haltetransistor zu einer bistabilen Schal- Taktsignale nehmen wieder den anderen Logikpegel tung zusammengeschaltet sind, bei der der erste und ein, dann wird der Binärzustand des Master-Flip-Flopder zweite Haltetransistor abwechselnd leiten, wenn 55 Teiles in den Slave-Flip-Flop-Teil erst dann verder Slave-Teil zwischen seinen beiden stabilen Zu- schoben, wenn der Zustand des Master-Flip-Flopständen hin- und hergeschaltet wird, daß parallel zu Teiles fixiert ist. Der Master-Teil enthält ebenso wie dem ersten und dem zweiten Haltetransistor Eingangs- der Slave-Teil Voreinstell- und Rückstelltransistoren, transistoren geschaltet sind, denen binäre Signale zur die ebenfalls mit den Haltetransistoren der inneren Steuerung des Leitungszustandes des Slave-Teiles zu- 60 bistabilen Elemente dieser Flip-Flop-Schaltungsteile geführt werden, daß der Master-Teil einen ersten und verbunden sind und die sich asynchron durch Einstelleinen zweiten Emitterfolgertransistor aufweist, die und Rückstellsignale unabhängig vom Pegel der Taktüber Kreuz mit einem ersten bzw. zweiten Halte- signale steuern lassen.

transistor zu einer bistabilen Schaltung zusammen- Weitere Einzelheiten und Ausgestaltungen der Erfin-

geführt sind, in der der erste und der zweite Halte- 65 dung ergeben sich aus der folgenden Beschreibung in

transistor abwechselnd leiten, wenn der Master-Teil Verbindung mit Darstellungen eines Ausführungs-

zwischen seinen beiden bistabilen Zuständen hin- und beispieles; es zeigt

hergeschaltet wird, daß der Master-Takttransistor mit F i g. 1 ein Blockschaltbild zur Veranschaulichung

5 6

der Eingänge und Ausgänge eines üblichen Ver- folger 10 und 12 im statischen Zustand. Der Master-

zögerungs-Flip-Flop, Slave-Flip-Flop läßt sich auch betreiben, wenn man

F i g. 2 ein Blockschaltbild des erfindungsgemäßen die Transistoren 18 und 20 und die Widerstände 48

Verzögerungs-Flip-Flop und und 50 durch ein Paar Widerstände zwischen den

F i g. 3 ein Schaltbild des in monolithischer inte- 5 Emittern der Transistoren 10 und 12 und der Strom-

grierter Schaltung aufgebauten Master-Slave-Flip-Flop quelle Vee ersetzt,

nach F i g. 2. Der Master-Teil 9 des Flip-Flop enthält als Grund-

F i g. 1 zeigt in Einzelheiten einen typischen Ver- element ebenfalls einen inneren Schalter mit Emitterzögerungs-Flip-Flop 13 des D-Typs mit einem Takt- folgern 56 und 58, die über Widerstände 51 und 49 mit eingang 15, einem Einstelleingang 17 und einem Rück- io dem ersten und zweiten Haltetransistor 62 bzw. 60 gestelleingang 19, über welche dem Flip-Flop Takt- koppelt sind. Nur der eine oder der andere der Haltesignale und asynchrone Einstell- und Rückstellsignale transistoren 62 bzw. 60 leitet in jedem stabilen Zuzugeführt werden. Der Steuereingangsanschluß 21 stand des Master-Teiles, und die Widerstände 51 und kann an eine einseitig festgelegte (single endes) Quelle 49 liefern die gewünschten Gleichspannungspegel-Vervon Steuersignalen An, welche den Leitungszustand 15 Schiebungen zwischen den Emittern der Transistoren56 des Flip-Flop verändern können, angeschlossen wer- und 58 und den Basen der Transistoren 62 und 60, den. Ausgangsanschlüsse Q und Q 23 bzw. 25 liefern damit diese Transistoren 62 und 60 durch die den die binären Ausgangssignale des Flip-Flop. Transistoren 72 und 64 zugeführten Einstell- und

Der in F i g. 1 als einziger Block dargestellte Flip- Rückstellsignale überspielt werden. Ein Paar Strom-Flop-Typ D 13 ist in F i g. 2 als Master-Slave-Flip- 20 Senkentransistoren 61 und 63 sind über Widerstände 57 Flop mit einem Slave-Flip-Flop-Schaltungsteil 7, der und 59 mit einer Emitterstromquelle Vee verbunden durch einen Master-Flip-Flop-Schaltungsteil 9 ge- und führen einen konstanten Strom durch die Pegelsteuert wird, dargestellt, und beide Schaltungsteile Verschiebungswiderstände 51 und 49 im statischen sind an ein zentrales Takt-, Einstell- und Rückstell- Zustand des Flip-Flop,
steuernetz 6 angeschlossen. Takt-, Einstell- und Rück- 25 Das Takt-, Einstell- und Rückstellsteuernetz 6, das Stellsignale, welche auf die Eingänge des Netzes 6 ge- parallel geschaltete Takt-, Einstell- und Rückstellkoppelt werden, können asynchron über die Leitungen transistoren 88, 90 und 92 enthält, ist entsprechend mit 31, 71 und 75 zur Steuerung des Leitungszustandes der einer Kollektorspannungsquelle Vcc und den Master-Master- und Slave-Teile des Flip-Flop zugeführt und Slave-Teilen der Flip-Flop-Schaltung verbunden werden. Die Quelle der Steuersignale An ist an den 30 und sorgt für eine richtige Steuerung des Master-Master-Teil 9 angeschlossen und steuert diesen, sofern . Slave-Verzögerungs-Flip-Flop,
der Master-Teil 9 durch ein Taktsignal vorbereitet ist. .
Eine Vorspannungssteuerschaltung 8, die später noch . Betriebsbeschreibung
im einzelnen erläutert wird, liefert die geeigneten Vor- Es sei angenommen, daß anfänglich der Slave-Bespannungspotentiale für den Slave- und den Master- 35 zugstransistor 36 leitet und den Slave-Teil 7 des Flip-Teil des Flip-Flop über die Leitungen 39, 41, 43 und Flop in einen festen leitenden Zustand hält. Ferner sei 45. Die Vorspannungssteuerschaltung 8 hat vier An- der Master-Bezugstransistor 80 leitend und der Masterschlußpunkte 85, 87, 89 und 91, an denen sie Bezugs- Steuertransistor 74 vorbereitet zum Empfang binärer Potentiale abgibt, welche zwischen dem am Anschluß29 Signale für die Steuerung des Master-Teiles 9 des Flipzugef ührten Potential Vee und dem am Anschluß 27 40 Flop. Liegen jedoch am Master-Steuertransistor 74 zugeführten Kollektorpotential Vcc liefert. keine Binärsignale eines vorbestimmten Pegels an, so

Der genaue funktionelle Zusammenhang zwischen überspielt der Master-Bezugstransistor 70 den Masterden Hauptteilen des Blockdiagramms nach F i g. 2 Steuertransistor 74 und zieht einen Strom durch den wird nun an Hand von F i g. 3 beschrieben. Die die Widerstand 73, so daß eine niedrige Basisspannung ^, Grundelemente bildenden bistabilen Schalter sowohl 45 am Emitterfolger 56 und eine hohe Basisspannung am im Master als auch im Slave-Teil des Flip-Flop seien Emitterfolger 58 entsteht. Unter der Annahme der Bezuerst erläutert. Anschließend wird ohne nähere Be- nutzung positiver Logiksignale soll nun das Taktschreibung der übrigen Transistoren auf die Flip-Flop- signal C auf einen ersten vorbestimmten Logikpegel Arbeitsweise eingegangen. Bei dieser Betriebsbeschrei- ansteigen. Liegt die Basis des Transistors 88 auf einem bung werden die einzelnen in dem monolithischen 50 hohen Pegel, so wird dieser auf die Basis des Masterintegrierten Flip-Flop enthaltenen Transistoren jeweils Takttransistors 82 durch die Diode 122 und den im Zusammenhang mit ihrer Funktion beschrieben. Widerstand 120 übertragen. Dieser gleiche positiv ge-

Der Slave-Teil 7 des Flip-Flop enthält als Grund- richtete Taktimpulsübergang wird auch auf die Basis element einen inneren bistabilen Schalter mit zwei des Slave-Takttransistors 34 übertragen, und da das Emitterfolgern 10 und 12, die über Kreuz mit je einem 55 Bezugspotential an der Basis des Bezugstransistors 80 Haltetransistor 16 bzw. 14 zu einem bistabilen Schalter etwas niedriger als das Bezugspotential an der Basis zusammengeschaltet sind, wobei nur einer der Halte- des Slave-Bezugstransistors 36 ist, leitet der Takttransistoren 16 bzw. 14 in jedem der beiden stabilen transistor 82 bereits eine bestimmte Zeit vor dem Zustände des Flip-Flop leitet. Ein Paar Emitterfolger- Leiten des Slave-Takttransistors 34. Hierdurch wird trenntransistoren 22 und 24 sind an die Basen der 60 sichergestellt, daß der Master-Teil 9 vor der Zeit ver-Emitterfolger 10 bzw. 12 angeschlossen und liefern die riegelt ist, zu welcher der Slave-Teil 7 vorbereitet wird, erwünschten Emitterfolgerstromsteuerausgänge; wei- Wird der Slave-Takttransistor 34 leitend vorgespannt, terhin ist mit den Emitterfolgern 10 und 12 ein Paar so wird der Slave-Teil 7 vorbereitet, und sein Leitungs-Stromquellentransistoren 18 und 20 verbunden. Diese zustand kann durch Änderung der Binärwerte auf den Stromquellentransistoren führen einen konstanten 65 Leitungen 37 und 35, welche die Pegelverschiebungs-Strom von den Emitterfolgern 10 und 12 in jedem widerstände 51 und 49 mit den Basen der Slavestabilen Zustand des Flip-Flop und liefern stabile Steuertransistoren 30 bzw. 36 verbinden, verändert Gleichspannungspegel an den Emittern der Emitter- werden. Unter den ursprünglich angenommenen Be-

dingungen führt die Leitung 35 einen hohen Logikpegel und die Leitung 37 einen niedrigen Logikpegel; daher leitet der Transistor 26, solange die Taktimpulse einen hohen Wert haben, und hält das Basispotential des Emitterfolgers 12 und das Potential des Ausgangs Q am Emitter des Ausgangstrenntransistors 24 niedrig. Dieser Schaltvorgang verursacht einen entsprechenden Potentialanstieg an der Basis des ersten Emitterfolgertransistors 10, der sich am Ausgangsanschluß Q des Ausgangstrenntransistors 22 wiederspiegelt.

Wenn nun das Taktsignal Q an der Basis des Master-Slave-Takttransistors 88 wieder niedrig wird, dann wird der Slave-Teil wiederum eine bestimmte Zeit vor dem Augenblick verriegelt, zu dem der Master-Be-

zur Rückstellung seines Leitungszustandes nach Anlegen eines Rückstellsignals R an den Master-SJave-Steuerabschnitt 6 der Schaltung abhängig. Das beschriebene Zurückstellen des Master-Teiles erniedrigt die Ausgangsspannung Q_m des Master-Teiles und erhöht seine Ausgangsspannung Q_m und stellt den Zustand des Master-Teiles in Übereinstimmung mit dem des Slave-Teiles ein. Es sei festgehalten, daß die gewählten Definitionen für Q_m und Q_m in F i g. 3 erfordern, daß bei einem hohen Wert von Q der Wert von Qm niedrig ist, wenn der Taktimpuls auf seinen hohen Widerstand übergeht.

Ein weiteres wichtiges und neues Merkmal liegt darin, daß der Master-Teil des Flip-Flop zur Zeit der

zugstransistor 80 den Master-Takttransistor 82 über- 15 Vorderflanke des positiv gerichteten Taktimpulses C spielt. Dieser Schaltvorgang bereitet den Master-Teil 9 verriegelt wird und während der Zeit verriegelt bleibt, des Flip-Flop vor, so daß sein Leitungszustand erneut während der der Taktimpuls C groß ist. Damit ist gesteuert werden kann, entweder durch dem Master- irgendein Übergang des Zustandes des Slave-Teiles Steuertransistor 74 zugeführte Steuersignale oder durch während dieser Zeit für den Master-Teil nicht erkenndem Einstelltransistor 72 oder dem Rückstelltransistor 20 bar. Lediglich an einer Stelle während der negativ

gerichteten Rückfianke des Taktimpulses C wird der Master-Teil des Flip-Flop vorbereitet, wenn der Master-Takttransistor 82 nicht leitend vorgespannt wird. Dieser Punkt tritt um eine bestimmte Zeit später durch den Logikwiderstand 55 in den Kollektor des 25 ein, nachdem der Slave-Takttransistor 34 nichtleitend einen niedrigen Pegel aufweisenden Master-Bezugs- vorgespannt worden ist und den Slave-Teil des Fliptransistors 80 fließt, welcher unmittelbar in den
Master-Stromsenktransistor 84 weiterfließt. Das Leiten des Transistors 74 löst ein Umschalten des inneren
bistabilen Schaltelementes des Master-Teiles 9 aus, 30
und das Emitterpotential des zweiten Emitterfolgertransistors 58 wird ebenso wie die Basisspannung des
Slave-Steuertransistors 26 erniedrigt. Wenn nun das

64 zugeführte Einstell- bzw. Rückstellsignale. Liegt ein
großes Binärsignal an der Basis des Master-Steuerf-fj transistors 74, so leitet dieser Transistor und überspielt
' den Master-Bezugstransistor 70, so daß ein Strom

Taktsignal C wiederum groß wird und der Slave-

Flop fixiert, ehe der Master-Teil durch ihm zugeführte Binärsignale in seinem Leitungszustand umgesteuert wird.

Das Vorspannungssteuernetz 8, das zwischen die Kollektorstromquelle Vcc und die Emitterstromquelle Vee eingeschaltet ist, hat vier Bezugspotentialpunkte 85, 87,89 und 91, deren Potential zwischen dem Kollektorpotential Vcc und dem Emitterpotential Vee

Teil 7 vorbereitet wird, dann wird der leitende Zustand 35 liegt. Das Vorspannungssteuernetz 8 enthält einen des Slave-Teiles 7 durch ein hohes Potential an der Stromsteuertransistor 100, der mit einem Strom-Basis des Slave-Steuertransistors 30 umgeschaltet.
Ein wichtiges und neues Merkmal der Erfindung,

das bisher noch nicht in Einzelheiten beschrieben

gefügt, und ein Widerstand 114 verbindet die Diode 96 mit dem Emitterpotential Vee· Die Basen der Transistoren 94 und 100 sind gleichspannungsmäßig über

senkentransistor 94 verbunden ist, welcher wiederum mit dem Emitterpotential Vee über einen Stromsenkenwiderstand 112 gekoppelt ist. Ein Paar Tempeworden ist, liegt in der besonderen Schaltungsverbin- 40 raturstabilisierungsdioden 96 und 98 sind in den dung der Einstell- und Rückstelltransistoren 90 und 92 Basis-Emitter-Kreis des Stromsenkentransistors 94 einim Master-Steuernetz 6 und in der Verbindung der
Einstell- und Rückstelltransistoren 28, 32 und 64, 72
im Slave- bzw. im Master-Teil. Wenn zu irgendeinem
Zeitpunkt während des Taktbetriebes des erfindungs- 45 einen Pegelverschiebungswiderstand 108 miteinander gemäßen Verzögerungs-Flip-Flop den Basen der verbunden, und ein Vorspannungswiderstand 106 ist Master-Slave-Einstell- oder Rückstelltransistoren 90 an den Stromsteuertransistor 100 angeschlossen, bzw. 92 binäre Einstell- oder Rückstellsignale zu- Der erste Punkt 85 des Zwischenbezugspotentials

geführt werden, dann werden die Master- und Slave- am Emitter des Transistors 100 ist an die Basis des Takttransistoren 82 und 34 durch positiv gerichtete 50 Master-Bezugstransistors 70 angeschlossen, welcher Spannungsübergänge am Kollektor des Stromsenken- mit dem Master-Steuertransistor 74 in Differentialtransistors 86 zum Leiten vorgespannt. schaltung emittergekoppelt ist. Dieses Bezugspotential Wird beispielsweise ein positiv gerichtetes Rückstell- muß die dem Transistor 74 zugeführten Steuersignale signal R der Basis des Master-Slave-Rückstelltran- überschreiten, damit der Master-Steuertransistor 74 sistors 92 zugeführt, dann schalten die Spannungen an 55 zum Leiten und Steuern vorgespannt wird und der den Basen der Rückstelltransistoren 28 und 64 im Leitungszustand des Master-Teiles umgesteuert wird.

Master- bzw. Slave-Teil auf einen hohen Logikpegel zu einer bestimmten Zeit um, ehe die Spannung am Kollektor des Stromsenkentransistors 86 niedrig wird und die Slave- und Master-Takttransistoren 34 und zum Leiten vorspannt. Ist auf diese Weise der Slave-Takttransistor 34 leitend vorgespannt und befindet sich die Basis des Rückstelltransistors 28 auf einer hohen Spannung, dann wird der Slave-Teil des Flip-

Der Punkt 87, dessen Spannung um zwei Diodenspannungsabfälle (2 Vbe) unter der Spannung des Punktes 85 liegt, ist mit der Basis des Slave-Bezugstransistors 36 verbunden, und der Punkt 89, dessen Spannung etwas über dem Potential des Punktes 87 liegt, ist mit der Basis des Master-Bezugstransistors 80 verbunden. Da das dem Master-Bezugstransistor 80 zugeführte Potential etwas niedriger ist als das dem

Flop unmittelbar zurückgestellt, und zwar im wesent- 6g Slave-Bezugstransistor 36 zugeführte Bezugspotential, liehen gleichzeitig mit dem Rückstellen des Master- bringen also Taktsignale C, die gleichzeitig den Slave-Teiles. Der Slave-Teil 7 ist dann nicht von einer
Änderung des Leitungszustandes des Master-Teiles 9

und Master-Takttransistoren 34 und 82 zugeführt werden, den Takttransistor 82 zum Leiten und über-

9 10

spielen somit den Master-Bezugstransistor 80, ehe der Werttabelle

Slave-Takttransistor 34 zum Leiten vorgespannt wird .

und den Slave-Transistor 36 überspielt. Diese Vor- Widerstand JNr.

Spannungsordnung sorgt dafür, daß der Leitungs- 33 50 Ohm

zustand des Master-Teiles 9 fixiert wird, ehe die 5 40 , 100 Ohm

Master-Flip-Flop-Information in den Slave-Teil 7 42 100 Ohm

überführt wird. ₄₆ 600 Ohm

Der Punkt 91 am Emitter des Stromsenkentran- 47

sistors 94 ist mit den Stromsenkentransistoren 84 und ,_R " '

38 im Master- bzw. Slave-Teil verbunden. Diese 10 ™ ; 176 Oh

beiden letztgenannten Stromsenkentransistoren, welche

sich an der Grundfläche einer tannenbaumähnlichen ^O ■ · 244 Ohm

Transistoranordnung im Master- bzw. im Slave-Teil ⁵I .···;;' ^ ^*¹⁰¹

befinden, nehmen den gesamten durch den Master- 52 20 Ohm

bzw. Slave-Teil fließenden Strom auf. 15 53 100 Ohm

Das Vorspannungssteuernetz 8 versorgt den Master- 55 ; 100 Ohm

und den Slave-Teil des Flip-Flop mit festen Vor- 57 244 Ohm

Spannungspotentialen, die für einen korrekten und 59 [ 244 Ohm

stabilen Betrieb der Schaltung erforderlich sind, und 93 95 Ohm

macht die Verwendung zusätzlicher Stromversorgungs- 20 ·····.- ^ ^^

teile, welche Spannungen zwischen den Pegeln Vco _Q7 ." " ~₄₄ p._h

und VEE liefern, überflüssig. Das Vorspannungs- " ;; '

steuernetz 8 sorgt zusätzlich für konstante Bezugs- ¹⁰⁶ · ·."·.. ^{263 ühm}

spannungen, wenn sich der Mittelwert der Logik- 108 1340 0hm

signale ändert, und verbessert die Störunempfindlich- 25 112 ..'.. 805 Ohm

keit des Flip-Flop bei Schwankungen der Umgebungs- 114 253 Ohm

temperatur und der Versorgungsspannung. 120 42 Ohm

Die folgende Tabelle gibt die Widerstands- und

Spannungswerte eines aufgebauten Ausführungsbei- Spannung

spiels wieder, ohne daß diese Werte etwa eine Ein- 3° Vee , · ·. —5,2 Volt

schränkung der Erfindung bedeuten würden. ^: Vco · ■ 0 Volt

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Mit Stromübernahme nach dem Master-Slave-Prinzip arbeitender bistabiler Einphasenverzögerungsmultivibrator (D-Flip-Flop) mit einem Logikinformationseingang und zwei komplementären Logikausgängen, mit je einem Takt-, Voreinstell- und Rückstelleingang, dadurch gekennzeichnet, daß bei Anliegen eines Taktsignals eines ersten Logikpegels der Master-Teil (9)

in einem festen, von Änderungen am Informationseingang unabhängigen Leitungszustand gehalten wird, während der Slave-Teil für eine Umschaltung seines Leitungszustandes vorbereitet wird, daß bei Übergang des binären Taktsignals auf einen zweiten Logikpegel der Leitungszustand des Slave-Teiles von Änderungen seiner Eingänge unabhängig festgehalten wird, während der Master-Teil (9) zur Übernahme der an seinem Informationseingang (An) anstehenden Logikinformation vorbereitet wird, daß die Eingänge für die Voreinstellung (S) und Rückstellung (R) eine asynchrone, von den binären Taktsignalen unabhängige Steuerung von Master- (9) und Slave-Teil (7) ermöglichen, und daß Master- (9) und Slave-Teil (7) in Reihe geschaltete und aus zwei in Differenzschaltung betriebenen Transistoren bestehende Transistorenpaare aufweisen, von denen je ein Transistor, mit einer festen Vorspannung versehen als Bezugstransistor, der andere als Steuer- oder Takttransistor bzw. beide als Steuertransistoren dienen.

2. Flip-Flop nach Anspruch 1, dadurch gekennzeichnet, daß ein mit einem Eingang (15) verbundener Takttransistor (88) parallel zu einem mit einem Eingang (17) verbundenen Voreinstelltransistor (90) und einem mit einem Eingang (19) verbundenen Rückstelltransistor (92) geschaltet ist, daß die Parallelschaltung dieser Transistoren (88, 90, 91) mit Takttransistoren (82, 34) im Master- (9) und Slave-Teil (7) derart verbunden ist, daß bei Anlegen der entsprechenden Signale an die Takt-, Voranstell- bzw. Rückstelleingänge (15, 17, 19) die Takttransistoren (82,34) durchgesteuert werden.

3. Flip-Flop nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß ein Slave-Bezugstransistor (36) in Differenzschaltung mit dem Slave-Takttransistor (34) verbunden ist, daß der Slave-Takttransistor (34) den Slave-Bezugstransistor (36) überbrückt und eine Umschaltung des Leitungszustandes des Slave-Teiles (7) vorbereitet, wenn die Taktimpulse (C) den ersten vorbestimmten Logikpegel einnehmen, daß der Master-Takttransistor (82) in Differenzschaltung mit einem ersten Master-Bezugstransistor (80) verbunden ist und diesen überbrückt, wenn die ihm zugeführten Taktsignale (C) den ersten vorbestimmten Logikpegel erreichen, daß die Taktsignale (C) den Master-Teil (9) in einem festen Leitungszustand halten, während der Slave-Takttransistor (34) leitet, daß ein Master-Steuertransistor (74) in Differenzschaltung mit einem zweiten Bezugstransistor (70) verbunden und an einen ersten Master-Bezugstransistor (80) geschaltet ist und den Leitungszustand des Master-Teiles (9) umschaltet, wenn der Master-Bezugstransistor (80) leitet.

4. Flip-Flop nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß ein erster und zweiter Emitterfolgertransistor (10, 12) über Kreuz mit einem ersten bzw. zweiten Haltetransistor (16, 14) zu einer bistabilen Schaltung zusammengeschaltet sind, bei der der erste und der zweite Haltetransistor (16 bzw. 14) abwechselnd leiten, wenn der Slave-Teil (7) zwischen seinen beiden stabilen Zuständen hin- und hergeschaltet wird, daß parallel zu dem ersten und dem zweiten Haltetransistor (16, 14) Eingangstransistoren (26, 30) geschaltet sind, denen binäre Signale zur Steuerung des Leitungszustandes des Slave-Teiles (7) zugeführt werden, daß der Master-Teil (9) einen ersten und einen zweiten Emitterfolgertransistor (56, 58) aufweist, die über Kreuz mit einem ersten bzw. zweiten Haltetransistor (62, 60) zu einer bistabilen Schaltung zusammengeführt sind, in der der erste und der zweite Haltetransistor (62, 60) abwechselnd leiten, wenn der Master-Teil (9) zwischen seinen beiden bistabilen Zuständen hin- und hergeschaltet wird, daß der Master-Takttransistor (82) mit dem ersten und zweiten Haltetransistor (62, 60) des Master-Teiles (9) zur Steuerung von dessen Leitungszustand verbunden ist, daß ein Master-Steuertransistor (74) in Differenzschaltung mit einem zweiten Master-Bezugstransistor (70) verbunden ist und diesen überbrückt, wenn das ihm zugeführte Signal einen bestimmten Pegel erreicht und der erste Master-Bezugstransistor (80) leitend vorgespannt ist.