DE2335296C2 - Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von Daten - Google Patents
Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von DatenInfo
- Publication number
- DE2335296C2 DE2335296C2 DE19732335296 DE2335296A DE2335296C2 DE 2335296 C2 DE2335296 C2 DE 2335296C2 DE 19732335296 DE19732335296 DE 19732335296 DE 2335296 A DE2335296 A DE 2335296A DE 2335296 C2 DE2335296 C2 DE 2335296C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- monoflop
- output
- circuit arrangement
- square
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radar Systems Or Details Thereof (AREA)
- Pulse Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei
einer Übertragung von Daten, bei der eine größte zugelassene Schrittgeschwindigkeit nicht überschritten
werden darf, bei der die Daten in Form eines Rechtecksignals vorliegen, bei der ein Monoflop vorgesehen ist,
dessen Verzögerungszeit so groß ist wie die Schrittdauer, die der größten zugelassenen Schrittgeschwindigkeit
zugeordnet ist und bei der ein Signal am Ausgang des Monoflops und das Rechtecksignal einer
Gatterschaltung zugeführt werden.
Bei einer Übertragung von Daten in taktgebundener ίο Weise wird die Schrittgeschwindigkeit durch einen
Taktgenerator in einem Datensender festgelegt. Mit Hilfe des Taktgenerators wird die Schrittgeschwindigkeit
so eingestellt, daß eine größte auf einer Übertragungsstrecke zugelassene Schrittgeschwindigkeit nicht
überschritten wird.
Eine »transparente«, d. h. nicht taktgebundene Übertragung von Daten mit unterschiedlicher Schrittgeschwindigkeit
erfordert dagegen besondere Maßnahmen, um zu verhindern, daß die Daten mit einer
Schrittgeschwindigkeit übertragen werden, die größer ist als die größte auf der Übertragungsstrecke zugelassene
Schrittgeschwindigkeit.
Es wäre denkbar, zur Begrenzung der Schrittgeschwindigkeit dem Datensender einen beispielsweise
aus Spulen und Kondensatoren aufgebauten Tiefpaß vorzuschalten. Die Grenzfrequenz des Tiefpasses muß
so festgelegt sein, daß nur Signale durchgelassen werden, deren Schrittdauer nicht kleiner ist als die
Schrittdauer, die einer Übertragung von Daten mit der größten zugelassenen Schrittgeschwindigkeit zugeordnet
ist.
Ein derartiger Tiefpaß muß eine rechteckförmige
Dämpfungskurve besitzen und seine Grenzfrequenz mit großer Konstanz beibehalten. Eine Erfüllung dieser Anforderungen
bedeutet jedoch einen großen Aufwand an Bauelementen, einen großen Platzbedarf und erhebliche
Kosten. Außerdem ist bei einer Änderung der größten zugelassenen Schrittgeschwindigkeit eine Änderung der
Grenzfrequenz des Tiefpasses sehr umständlich durchzuführen.
Aus der DE-AS 18 04 719 ist eine Schaltungsanordnung zum Messen der Schrittdauer von Datensignalen
bekannt. Mit Hilfe dieser Schaltungsanordnung wird die Form der Datensignale mit der durch ein Toleranzschema
festgelegten Form verglichen, und es werden diejenigen Datensignale angezeigt, die die inneren und
die äußeren Grenzen des Toleranzschemas überschreiten.
Das Messen der Schrittdauer von Datensignalen ist weiterhin aus NTF 25,1962, S. 101 bis 108 bekannt. Dort
wird auf einen Zeittoleranzdetektor hingewiesen, der eine Wiederholung der Übertragung der Datensignale
verlangt, wenn die Nulldurchgänge der Datensignale nicht innerhalb eines Toleranzbereiches liegen.
Diese beiden bekannten Schaltungsanordnungen eignen sich jedoch nicht zum Begrenzen der Schrittgeschwindigkeit
von Datensignalen, da sie alle Datensignale als fehlerhaft anzeigen, deren Schrittdauer
größer oder kleiner ist als eine durch das Toleranzschema vorgegebene Sollschrittdauer.
E sind bereits Schaltungsanordnungen zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung
von Daten bekannt, die ein Monoflop oder ein Zeitglied enthalten, dessen Verzögerungszeit gleich ist einer
kleinsten zulässigen Schrittdauer. Derartige Schaltungsanordnungen sind beispielsweise in der DE-OS
2103 435 und der schweizerischen Patentschrift 4 65 005 angegeben. Von diesen Schaltungsanord-
nungen können jedoch auch vorübergehend Signale abgegeben werden, deren Schrittdauer kleiner ist als die
kleinste zulässige Schrittdauer. Außerdem werden bei diesen bekannten Schaltungsanordnungen nach einer
Sperrung keine Signale am Ausgang abgegeben, so daß die Unterbrechung der Signale vom Datenempfänger
fälschlicherweise als Leitungsbruch interpretiert werden kann.
Aus der DE-PS 11 69 494 ist eine Schaltungsanordnung bekannt, die auch dann Signale mit einer Schrittdauer,
die gleich ist der Verzögerungszeit eines Monoflops, an ihrem Ausgang abgibt, wenn am Eingang
Rechtecksignale anliegen, deren Schrittdauer kleiner ist als die zulässige kleinste Schrittdauer. Diese Schaltungsanordnung
spricht jedoch nur auf Änderungen der Binärwerte des Rechtecksignals in einer Richtung an, so
daß beispielsweise positive Impulse, deren Dauer kleiner ist als die kleinste zulässige Schrittdauer, ungehindert
zum Ausgang durchgeschaltet werden, wenn der Zwischenraum zwischen den Impulsen größer ist als die
Verzögerungszeit des Monoflops.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit
bei einer Übertragung von Daten anzugeben, bei der sichergestellt ist, daß an ihrem Ausgang
keine Signale abgegeben werden, deren Schrittdauer kleiner ist als eine kleinste zulässige Schrittdauer und an
deren Ausgang auch dann Signale abgegeben werden, wenn die Rechtecksignale an ihrem Eingang eine
Schrittdauer aufweisen, die kleiner ist als die kleinste zulässige Schrittdauer.
Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art
dadurch gelöst, daß die Gatterschaltung an ein Flipflop Setz- bzw. Rücksetzsignale abgibt, wenn das Signal am
Ausgang des Monoflops einen ersten und das Rechtecksignal den ersten bzw. einen zweiten Binärwert annehmen
und die keine Setz- oder Rücksetzsignale abgibt, solange das Signal am Ausgang des Monoflops
den zweiten Binärwert annimmt, daß ein Signal am Ausgang des Flipflops einerseits dem Ausgang der Schaltungsanordnung
und andererseits einem Differenzierglied zugeführt wird und daß das Differenzierglied bei
jeder Änderung des Signals an das Monoflop einen Impuls abgibt, der das Monoflop veranlaßt, an seinem
Ausgang für die Dauer der Verzögerungszeit den zweiten Binärwert abzugeben.
Die Schaltungsanordnung gemäß der Erfindung hat die Vorteile, daß sie eine rechteckförmige Dämpfungskurve besitzt, deren Grenzfrequenz sehr einfach über
die Verzögerungszeit des Monoflops eingestellt und auf andere Schrittgeschwindigkeiten umgestellt werden
kann, daß sie mit Hilfe von handelsüblichen integrierten Schaltkreisen raumsparend und kostengünstig aufgebaut
werden kann und daß eine eingestellte Grenzfrequenz eine geringe Temperaturabhängigkeit besitzt.
Falls Rechtecksignale mit einer Schrittdauer übertragen werden sollen, die gleich der Verzögerungszeit des
Monoflops ist und die Schrittdauer infolge von Verzerrungen verkürzt wird, wirkt die Schaltungsanordnung
als Entzerrer, da sie keine Signale abgeben kann, deren Schrittdauer kleiner ist als die Verzögerungszeit. Falls
Rechtecksignale mit einer Schrittdauer übertragen werden sollen, die kleiner ist als die Verzögerungszeit
des Monoflops, werden am Ausgang Signale abgegeben, deren Schrittdauer nicht kleiner ist als die Verzögerungszeit.
Die Schaltungsanordnung besitzt dadurch den Vorteil, daß vom Datensender auch in diesem Fall Signale abgegeben werden und die Übertragung
von Daten zu einem Datenempfänger nicht völlig unterbrochen wird, was gegebenenfalls zu einer unerwünschten
Signalisierung »Leitungsbruch« od. dgl. führen könnte. Außerdem ist dadurch sichergestellt, daß
ohne manuellen Eingriff wieder eine richtige Übertragung von Daten erfolgt, sobald die Schrittdauer nicht
mehr kleiner ist als die Verzögerungszeit des Monoflops.
ίο Die Schaltungsanordnung erfordert einen besonders
geringen Aufwand, wenn die Gatterschaltung aus einem ersten NAND-Glied und einem zweiten NAND-Glied
aufgebaut ist, wenn das Signal am Ausgang des Monoflops den beiden NAND-Gliedern an je einem ersten
Eingang zugeführt wird, wenn das Rechtecksignal einem zweiten Eingang des ersten NAND-Glieds zugeführt
wird, das an seinem Ausgang das Setzsignal abgibt und wenn das Setzsignal einem zweiten Eingang
des zweiten NAND-Glieds zugeführt wird, das an seinem Ausgang das Rücksetzsignal abgibt.
Falls ein Monoflop verwendet wird, dessen Erholzeit größer ist als die Laufzeit eines Signals durch die Gatterschaltung,
das Flip-Flop und das Differenzierglied, ist es zum Ausgleich der Erholzeit vorteilhaft, wenn
zwischen das Monoflop und der Gatterschaltung ein Zeitglied eingefügt ist, das eine Änderung des Signals
vom zweiten zum ersten Binärwert um eine Zeit verzögert, die ungefähr gleich ist der Erholzeit des Monoflops.
Die größte zugelassene Schrittgeschwindigkeit kann besonders einfach eingestellt oder geändert werden,
wenn zur Einstellung der Verzögerungszeit des Monoflops ein Widerstand, dessen Widerstandswert veränderbar
ist, und ein Kondensator vorgesehen sind.
Eine besonders geringe Temperaturabhängigkeit der größten zugelassenen Schrittgeschwindigkeit wird erreicht,
wenn die Kennwerte des Widerstands und des Kondensators zueinander inverse Temperaturkoeffizienten
besitzen.
Im folgenden wird ein Ausführungsbeispiel einer Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit
bei einer Übertragung von Daten an Hand von Zeichnungen näher beschrieben. Es zeigt
F i g. 1 ein Blockschaltbild der Schaltungsanordnung, F i g. 2 ein Schaltbild eines bevorzugten Ausführungsbeispiels der Schaltungsanordnung,
F i g. 1 ein Blockschaltbild der Schaltungsanordnung, F i g. 2 ein Schaltbild eines bevorzugten Ausführungsbeispiels der Schaltungsanordnung,
Fig.3 ein Zeitdiagramm bei einer Schrittgeschwindigkeit,
die größer ist als eine größte zugelassene Schrittgeschwindigkeit,
Fig.4 ein Zeitdiagramm bei einer Schrittgeschwindigkeit,
die gleich ist einer größten zugelassenen Schrittgeschwindigkeit,
F i g. 5 ein Zeitdiagramm bei einer Schrittgeschwindigkeit, die kleiner ist als eine größte zugelassene
Schrittgeschwindigkeit.
Bei dem in F i g. 1 dargestellten Blockschaltbild der Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit
bei einer Übertragung von Daten werden die Daten einem Eingang E zugeführt. Es wird angenommen,
daß die Daten in Form von Rechtecksignalen e vorliegen, die die mit 1 oder 0 bezeichneten Binärwerte annehmen können. Die den beiden Binärwerten
zugeordneten Spannungspegel sollen so gewählt werden, daß sie für eine Ansteuerung der verwendeten
Schaltelemente geeignet sind. Falls die Daten beispielsweise in Form von Doppelstromsignalen vorliegen, ist
eine nicht dargestellte Umsetzerschaltung erforderlich, die die Doppelstromsignale in geeignete Rechtecksi-
gnale e umsetzt. Eine derartige Umsetzerschaltung kann beispielsweise mit Hilfe eines als Schalter betriebenen
Transistors aufgebaut werden.
Das Rechtecksignal e wird einem ersten Eingang einer Gatterschaltung G zugeführt. Falls an einem
zweiten Eingang der Gatterschaltung G der Binärwert 1 liegt, wird der momentane Binärwert des Rechtecksignals
an ein Flip-Flop F durchgeschaltet, das diesen momentanen Binärwert einspeichert. Ein Signal f, das
men sind Signale dargestellt, wie sie an verschiedenen
Punkten der Schaltungsanordnung nach Fig. 2 auftreten.
In Abszissenrichtung ist die Zeit t und in Ordina^ tenrichtung sind die Amplituden der Signale aufgetra-5
gen. Da alle Signale Binärsignale sind, können sie nur die mit 0 und 1 bezeichneten Binärwerte annehmen.
Die F i g. 3 bis 5 zeigen das Rechtecksignal c, wie es der Schaltungsanordnung am Eingang E angeboten
wird. Aus Gründen der Anschaulichkeit wird für die am Ausgang des Flip-Flops Fabgegeben wird, wird io Darstellung angenommen, daß es innerhalb jeder Figur
einerseits über einen Ausgang A der Schaltungsanord- eine konstante Schrittdauer besitzt. Weiterhin zeigen
nung einem Datensender und andererseits einem Diffe- die F i g. 3 bis 5 das Signal m, das am Ausgang des Zeitrenzierglied
D zugeführt. Bei jeder Änderung des Si- glieds Zabgegeben wird.
gnals /gibt das Differenzierglied Deinen Impuls Jan Die Verzögerungszeit des Monoflops M soll in dem
ein Monoflop M (Monostabile Kippstufe) ab. Dieser i5 Ausführungsbeispiel so eingestellt sein, daß die Schal-Impuls
dkippt das Monoflop Min seine labile Lage. tungsanordnung eine Übertragung von Daten nur bis
Die Verzögerungszeit des Monoflops M ist gleich zu einer Schrittgeschwindigkeit von 4,8 kBd erlaubt,
oder innerhalb einer zulässigen Zeittoleranz kleiner als Unter Berücksichtigung von Toleranzen der Kennwcrdie
Schrittdauer des Rechtecksignals e bei einer Über- te der in der Schaltungsanordnung verwendeten
tragung von Daten mit einer größten zugelassenen 2o Schaltelemente soll im ungünstigsten Fall eine Übertra-Schrittgeschwindigkeit.
Ein Signal m, das am Ausgang gung von Daten mit einer Schrittgeschwindigkeit von
höchstens 5,7 kBd zugelassen sein. Die Verzögerungszeit wird so gewählt, daß sie nicht größer ist als die
Schrittdauer der Rechtecksignale e bei einer Übertraflop M sich in seiner stabilen bzw. labilen Lage befin- 25 gung von Daten mit einer Schrittgeschwindigeit von
det. Während sich das Monoflop M in seiner labilen 4,8 kBd, aber größer ist als die Schrittdauer bei einer
Übertragung mit einer Schrittgeschwindigkeit von 5,7 kBd.
Außerdem zeigen die F i g. 3 bis 5 ein Setzsignal s
des Monoflops M abgegeben wird, wird dem zweiten Eingang der Gatterschaltung G zugeführt. Das Signal
m nimmt den Binärwert 1 bzw. 0 an, wenn das MonoLage befindet und damit das Signal m den Binärwert 0
besitzt, verhindert die Gatterschaltung G ein Durchschalten des Rechtecksignals e zum Flip-Flop F. Alle
Rechtecksignale e.die während der Zeit, in der sich das 30 und ein Rücksetzsignal r. die von der Gatterschaltung
G an das Flip-Flop Fabgegeben werden, das Signal f.
das am Ausgang des Flip-Flops Fabgegeben wird, und Impulse d, die von dem Differenzierglicd D abgegeben
werden.
Bei dem in F i g. 3 dargestellten Rechtecksignal c wird angenommen, daß es eine Schrittdauer besitzt, die
einer Schrittgeschwindigkeit von 7,2 kBd zugeordnet ist. Diese Schrittgeschwindigkeit ist größer als die
größte zugelassene Schrittgeschwindigkeit. Einem cr-
Monoflop M in seiner labilen Lage befindet, dem Eingang E angeboten werden, werden damit nicht in das
Flip-Flop Fübernommen und am Ausgang A der Schaltungsanordnung
wird damit keine Signaländerung an den Datensender abgegeben. 35
Nach Ablauf der Verzögerungszeit kippt das Monoflop M wieder in seine stabile Lage zurück und das
Signal m nimmt den Binärwert 1 an. Über die Gatterschaltung G wird wieder der momentane Binärwert des
Rechtecksignals e in das Flip-Flop F eingespeichert. 40 sten Eingang eines NAND-Glieds /VI in der Gatter-Falls sich durch das neue Einspeichern das Signal iam schaltung G wird das Rechtecksignal eund einem zwei-Ausgang des Flip-Flops Fänden, wird über das Diffe- ten Eingang wird das Signal /7; zugeführt. Es wird angerenzierglied D wieder das Monoflop M in seine labile nommen, daß sich das Monoflop M in seiner stabilen Lage gekippt. Damit wird erneut verhindert, daß wäh- Lage befindet und das Signal /7; damit den Binärwert 1 rend der Verzögerungszeit des Monoflops M an den 45 besitzt.
Signal m nimmt den Binärwert 1 an. Über die Gatterschaltung G wird wieder der momentane Binärwert des
Rechtecksignals e in das Flip-Flop F eingespeichert. 40 sten Eingang eines NAND-Glieds /VI in der Gatter-Falls sich durch das neue Einspeichern das Signal iam schaltung G wird das Rechtecksignal eund einem zwei-Ausgang des Flip-Flops Fänden, wird über das Diffe- ten Eingang wird das Signal /7; zugeführt. Es wird angerenzierglied D wieder das Monoflop M in seine labile nommen, daß sich das Monoflop M in seiner stabilen Lage gekippt. Damit wird erneut verhindert, daß wäh- Lage befindet und das Signal /7; damit den Binärwert 1 rend der Verzögerungszeit des Monoflops M an den 45 besitzt.
Datensender Signaländerungen abgegeben werden. Zum Zeitpunkt /1 in F i g. 3 ändert das Rechtecksi-
AIIe Rechtecksignale e, deren Schrittdauer kleiner ist gnal e seinen Binärwert von 0 auf 1. Das Setzsignal s,
als die Verzögerungszeit des Monoflops M, werden auf das am Ausgang des NAND-Glieds /Vl abgegeben
diese Weise durch die Schaltungsanordnung verlängert. wird, ändert damit seinen Binärwert von 1 auf 0 und
Dagegen werden alle Rechtecksignale e, deren Schritt- 50 setzt das aus zwei weiteren NAND-Gliedern Ni und
dauer größer ist als die Verzögerungszeit, unverändert N4 aufgebaute Flip-Flop F. Das Signal /"am Ausgang
zum Datensender durchgeschaltet. des Flip-Flops F nimmt den Binärwert 1 an. Es wird
Das in F i g. 2 dargestellte Schaltbild eines bevorzug- zusammen mit seinem inversen Signal am zweiten Aus-
ten Ausführungsbeispiels einer Schaltungsanordnung gang des Flip-Flops Fdem Differenzierglied D angebozur
Begrenzung der Schrittgeschwindigkeit zeigt, wie 55 ten.
die Gatterschaltung G, das Flip-Flop F, das Differen- Das Differenzierglied D ist in dem in F i g. 2 dargezierglied
D und das Monoflop M aufgebaut sind. stellten Ausführungsbeispiel aus zwei Kondensatoren
Außerdem zeigt die F i g. 2 ein Zeitglied Z1 das zwi- CX und Cl, aus vier Dioden Di bis M und einem
sehen das Monoflop Mund die Gatterschaltung C ein- Widerstand R\ aufgebaut. Infolge der Änderung der
gefügt ist. Das Zeitglied Z verzögert die positiven Flan- 60 Binärwerte der Signale an den Ausgängen des Flipken
des Signals am Ausgang des Monoflops M, um die Flops F gibt das Differenzierglied D an das Monoflop
Erholzeit des Monoflops M auszugleichen. Durch das Meinen kurzen invertierten Impuls dab.
Zeitglied wird sichergestellt, daß der Impuls d nicht frü- Das Monoflop M ist in dem Ausführungsbeispiel aus
her eintreffen kann, bevor das Monoflop Mseine Ruhe- einem NAND-Gatter Λ/5, einem Inverter /1, zwei Diolage
erreicht hat. Weitere Einzelheiten der F i g. 2 wer- 65 den DS und Do, zwei Widerständen R2 und /?3 und
den zusammen mit den in den F i g. 3 bis 5 dargestellten einem Kondensator C3 aufgebaut. Der Widerstand R2
Zeitdiagrammen beschrieben. ist als veränderbarer Widerstand ausgeführt, und er In den in den F i g. 3 bis 5 dargestellten Zeitdiagram- dient zusammen mit dem Kondensator C3 zur Einstel-
lung der Verzögerungszeit. Eine geringe Abhängigkeit der eingestellten Verzögerungszeit von der Temperatur
wird erreicht, wenn die Kennwerte des Widerstandes R2 und des Kondensators C3 entgegengesetzte
Temperaturkoeffizienten besitzen. Selbstverständlich können auch andere Monoflops verwendet werden, wie
sie z. B. als integrierte Schaltkreise im Handel erhältlich sind.
Der Impuls d setzt das Monoflop M in seine labile Lage und das Ausgangssignal des Monoflops M nimmt
damit den Binärwert 0 an. Es wird dem Zeitglied Z zugeführt, das aus zwei Invertern 12 und ß, einem
Widerstand RA, einer Diode DJ und einem Kondensator C4 aufgebaut ist. Da das Zeitglied nur die positiven
Flanken von Signalen verzögert, wird das Ausgangssi- 1S
gnal des Monoflops M ohne Verzögerung zur Gatterschaltung G durchgeschaltet.
Das Setzsignal s am Ausgang des ersten NAND-Glieds Ni nimmt unabhängig vom Binärwert des
Rechtecksignals e den Binärwert 1 an und das Setzen des Flip-Flops Fwird beendet.
Solange die Verzögerungszeit des Monoflops M abläuft, kann sich der Binärwert des Signals /damit nicht
verändern.
Nach Ablauf der Verzögerungszeit kippt zum Zeitpunkt Ω. das Monoflop M wieder in seine stabile Lage
zurück. Das Signal am Ausgang des Monoflops M wird jetzt durch das Zeitglied verzögert. Nach der Verzögerung
wird das NAND-Glied Ni wieder freigegeben. Da jedoch in der Zwischenzeit das Rechtecksignal e den
Binärwert 0 angenommen hat, behält das Setzsignal s den Binärwert 1 bei.
Das Signal m wird auch einem ersten Eingang eines
weiteren NAND-Glieds N2 zugeführt. Einem zweiten Eingang dieses NAND-Glieds Λ/2 wird das Setzsignal s
angeboten. Da beide Signale an den Eingängen den Binärwert 1 besitzen, wird am Ausgang des NAND-Glieds
Λ/2 ein Rücksetzsignal r abgegeben. Das Rücksetzsignal
r setzt das Flip-Flop Fwieder zurück und das Signal /am Ausgang des Flip-Flops Fnimmt den Binärwert
0 an. Durch die Änderung des Signals /"erzeugt das Differenzierglied D wieder einen Impuls d, der das
Monoflop M wieder in seine labile Lage kippt und ein Durchschalten des Rechtecksignals e zum Flip-Flop F
verhindert. Nach dem erneuten Ablauf der Verzögerungszeit
des Monoflops M wird zum Zeitpunkt i3 wieder der augenblickliche Binärwert des Rechtecksignals
e in das Flip-Flop Fübeinommen usw.
Wie man aus der F i g. 3 sieht, ist die Schrittdauer des Signals /"am Ausgang A der Schaltungsanordnung nicht
kleiner als die Verzögerungszeit des Monoflops M. Da die Verzögerungszeit so eingestellt wurde, daß sie
gleich ist der Schrittdauer bei einer Übertragung von Daten mit einer Schrittgeschwindigkeit von 4,8 kBd,
wird folglich am Ausgang A der Schaltungsanordnung kein Signal /"mit einer Schrittdauer abgegeben, die kleiner
ist als die bei einer Schrittgeschwindigkeit von 4,8 kBd vorhandene Schrittdauer.
In der F i g. 4 wird angenommen, daß das Rechtecksignal e eine Schrittdauer besitzt, die einer Übertragung
von Daten mit einer Schrittgeschwindigkeit von 4,8 kBd zugeordnet ist. Diese Schrittgeschwindigkeit ist
in dem Ausführungsbeispiel gleich der größten zugelassenen Schrittgeschwindigkeit.
Zum Zeitpunkt i4 ändert das Rechtecksignal e seinen Binärwert von 0 auf 1. Wie bereits bei der F i g. 3 beschrieben
wurde, wird das Flip-Flop Fgesetzt und das Monoflop Min seine labile Lage gekippt.
Nach Ablauf der Verzögerungszeit kippt das Mono- · flop M zum Zeitpunkt S wieder in seine stabile Lage
zurück und das Signal m nimmt den Binärwert 1 an. Da sich in der Zwischenzeit der Binärwert des Rechtecksignals
e nicht geändert hat, wird erneut ein Setzsignal s an der Gatterschaltung G abgegeben. Da das Flip-Flop
F bereits gesetzt ist, bleibt das Setzsignal s ohne Einfluß. Unmittelbar nach dem Zeitpunkt ö ändert das
Rechtecksignal e seinen Binärwert von 1 auf 0. Da das Monoflop M in seiner stabilen Lage bleibt, nimmt das
Setzsignal s wieder den Binärwert 1 an. Im Anschluß daran gibt die Gatterschaltung G ein Rücksetzsignal r
an das Flip-Flop Fab. Das Flip-Flop Fwird zurückgesetzt und das Signal /"nimmt damit den Binärwert 0 an.
Infolge der Änderung des Signals /gibt das Differenzierglied £>den Impuls dan das Monoflop Mund kippt
es erneut in die labile Lage.
Zum Zeitpunkt 16 kippt das Monoflop M in seine stabile Lage zurück. Da sich der Binärwert des Rechtecksignals
e in der Zwischenzeit wieder nicht geändert hat, gibt die Gatterschaltung erneut ein Rücksetzsignal
r ab, das jedoch ohne Wirkung bleibt, da das Flip-Flop F bereits zurückgesetzt ist. Nach der darauffolgenden
Änderung des Binärwertes des Rechtecksignals e von 0 auf 1 gibt die Gatterschaltung G erneut ein Setzsignal s
ab und setzt das Flip-Flop Fwieder usw.
Wie man aus der F i g. 4 sieht, besitzt das Signal /am Ausgang A dieselbe Schrittdauer wie das Rechtecksignal
e am Eingang E Das Rechtecksignal e wird folglich ungehindert durch die Schaltungsanordnung durchgelassen,
wenn es eine Schrittdauer besitzt, die gleich der Verzögerungszeit des Monoflops M ist.
Falls die Schrittdauer des Rechtecksignals e infolge von Verzerrungen teilweise verkürzt wird, kann das
Rechtecksignal e durch die Schaltungsanordnung entzerrt werden. Die Entzerrerwirkung beruht darauf, daß
von der Schaltung keine Signale abgegeben werden, deren Schrittdauer kleiner ist als die Verzögerungszeit
des Monoflops M. Ein Signal, dessen Schrittdauer infolge von Verzerrungen verkürzt wurde, wird durch die
Schaltungsanordnung auf eine Schrittdauer verlängert, die gleich der Verzögerungszeit des Monoflops Mist.
In der F i g. 5 wird angenommen, daß das Rechtecksignal
e eine Schrittdauer besitzt, die einer Übertragung von Daten bei einer Schrittgeschwindigkeit von
3,6 kBd zugeordnet ist. Diese Schrittgeschwindigkeit ist kleiner als die größte im Ausführungsbeispiel zugelassene
Schrittgeschwindigkeit.
Zum Zeitpunkt ü ändert das Rechtecksignal e seinen Binärwert von 0 auf 1. Wie bereits in den F i g. 3 und 4
beschrieben wurde, werden das Flip-Flop Fgesetzt und das Monoflop M in seine labile Lage gebracht. Nach
Ablauf der Verzögerungszeit nimmt das Signal m zum Zeitpunkt /8 den Binärwert 1 an. Da sich ähnlich wie in
F i g. 4 der Binärwert des Rechtecksignals e in der Zwischenzweit nicht geändert hat, wird erneut ein Setzsignal
s abgegeben. Es bleibt jedoch ohne Wirkung, da das Flip-Flop Fbereits gesetzt ist.
Zum Zeitpunkt (9 ändert sich der Binärwert des Rechtecksignals e von 1 auf 0. Die Gatterschaltung G
gibt ein Rücksetzsignal ran das Flip-Flop ab und setzt
dieses wieder zurück. Im Anschluß daran erzeugt das Differenzierglied D einen Impuls d, der das Monoflop
M wieder in seine labile Lage bringt.
Das in F i g. 5 dargestellte Zeitdiagramm unterscheidet sich von dem in F i g. 4 dargestellten Zeitdiagramm
nur dadurch, daß das Monoflop M langer in seiner stabilen Lage bleibt und daß die vor den Flanken des
809 648/232
Rechtecksignals e auftretenden Setz- und Rücksetzsignale s und r damit ebenfalls länger sind. Das Signal f
am Ausgang A der Schaltungsanordnung hat dieselbe Schrittdauer wie das Rechtecksignal earn Eingang £.
Aus den F i g. 3 bis 5 wird ersichtlich, daß die Schaltungsanordnung
nur Rechtecksignale e durchläßt, deren Schrittdauer nicht kleiner ist als die der größten
zugelassenen Schrittgeschwindigkeiten zugeordnete Schrittdauer. Falls die Rechtecksignale e jedoch eine
kleinere Schrittdauer besitzen, werden diese in Signale umgeformt, deren Schrittdauer ebenfalls nicht kleiner
10
ist als die der größten zugelassenen Schrittgeschwindigkeit zugeordnete Schrittdauer.
Es ist selbstverständlich, daß an Stelle der im Ausführungsbeispiel
angegebenen Verknüpfungsglieder auch andere Verknüpfungsglieder verwendet werden können.
Es können beispielsweise die Gatterschaltung G und das Flip-Flop Fauch mit Hilfe von NOR-Gliedern
aufgebaut werden. Es ist ebenfalls selbstverständlich, daß als Differenzierglied D, als Monoflop M und als
ίο Zeitglied Z auch andere bekannte Schaltungsanordnungen
verwendet werden können.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von
Daten, bei der eine größte zugelassene Schrittgeschwindigkeit nicht überschritten werden darf, bei
der die Daten in Form eines Rechtecksignals vorliegen, bei der ein Monoflop vorgesehen ist, dessen
Verzögerungszeit so groß ist wie die Schrittdauer, die der größten zugelassenen Schrittgeschwindigkeit
zugeordnet ist, und bei der ein Signal am Ausgang des Monoflops und das Rechtecksignal
einer Gatterschaltung zugeführt werden, dadurch gekennzeichnet, daß die Gatterschaltung
(G) an ein Flipflop (F) Setz- bzw. Rücksetzsignale fs bzw. r) abgibt, wenn das Signal (m) am
Ausgang des Monoflops (M) einen ersten (»1«) und das Rechtecksignal (E) den ersten (»1«) bzw. einen
zweiten (»0«) Binärwert annehmen und die keine Setz- oder Rücksetzsignale fs oder r) abgibt, solange
das Signal (m) am Ausgang des Monoflops (M) den zweiten Binärwert (»0«) annimmt, daß ein Signal (f)
am Ausgang des Flipflops (F) einerseits dem Ausgang (A) atr Schaltungsanordnung und andererseits
einem Differenzierglied (©^zugeführt wird und daß das Differenzierglied (D) bei jeder Änderung
des Signals (f) an das Monoflop (M) einen Impuls (d)
abgibt, der das Monoflop (M) veranlaßt, an seinem Ausgang für die Dauer der Verzögerungseinheit den
zweiten Binärwert (»0«) abzugeben.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Gatterschaltung (G)
aus einem ersten NAND-Glied {NX) und einem zweiten NAND-Glied (Λ/2) aufgebaut ist, daß das
Signal (m) am Ausgang des Monoflops (M) den beiden NAND-Gliedern (/VI und Λ/2) an je einem ersten
Eingang zugeführt wird, daß das Rechtecksignal (e) einem zweiten Eingang des ersten NAND-Gliedes
(Nl) zugeführt wird, das an seinem Ausgang das Setzsignal (s) abgibt und daß das Setzsignal
(feinem zweiten Eingang des zweiten NAND-Glieds
(Λ/2) zugeführt wird, das an seinem Ausgang das Rücksetzsignal (r) abgibt.
3. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß
zwischen das Monoflop (M) und der Gatterschaltung (G) ein Zeitglied (Z) eingefügt ist, das eine Änderung
des Signals (m) vom zweiten (0) zum ersten (1) Binärwert um eine Zeit verzögert, die ungefähr
gleich ist der Erholzeit des Monoflops (M).
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
zur Einstellung der Verzögerungszeit des Monoflops (M) ein Widerstand (R2), dessen Widerstandswert veränderbar ist, und ein Kondensator (C3) vorgesehen
sind.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Kennwerte des
Widerstands (R2) und des Kondensators (C3) zueinander
inverse Temperaturkoeffizienten besitzen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732335296 DE2335296C2 (de) | 1973-07-11 | 1973-07-11 | Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von Daten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732335296 DE2335296C2 (de) | 1973-07-11 | 1973-07-11 | Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von Daten |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2335296B1 DE2335296B1 (de) | 1975-01-16 |
DE2335296A1 DE2335296A1 (de) | 1975-01-16 |
DE2335296C2 true DE2335296C2 (de) | 1978-11-30 |
Family
ID=5886587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732335296 Expired DE2335296C2 (de) | 1973-07-11 | 1973-07-11 | Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von Daten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2335296C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19634181A1 (de) * | 1996-02-15 | 1997-08-21 | Mitsubishi Electric Corp | Variable Verzögerungsschaltung sowie Ringoszillator und variable Impulsbreitenschaltung, die diese variable Verzögerungsschaltung verwenden |
-
1973
- 1973-07-11 DE DE19732335296 patent/DE2335296C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19634181A1 (de) * | 1996-02-15 | 1997-08-21 | Mitsubishi Electric Corp | Variable Verzögerungsschaltung sowie Ringoszillator und variable Impulsbreitenschaltung, die diese variable Verzögerungsschaltung verwenden |
Also Published As
Publication number | Publication date |
---|---|
DE2335296B1 (de) | 1975-01-16 |
DE2335296A1 (de) | 1975-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2047001C3 (de) | Anordnungen für die Übertragung von Daten innerhalb einer Datenverarbeitungsanlage | |
DE2410957C2 (de) | Schaltungsanordnung für Datenübertragungsanlagen, zur Unterdrückung impulsförmiger Signale in einer Eingangssignalfolge | |
DE1233006C2 (de) | Elektronisches Telegrafenrelais fuer wahlweise Einfach- oder Doppelstrombetrieb | |
DE3329269A1 (de) | Schaltungsanordnung zum erzeugen von rechtecksignalen | |
DE2338766B2 (de) | Demodulator für frequenzmodulierte elektrische Schwingungen | |
DE2335296C2 (de) | Schaltungsanordnung zum Begrenzen der Schrittgeschwindigkeit bei einer Übertragung von Daten | |
DE2055775A1 (de) | Pulsbreiten Demodulator | |
DE2025740A1 (de) | Sammelleitungsanordnung | |
DE2208054B2 (de) | Verfahren und Schaltungsanordnung zur Entzerrung von Wählimpulsen in Fernmeldeanlagen | |
EP0198263B1 (de) | Schaltungsanordnung zur erdfreien Übertragung digitaler Signale über Trennstellen | |
DE3010535C2 (de) | Regenerator für digitale Signale | |
DE2654927A1 (de) | Schaltungsanordnung zur abtastung einseitig verzerrter fernschreibzeichen | |
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE1449427B2 (de) | Schaltungsanordnung zur auswertung von phasenmoduliert aufgezeichneten daten | |
DE2238964C3 (de) | Frequenzregelanordnung | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE866199C (de) | Anordnung zur Einfuegung einer neuen Nachricht an Stelle einer anderen bei wechselzeitiger Mehrfachuebertragung mit laengen- oder phasenmodulierten Impulsen | |
DE2808008C3 (de) | Schneller Amplitudenentscheider für digitale Signale | |
DE2606515C2 (de) | Verfahren und Schaltungsanordnung zur Demodulation eines frequenzmodulierten Signals | |
DE2145937C3 (de) | Schaltungsanordnung zum Entzerren von binären Gleichstromzeichen durch automatische Neutralstellung | |
DE3531104C2 (de) | ||
DE1904887C (de) | Schaltungsanordnung zum störungsfreien Übertragen von impulsförmigen Signalen, insbesondere für Achszähleinrichtungen in Eisenbahnsicherungsanlagen | |
DE2448885A1 (de) | System zur uebertragung binaerer signale | |
EP0718973B1 (de) | Flankendetektor | |
DE1762149B2 (de) | Nulldurchgangsdetektor zum Wiederge winnen von Binardaten aus einem frequenz umgetasteten Tragersignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |