DE3230825C2

DE3230825C2 - CMI-Codieranordnung für Binärsignale

Info

Publication number: DE3230825C2
Application number: DE19823230825
Authority: DE
Inventors: Dieter Ing.(grad.) 6100 Darmstadt Becker; Horst Dipl.-Ing. 6101 Roßdorf Hessenmüller
Original assignee: Siemens AG; Standard Elektrik Lorenz AG
Current assignee: Siemens AG; Alcatel Lucent Deutschland AG
Priority date: 1982-08-19
Filing date: 1982-08-19
Publication date: 1985-12-05
Also published as: DE3230825A1

Abstract

In zukünftigen Breitbandübertragungsnetzen für digitale Datensignale wie digitale Fernseh-, Tonfunk-, Bildfernsprech-, Fernsprech- und sonstige Datensignale muß wegen der räumlichen Distanz zwischen Datenquellen und Multiplexer bzw. zwischen Demultiplexer und Endgeräten eine besondere Leitungsübertragung vorgesehen werden. Die in Fig. 1 gezeigte Schaltungsanordnung nach der Erfindung besteht im wesentlichen aus zwei D-Flip-Flops (1 und 3), zwei UND-Gliedern (2 und 5), zwei NOR-Gliedern (6 und 8) sowie aus einem Inverter (9). Die Verzögerungsglieder (4 und 7) gleichen die Laufzeitunterschiede der in dem UND-Glied (5) beziehungsweise in dem NOR-Glied (8) zu verarbeitenden Signale aus. Wird die Schaltungsanordnung in ECL-Technik aufgebaut, so können Signale bis über 70 MHz verarbeitet werden. Die Verstärkung des CMI-codierten Signals für die Übertragung über Strecken von ca. 200 m übernimmt ein handelsüblicher HF-Verstärker (10). Ein L-C-Hochpaß (11) ermöglicht die Auskopplung eines über die Leitung (12) ankommenden und relativ niederfrequenten Steuersignals (S).

Description

des ersten Flip-Flops 1 enstandene Signal (α Datensignal D) mit dem Taktsignal T(dritte Zeile in F i g. 2).

Da das nachfolgende zweite D-Flip-Flop 3 als Teiler geschaltet ist ((^-Ausgang ist rückgekoppelt auf D-Eingang), bewirkt jede positive Flanke des vom Ausgang des ersten UND-Gliedes 2 und auf den C-Eingang des zweiten D-Flip-Flops 3 geschalteten Signals ein Kippen dieses zweiten D-Flip-Flops 3 (vierte Zeile in Fig.2). Der Anfangszustand des zweiten D-Flip-Flops 3 (Q-Ausgang = »l« oder »0«) bei der Inbetriebnahme der Schaltung ist dabei ohne Bedeutung.

Das vom ersten D-Flip-Flop 1 neu getaktete und nachfolgend in einem ersten Verzögerungsglied 4 verzögerte Datensignal D wird mit dem vom (^-Ausgang des zweiten D-Flip-Flops 3 kommenden Signal in dem zweiten U N D-Glied 5 verknüpft (fünfte Zeile in F i g. 2).

Die Verzögerungszeit des aus mehreren hintereinandergeschalteten Gattern bestehenden ersten Verzögerungsgliedes 4 enspricht exakt der Summe der Durchlaufverzögerungen des ersten UND-Gliedes 2 und des zweiten D-Flip-F!ops 3, um die Laufzeitunterschiede der beiden im zweiten UND-Glied 5 zu verarbeitenden Signale auszugleichen.

In dem ersten NOR-Glied 6 wird das neu getaktete Datensignal D mit dem Taktsignal Γ verknüpft, das dadurch neu entstandene Signal (sechste Zeile in F i g. 2) in dem zweiten Verzögerungsglied 7 verzögert und mit dem vom zweiten UND-Glied 5 kommenden Signal in dem zweiten NOR-Glied 8 zusammengefaßt. Das zweite Verzögerungsglied 7 besteht ebenfalls aus mehreren hintereinandergeschalteten Gattern und gleicht dis Durchlaufzeitverzögerungen des ersten UND-Gliedes 2, des zweiten D-Flip-Flops 3 und des zweiten UND-Gliedes 5 abzüglich der Durchlaufzeitverzögerung des ersten NOR-Gliedes 6 aus.

Das am Ausgang des NOR-Gliedes 8 negierte CMI-codierte Signal wird im Inverter 9 invertiert (siebte Zeile in F i g. 2) und im Hochfrequenzverstärker 10 auf den gewünschten Pegel von ±2 V bei 75 Ohm Impedanz angehoben (achte Zeile in Fig. 2), da wegen der hohen Taktgeschwindigkeit von 71,040 Mbit/s die digitalen Glieder der Schaltung in ECL-Technik ausgeführt sind und nach dem Inverter 9 das CM [-codierte Signal nur mit ECL-Pegel zur Verfügung steht.

Wird diese Schaltungsanordnung auf der Sendeseite des Breitbandübertragungsnetzes eingesetzt, also wenn sie von der einen Signalfluß erzeugenden Einrichtung zum Multiplexer hin arbeitet, kann am L-C-Hochpaß 11 ein in der Zentrale auf der Leitung 12 eingespeistes und relativ niederfrequentes Steuersignal 5 zur Steuerung dieser Einrichtung ausgekoppelt werden (Fig. 1 und 3).

Beim Einsatz dieser Schaltungsanordnung auf der Empfängerseite zur Verteilung der einzelnen Signalflüsse vom Demultiplexer zu den Endgeräten, wie z. B. digitalen Fernsehempfängern, wird das Steuersignal S als Rückkanal vom Endgerät zum Demultiplexer und von dort weiter zu einer Verteilvermittlung in der Zentrale eingesetzt.

Das Leistungs-Frequenz-Diagramm in Fig.3 zeigt, daß das Leistungsmaximum des CMI-Signals nahe der e>o Taktfrequenz fo des CMI-Signals liegt, während das Leistungsmaximum des Steuersignals S weit unterhalb dieser Taktfrequenz fo liegt. Eine einfache Trennung der beiden entgegengesetzt fließenden Signalströme wird durch den L-C-Hochpaß (11 in F i g. 1) erreicht. b5

Hierzu 2 Blatt Zeichnungen

Claims

1 2 Trennung der die Signalfliisse erzeugenden bzw. aufPatentansprüche: nehmenden Einrichtungen nicht mehr ohne besondere Leitungsübertragung erfolgen.

1. CMI-Codieranordnung für Binärsignale mit ei- Ebenso ist bekannt, als Leitungscode den CMI-Code nem ersten D-Flip-Flop (1), an dessen D-Eingang ein 5 zu verwenden, bei dem digitale »Einsen« abwechselnd Datensignal (D) anliegt und an dessen Takteingang positive und negative Polarität erhalten und jede digitaein hochfrequentes Taktsignal (T) anliegt, da- Ie »Null« jeweils zuerst eine halbe Taktperiode negativ durch gekennzeichnet, und dann eine halbe Taktperiode positiv ist.

daß ein erstes UND-Glied (2) mit dem Taktsignal (T) In der DE-OS 30 31 579 ist ein CMI-Codierer angege-

und dem Ausgang des ersten D-Flip-Flops (1) be- 10 ben, der zunächst das Binärsignal mittels eines D-Flip-

schaltetist, Flops abtastet. Zur Erzeugung des CMI-codierten Bi-

daß der Ausgang des ersten UND-Gliedes (2) mit närsignals werden zwei weitere Kippstufen und zahlrei-

einem als Teiler geschalteten zweiten D-Flip-Flop ehe Gatterschaltungen benötigt.

(3) verbunden ist. Der Erfindung liegt die Aufgabe zugrunde, ein binä-

daß der Ausgang des zweiten D-Flip-FIops (3) und 15 res Datensignal und ein zugehöriges Taktsignal mit

der über ein erstes Verzögerungsglied (4) geführte möglichst wenigen und möglichst einfachen Bauelemen-

Ausgang des ersten D-Flip-Flops (1) in einem zwei- ten in ein CMI-codiertes Signal umzuwandeln, um bei

ten UND-Glied (5) zusammengefaßt sind, einer Übertragungskapazität von ca. 70 Mbit/s bzw.

daß der Ausgang des ersten D-FIip-Flops (1) und das 35 Mbit/s eine Entfernung in der Größenordnung von

Taktsignal (T) in einem ersten NOR-Glied (6) zusam- 20 bis zu 200 m vorzugsweise auf einer 75-Ohm-Leitung

mengefaßt sind, störungssicher zu überbrücken.

daß der Ausgang des zweiten UND-Gliedes (5) mit Diese Aufgabe wird durch die im Anspruch 1 angege-

dem über ein zweites Verzögerungsglied (7) geführ- benen Merkmale gelöst.

ten Ausgang des ersten NOR-Gliedes (6) in einem Vorteilhafte Weiterbildungen der Erfindung sind in

zweiten NOR-Glied (8) zusammengefaßt sind und 25 den Unteransprüchen angegeben.

daß dem Ausgang des zweiten NOR-Gliedes (8) ein Die mit der Erfindung erzielten Vorteile bestehen ins-

Inverter (9) nachgeschaltet ist besondere darin, daß mit geringem Aufwand und mit

2. Schaltungsanordnung nach Anspruch 1, da- wenigen ECL-Schaltkreisen ein CMI-codiertes Leidurch gekennzeichnet, daß dem Inverter (9) ein tungssignal mit der geforderten Bitrate erzeugt wird. Hochpaß (11) nachgeschaltet ist, der das Auskoppeln 30 Die Verwendung weniger Schaltkreise senkt die Auseines rückwärts übertragenen Steuersignals (S) er- falihäufigkeit des Code-Wandlers, und durch den CMI-möglicht. Code erübrigt sich eine getrennte Übertragung von Da-

3. Schaltungsanordnung nach Anspruch 2, da- tensignal und Taktsignal.

durch gekennzeichnet, daß zwischen den Inverter (9) Durch einen in bekannter Technologie hergestellten

und den Hochpaß (11) ein Hochfrequenzverstärker 3s Hochfrequenzverstärker am Ausgang dieser Schal-

(10) geschaltet ist. tungsanordnung ergibt sich eine problemlose Anpas-

4. Schaltungsanordnung nach Anspruch 3, da- sung des Leitungssignals an die üblicherweise verwendurch gekennzeichnet, daß der Hochfrequenzver- dete 75-Ohm-Leitung. Weiterhin erlaubt diese Schalstärker (10) das CMI-codierte Signal auf einen Pegel tungsanordnung eine störungsfreie Übertragung eines von 4 V„ anhebt 40 relativ niederfrequenten Steuersignals in umgekehrter

5. Schaltungsanordnung nach Anspruch 1, da- Richtung auf dem gleichen Übertragungsweg, da dem durch gekennzeichnet, daß die digitalen Glieder (1 Hochfrequenzverstärker ein Hochpaß nachgeschaltet bis 9) in ECL-Technik realisiert sind. ist Die zusätzliche Anhebung des Signalspannungspe-

gels von den bisher üblicherweise festgelegten 1 V_a auf

45 4V„ verbessert die Störsicherheit auf den Übertra-

gungsleitungen zusätzlich.

Ein Ausführungsbeispiel der Erfindung ist in der

Die Erfindung betrifft eine CMI-Codieranordnung für Zeichnung dargestellt und wird im folgenden näher be-Binärsignale nach dem Oberbegriff des Patentan- schrieben. Es zeigt spruchs 1. so F i g. 1 eine Schaltungsanordnung nach der Erfindung,

In einem zukünftigen Breitbandübertragungsnetz sol- F i g. 2 ein zugehöriges Impulsdiagramm und

len digitale Datensignale, wie digitalisierte Fernseh- und F i g. 3 die Frequenzspektren des CMI-codierten Si-

Tonfunkprogrammsignale, Bildfernsprech- und Fern- gnals und des Steuersignals.

sprechsignale und sonstige Datensignale als Multiplex- Die in F i g. 1 gezeigte Schaltungsanordnung besteht

datenstrom von einer Zentrale zu einer Vielzahl von 55 aus einem ersten und einem zweiten D-Flip-Flop 1 und Teilnehmern übertragen werden. Als Übertragungsme- 3, einem ersten und einem zweiten UND-Glied 2 und 5, dium bieten sich Glasfasern mit ihrer geringen Dämp- einem ersten und einem zweiten NOR-Glied 6 und 8, fung und der erforderlichen hohen Übertragungskapa- einem ersten und einem zweiten Verzögerungsglied 4 zität an. Bei der Multiplexbildung in der Zentrale ist und 7, einem Inverter 9, einem L-C-Hochpaß U und vorgesehen, drei Signalflüsse mit einer Taktfrequenz ω einem Hochfrequenzverstärker 10. von je 71,040MHz für Fernseh- und Bildfernsprechsi- Ein am D-Eingang des ersten D-Flip-Flops 1 anlie-

gnale sowie Fernsprech- und sonstige Datensignale und gendes Datensignal D (erste Zeile in Fig. 2) wird mit einen Signalfluß mit der Taktfrequenz von 35,520 MHz einem am C-Eingang dieses ersten D-Flip-Flops 1 anliefür Tonrundfunksignale zusammenzufassen. genden Taktsignal 7"(zweite Zeile in Fig. 2) neu getak-

Die Zuführung dieser einzelnen digitalen Signalflüsse 65 tet, um Laufzeitunterschiede des Datensignals D zum zum Multiplexer in der Zentrale sowie die Verteilung Taktsignal Γ auszugleichen und um exakte Phasenverdieser Signalflüsse von den teilnehmerseitigen Demulti- hältnisse für die weitere Verarbeitung zu erhalten, plexern zu den Endgeräten kann wegen der räumlichen Das erste UND-Glied 2 verknüpft das am Q-Ausgang