DE3230825A1 - Schaltungsanordnung zum zusammenfassen eines digitalen datensignals und eines zugehoerigen taktsignals zu einem cmi-codierten signal - Google Patents

Schaltungsanordnung zum zusammenfassen eines digitalen datensignals und eines zugehoerigen taktsignals zu einem cmi-codierten signal

Info

Publication number
DE3230825A1
DE3230825A1 DE19823230825 DE3230825A DE3230825A1 DE 3230825 A1 DE3230825 A1 DE 3230825A1 DE 19823230825 DE19823230825 DE 19823230825 DE 3230825 A DE3230825 A DE 3230825A DE 3230825 A1 DE3230825 A1 DE 3230825A1
Authority
DE
Germany
Prior art keywords
signal
circuit arrangement
flip
flop
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823230825
Other languages
English (en)
Other versions
DE3230825C2 (de
Inventor
Dieter Ing.(grad.) 6100 Darmstadt Becker
Horst Dipl.-Ing. 6101 Roßdorf Hessenmüller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QUANTE WILHELM SPEZIALFAB
Siemens AG
Alcatel Lucent Deutschland AG
Original Assignee
QUANTE WILHELM SPEZIALFAB
Siemens AG
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QUANTE WILHELM SPEZIALFAB, Siemens AG, Standard Elektrik Lorenz AG filed Critical QUANTE WILHELM SPEZIALFAB
Priority to DE19823230825 priority Critical patent/DE3230825C2/de
Publication of DE3230825A1 publication Critical patent/DE3230825A1/de
Application granted granted Critical
Publication of DE3230825C2 publication Critical patent/DE3230825C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
    • H04L25/4912—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Deutsche Bundespost 2463
Die Erfindung betrifft eine Schaltungsanordnung zum Zusammenfassen eines digitalen Datensignals und eines zugehörigen Taktsignals zu einem CMI-codierten Signal.
In einem zukünftigen Breitbandübertragungsnetz sollen digitale Datensignale, wie digitalisierte Fernseh- und Tonfunkprogrammsignale, Bildfernsprech- und Fernsprechsignale und sonstige Datensignale als Multiplexdatenstrom von einer Zentrale zu einer Vielzahl von Teilnehmern übertragen werden. Als Übertragungsmedium bieten sich Glasfasern mit ihrer geringen Dämpfung und der erforderlichen hohen Übertragungskapazität an. Bei der Multiplexblldung in der Zentrale ist vorgesehen, drei Signalflüsse mit einer Taktfrequenz von je 71.040 MHz für Fernseh- und Bildfernsprechsignale sowie Fernsprech- und sonstige Datensignale und einen Signalfluß mit der Taktfrequenz von 35»520 Milz für Tonrundfunksignale zusammenzufassen.
Die Zuführung dieser einzelnen digitalen Signalflüsse zum Multiplexer in der Zentrale sowie die Verteilung dieser Signalflüsse von den teilnehmerseitigen Demultiplexern zu den Endgeräten kann wegen der räumlichen Trennung der die Signalflüsse erzeugenden bzw. aufnehmenden Einrichtungen nicht mehr ohne besondere Leitungsübertragung erfolgen.
Es ist bekannt, zur Übertragung dieser Signalflüsse Übertragungsgeräte der vierten Hirarchie digitaler Übertragungssysteme mit einer Übertragungskapazität von 139,264 Mbit/s zu verwenden. Die verschiedenen Taktfrequenzen erfordern bei der Verwendung dieser Übertragungssysteme zusätzliche Taktanpassungsschaltungen, deren Aufwand in keinem Verhältnis zu der geforderten Ubertragungsbandbreite steht.
Ebenso ist bekannt, als Leitungscode den CMI-Code zu verwenden, bei dem digitale "Einsen" abwechselnd positive und
Deutsche Bundespost 2463
negative Polarität erhalten und jede digitale "Null" jeweils zuerst eine halbe Taktperiode negativ und dann eine halbe Taktperiode positiv ist.
Der Erfindung liegt die Aufgabe zugrunde, ein binäres Datensignal und ein zugehöriges Taktsignal mit möglichst wenigen und möglichst einfachen Bauelementen in ein CMI-codiertes Signal umzuwandeln, um bei einer Übertragungskapazität von ca. 70 Mbit/s bzw. 35 Mbit/s eine Entfernung in der Größenordnung von bis zu 200 m vorzugsweise auf einer 75-Ohm-Leitung störungssicher zu überbrücken.
Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Erfindung gelöst.
15
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß mit geringem Aufwand und mit wenigen ECL-Schaltkreisen ein CMI-codiertes Leitungssignal mit der geforderten Bitrate erzeugt wird. Die Verwendung weniger Schaltkreise senkt die Ausfallhäufigkeit des Code-Wandlers und durch den CMI-Code. erübrigt sich eine getrennte Übertragung von Datensignal und Taktsignal.
Durch einen in bekannter Technologie hergestellten Hochfrequenzverstärker am Ausgang dieser Schaltungsanordnung ergibt sich eine problemlose Anpassung des Leitungssignale an die üblicherweise verwendete 75-Ohm-Leitung. Weiterhin erlaubt diese Schaltungsanordnung eine störungsfreie Übertragung eines relativ niederfrequenten Steuersignals in umgekehrter Richtung auf dem gleichen Übertragungsweg.
Die zusätzliche Anhebung des Signalspannungspegels von den bisher üblicherweise festgelegten 1V88 auf 4V verbessert die Störsicherheit auf den Übertragungsleitungen zusätzlich.
Deutsche Bundespost 2463
Liegen die Bitraten von Fernseh- und Bildfernsprechsignalen beispielsweise bei 68,750 Mbit/s und/bzw. die Bitraten von Tonrundfunksignalen bei 34,368 Mbit/s, so können auch diese Signale mit ihren ursprünglichen Bitraten übertragen -werden ohne sie mittels aufwendiger Taktanpassungsverfahren auf die einheitliche Taktfrequenz der restlichen Fernseh- und Bildfernsprechsignale bzw. Tonrundfunksignale von 71,040 Mbit/ bzw. 35,520 Mbit/s erhöhen zu müssen.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
Es zeigen
Fig. 1 eine Schaltungsanordnung nach der Erfindung, Fig, 2 ein zugehöriges Impulsdiagramm und
Fig. 3 die Frequenzspektren des CMI-codierten Signals und des Steuersignals
Die in Fig. 1 gezeigte Schaltungsanordnung besteht aus einem ersten und einem zweiten D-Flip-Flop 1 und 3, einem ersten und einem zweiten UND-Glied 2 und 5, einem ersten und einem zweiten NOR-Glied 6 und 8, einem ersten und einem zweiten Verzögerungsglied 4 und 7, einem Inverter 9, einem L-C-Hochpaß 11 und einem Hochfrequenzverstärker 10.
Ein am D-Eingang des ersten D-Flip-Flops 1 anliegendes Datensignal D (erste Zeile in Fig. 2) wird mit einem am C-Eingang dieses ersten L-Flip-Flops 1 anliegenden Taktsignal T (zweite Zeile in Fig. 2) neu getaktet? um Laufzeitunterschiede des Datensignals D zum Taktsignal T auszugleichen und um exakte Phasenverhältnisse für die weitere Verarbeitung zu erhalten.
Das erste UND-Glied 2 verknüpft das am Q-Ausgang des ersten Flip-Flops 1 entstandene Signal ( = Datensignal D) mit dem Taktsignal T (dritte Zeile in Fig. 2).
Deutsche Bundespost 2463
Da das nachfolgende zweite D-Flip-Flop 3 als Teiler geschaltet ist (Q-Ausgang ist rückgekoppelt auf D-Eingang), bewirkt jede positive Flanke des vom Ausgang des ersten UND-Glied 2 und auf den C-Eingang des zweiten D-Flip-Flops geschalteten Signals ein Kippen dieses zweiten D-Flip-Flops 3, (vierte Zeile in Fig. 2). Der Anfangszustand des zweiten D-Flip-Flops 3 (Q-Ausgang = "1" oder "0") bei der Inbetriebnahme der Schaltung ist dabei ohne Bedeutung.
Das von ersten D-Flip-Flop 1 neu getaktete und nachfolgend in einem ersten Verzögerungsglied 4 verzögerte Datensignal D wird mit dem vom Q-Ausgang des zweiten D-Flip-Flops 3 kommenden Signal in dem zweiten UND-Glied 5 verknüpft (fünfte Zeile in Fig. 2).
Die Verzögerungszeit des aus mehreren hintereinandergeschalteten Gattern bestehenden ersten Verzögerungsglieds 4 entspricht exakt der Summe der DurchlaufVerzögerungen des ersten UND-Glieds 2 und des zweiten D-Flip-Flops 3» um die Laufzeitunterschiede der beiden im zweiten UND-Glied 5 zu verarbeitenden Signale auszugleichen.
In. dem ersten NOR-Glied 6 wird das neu getaktete Datensignal D mit dem Taktsignal T verknüpft, das dadurch neu entstandene Signal (sechste Zeile in Fig. 2) in dem zweiten Verzögerungsglied 7 verzögert und mit dem vom zweiten UND-Glied kommenden Signal in dem zweiten NOR-Glied 8 zusammengefaßt. Das zweite Verzögerungsglied?besteht ebenfalls aus mehreren hihtereinandergesehalteten Gattern und gleicht die Durchlaufzeit Verzögerungen des ersten UND-Glieds 2, des zweiten D-Flip-Flops 3 und des zweiten UND-Glieds 5 abzüglich der Durchlaufzeitverzögerung des ersten NOR-Glieds 6 aus.
Das am Ausgang des NOR-Glieds 8 negierte CMI-codierte Signal wird im Inverter 9 invertiert (siebte Zeile in Fig. 2) und im Hochfrequenzverstärker 10 auf den gewünschten Pegel von + 2 V bei 75 0hm Impedanz angehoben (achte Zeile in Fig. 2), da wegen der hohen Taktgeschwindigkeit von 71,040 Mbit/s die
Deutsche Bundespost 2463
digitalen Glieder der Schaltung in ECL-Technik ausgeführt sind und nach dem Inverter 9 das OMI-codierte Signal nur mit EGL-Pegel zur Verfugung steht.
Wird diese Schaltungsanordnung auf der Sendeseite des Breitbandübertragungsnetzes eingesetzt, also wenn sie von der einen Signalfluß erzeugenden Einrichtung zum Multiplexer hin arbeitet, kann am L-C-Hochpaß 11 ein in der Zentrale auf der Leitung 12 eingespeistes und relativ niederfrequentes Steuersignal S zur Steuerung dieser Einrichtung ausgekoppelt werden.
Beim Einsatz dieser Schaltungsanordnung auf der Empfängerseite zur Verteilung der einzelnen Signalflüsse vom Demultiplexer zu den Endgeräten wie z. B. digitalen Fernsehempfängern wird das Steuersignal S als Rückkanal vom Endgerät zum Demultiplexer und von dort weiter zu einer Verteilvermittlung in der Zentrale eingesetzt.
Das Leistungs-Frequenz-Diagramm in Fig. 3 zeigt, daß das Leistungsmaximum des GMI-Signals nahe der Taktfreqenz fo des CMI-Signals liegt, während das Leistungsmaximum des Steuersignals S weit unterhalb dieser Taktfrequenz fo liegt. Eine einfache Trennung der beiden entgegengesetzt fließencien Signalströme wird durch den L-C-Hochpaß (11 in Fig. 1) erreicht.

Claims (7)

  1. •:* -·" '-"·■' ■-·■-:- ; 3230325
    Deutsche Bundespost 2463
    Schaltungsanordnung zum Zusammenfassen eines digitalen Datensignals und eines zugehörigen Taktsignals zu einem CMI-codierten Signal.
    (7) Patentansprüche
    Schaltungsanordnung zum Zusammenfassen eines digitalen Datensignals (D) und eines zugehörigen Talrfcsignals (T) zu einem CMI-codierten Signal, dessen Taktfrequenz über 30 MHz liegt,
    dadurch gekennzeichnet,
    - daß das Datensignal (D) an den D-Eingang und das Taktsignal (T) an den Takteingang eines ersten D-Flip-Flops (1.) geschaltet sind,
    - daß ein erstes UND-Glied (2) mit dem Taktsignal (T) und dem Ausgang des ersten D-Flip-Flops (1) "beschältet ist,
    - daß der Ausgang des ersten UND-Glieds (2) mit einem als Teiler geschalteten zweiten D-Flip-Flop (3) verbunden ist,
    - daß der Ausgang des zweiten D-Flip-Flops (3) und der
    -über ein erstes Verzögerungsglied (4) geführte-Ausgang des ersten D-Flip-Flops (1) in einem zweiten UND-Glied (5) zusammengefaßt sind,
    - daß der Ausgang des ersten D-Flip-Flops (i) und das Taktsignal (T) in einem ersten NOR-Glied (6) zusammen-.
    gefaßt sind,
    - daß der Ausgang des zweiten UND-Glieds (5) mit dem über ein zweites Verzögerungsglied (7) geführten Ausgang des ersten NOR-Glieds (6) in einem zweiten NOR-Glied (8) zusammengefaßt sind und
    - daß dem Ausgang des zweiten NOR-Glieds (8) ein Inverter (9) nachgeschaltet ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet daß die Verzögerungszeit des ersten Verzögerungsglieds (4)
    Deutsche Bundespost 2463
    der Summe der Durchlaßverzögerungen des ersten UND-Glieds (2) und des zweiten D-Flip-Flops (3) entspricht.
  3. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungszeit des zweiten Verzögerungsglieds (7) der Summe der Durchlaßverzögerungen des ersten UND-Glieds (2), des zweiten D-Flip-Flops (3) und des zweiten UND-Glieds (5) abzüglich der Durchlaßverzögerung des ersten NOR-Glieds 6 entspricht.
  4. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Inverter (9) ein Hochpaß (11) nachgeschaltet ist, der das Auskoppeln eines rückwärts übertragenen Steuersignals (S) ermöglicht.
  5. 5. Schaltungsanordnung nach Anspruch 4» dadurch gekennzeichnet, daß zwischen den Inverter (9) und den Hochpaß (11) ein Hochfrequenzverstärker (10) geschaltet ist.
  6. 6. Schaltungsanordnung nach Anspruch 5» dadurch gekennzeichnet, daß der Hochfrequenzverstärker (10) das CMI-codierte Signal auf einen Pegel von 4V anhebt.
  7. 7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die digitalen Glieder (1 bis 9) in EOL-Technik realisiert sind.
DE19823230825 1982-08-19 1982-08-19 CMI-Codieranordnung für Binärsignale Expired DE3230825C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19823230825 DE3230825C2 (de) 1982-08-19 1982-08-19 CMI-Codieranordnung für Binärsignale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823230825 DE3230825C2 (de) 1982-08-19 1982-08-19 CMI-Codieranordnung für Binärsignale

Publications (2)

Publication Number Publication Date
DE3230825A1 true DE3230825A1 (de) 1984-02-23
DE3230825C2 DE3230825C2 (de) 1985-12-05

Family

ID=6171201

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823230825 Expired DE3230825C2 (de) 1982-08-19 1982-08-19 CMI-Codieranordnung für Binärsignale

Country Status (1)

Country Link
DE (1) DE3230825C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703709A3 (de) * 1994-09-22 1997-02-26 Siemens Ag Breitbandinformationssystem für interaktive Dienste

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3031579A1 (de) * 1980-08-21 1982-03-04 Siemens AG, 1000 Berlin und 8000 München Dmi-codierer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3031579A1 (de) * 1980-08-21 1982-03-04 Siemens AG, 1000 Berlin und 8000 München Dmi-codierer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703709A3 (de) * 1994-09-22 1997-02-26 Siemens Ag Breitbandinformationssystem für interaktive Dienste

Also Published As

Publication number Publication date
DE3230825C2 (de) 1985-12-05

Similar Documents

Publication Publication Date Title
DE3040263A1 (de) Analog-/digital-fernmelde-teilnehmerstelle
EP0090236A2 (de) System zur redundanzvermindernden digitalen Übertragung von Fernsehbildsignalen
DE4125606A1 (de) Verfahren zum uebertragen von digitalen hdtv-signalen
DE69833658T2 (de) Leitungsschnittstelle für Daten- und Leistungsversorgung
EP0706292B1 (de) Schaltungsanordnung zur Steuerung der Übertragung von Informationen für interaktive Dienste
DE2111706C3 (de) Schaltungsanordnung für eine Fernsprech-Vermittlungsanlage mit Pulsphasenmodulation
DE1912866A1 (de) Chromainverter
EP1906545A2 (de) Verfahren zum Übertragen eines digitalen Sendesignals, Datenkommunikationssender, Datenkommunikationsempfänger und Datenkommunikationssystem
DE1964191A1 (de) Zeitmultiplexanordnung
EP0073400A1 (de) Regenerator für digitale Signale mit quantisierter Rückkopplung
DE3707243C2 (de)
DE3230825A1 (de) Schaltungsanordnung zum zusammenfassen eines digitalen datensignals und eines zugehoerigen taktsignals zu einem cmi-codierten signal
DE102015219666B4 (de) Kommunikationssystem für ein Batteriemanagementsystem für eine Batterie und Verfahren zum Betreiben wenigstens eines vorbestimmten Koppelnetzwerks eines solchen Kommunikationssystems
DE3248624C2 (de)
DE3715594C2 (de) Anordnung zum Anschluß von Ausgangs- und Eingangsstufen einer Sende/Empfangseinrichtung
DE2024977A1 (de) Drahtfunksystem
DE2828602B1 (de) Verfahren zum UEbertragen von Daten in einem synchronen Datennetz
DE4407831C2 (de) Verfahren für den Zugriff auf passive Koaxialkabelnetze
DE3208308A1 (de) Verfahren zum uebertragen von frequenzmodulierten hoerrundfunksignalen ueber ein digitales breitbandverteilnetz
DE4329733A1 (de) Zeitmultiplex-Verfahren
EP0212261B1 (de) Breitband-Verteil-Kommunikationssystem
EP0038509A1 (de) Logikschaltung zum Vermeiden eines Verriegelungszustandes zwischen voneinander entfernten Datenbussen
DE3816046C1 (de)
DE2622660A1 (de) Anordnung zur uebertragung binaerer signalstroeme
EP1548991A2 (de) Transformatorische Busankopplung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee