DE3808036A1 - Schneller multiplexer - Google Patents

Description

Die Erfindung betrifft einen Multiplexer entsprechend dem Oberbegriff des Anspruchs 1.

Ein Multiplexer der eingangs erwähnten Art ist aus der DE-PS 25 38 184 bekannt. Der bekannte Multiplexer enthält einen basis­ gekoppelten Differenzverstärker aus zwei Transistoren, wobei der erste Transistor ein Multiemittertransistor ist, der eine, entsprechend der Anzahl der zu kombinierenden Signale entspre­ chende Anzahl an Emitteranschlüssen aufweist, die jeweils mit einem Paar zusammengeschalteter Emitteranschlüsse von vorge­ schalteten Emitterfolgern verbunden sind. Die vorgeschalteten Emitterfolgerpaare bestehen aus einem Signaltransistor und einem Takttransistor, wobei der Eingang des Signaltransistors mit einem Eingang für eines der im Zeitmultiplex zu kombinie­ renden Signale und der Eingang des Takttransistors mit einem der Ausgänge einer Taktquelle verbunden ist, an denen um je­ weils zueinander phasenverschobene und einander nicht über­ lappende Taktsignale anstehen. Der Basisanschluß des Multiemit­ tertransistors beim bekannten Multiplexer ist mit einer Basis­ stromquelle sowie mit dem Basisanschluß eines zweiten Transi­ stors verbunden, dessen Emitteranschluß mit einer zweiten Be­ triebsspannungsquelle verbunden ist. Die Kollektoranschlüsse des Multiemittertransistors und des weiteren Differenzverstär­ kertransistors stellen die Ausgangsanschlüsse des Multiplexers dar, sie sind außerdem über Widerstände mit Bezugspotential ver­ bunden.

Durch die Ausbildung als basisgekoppelter Differenzverstärker ergibt sich bei dem bekannten Stand der Technik das Problem, daß die Stromverstärkungswerte beider Differenzverstärkertran­ sistoren im gesamten Arbeitsbereich relativ eng tolerierte Wer­ te einhalten müssen. Auch ist im Hinblick auf eine Gleichstrom­ kopplung nach geschalteter Verstärkerstufen bei den Differenz­ verstärkertransistoren die Spannung zwischen Kollektor und Ba­ sis relativ klein, so daß dadurch die Arbeitsgeschwindigkeit des Differenzverstärkers begrenzt wird.

Ein Multiplexer zur Zusammenfassung von vier digitalen Signalen hoher Bitrate ist auch aus IEEE Journal of Solid State Circuits Vol-SC-19, No. 3, Juni 1984, Seiten 306 bis 310 bekannt. Bei diesen bekannten Multiplexer werden die vier Eingangssignale mit Hilfe von vier am Ausgang parallelgeschalteten Stromschal­ tern zusammengeführt. Bei diesem auf der ECL-Technik basieren­ dem Schaltungsprinzip begrenzen die vier parallelgeschalteten Kollektorkapazitäten die Schaltgeschwindigkeit. Eine höhere Bit­ rate bei höherem Aufwand läßt sich nach diesem Konzept mittels eines zweistufigen Multiplexers erreichen. In diesem Fall wer­ den zunächst die zwei Eingangssignale zusammengefaßt und in einer nachfolgenden zweiten Stufe wird dann aus den beiden zu­ sammengefaßten Signalen das gewünschte Ausgangssignal erzeugt.

Die Aufgabe bei der vorliegenden Erfindung besteht also darin, mit möglichst geringem Aufwand einen auch für digitale Signale mit Gigabitraten geeigneten Multiplexer zu schaffen, der keine besonderen Ansprüche an die Toleranzen der Stromverstärkung der verwendeten Transistoren stellt.

Erfindungsgemäß wird die Aufgabe bei einem Multiplexer der ein­ gangs erwähnten Art dadurch gelöst, daß dieser durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale weiter­ gebildet ist. Vorteilhaft beim erfindungsgemäßen Multiplexer ist die Möglichkeit, den verwendeten Multiemittertransistor mit einer höheren Kollektorbasisspannung bei Gleichstromkopplung nachfolgender Stufen zu betreiben, so daß die Schaltgeschwin­ digkeit des verwendeten Multiemittertransistors besser ausge­ nützt wird, außerdem ist durch die bevorzugte Verwendung von Transistoren in Emitterfolgerschaltung eine monolithische Integration erleichtert.

Die Erfindung soll im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert werden. In der Zeichnung zeigt

Fig. 1 einen einstufigen Multiplexer nach der Erfindung,

Fig. 2 ein Impulsdiagramm zum Multiplexer nach Fig. 1 und

Fig. 3 einen Teil des Multiplexers nach Fig. 1 mit einer nach­ geschalteten Symmetrierstufe.

Der in der Fig. 1 dargestellte Multiplexer enthält vier Transi­ storen T 1... T 4, die als Emitterfolger geschaltet sind und deren Basisanschlüsse jeweils getrennt mit einem der Eingangsan­ schlüsse E 1... E 4 verbunden sind. Die Emitteranschlüsse dieser Transistoren sind jeweils getrennt mit den Emitteranschlüssen E 51... E 54 eines fünften Transistors T 5 verbunden, der als Vier­ fach-Multiemittertransistor, also mit vier Emitteranschlüssen ausgebildet ist. Die Emitteranschlüsse des ersten bis vierten Transistors T 1... T 4 bzw. die damit verbundenen Emitteranschlüs­ se des Vierfach-Multiemittertransistors sind jeweils getrennt über einen ersten bis vierten Widerstand R 1... R 4 mit der Be­ triebsspannungsquelle -UB verbunden.

Der Multiplexer nach der Fig. 1 enthält weiterhin vier Multi­ emittertransistoren T 6... T 9 mit jeweils zwei Emitteranschlüs­ sen, die ebenfalls als Emitterfolger geschaltet sind. Die Ba­ sisanschlüsse des sechsten bis neunten Transistors T 6... T 9 sind dabei jeweils getrennt mit vier zugeordneten Ausgangsan­ schlüssen einer Taktquelle verbunden, an deren Ausgangsanschlüs­ se um jeweils 90° zueinander verschobenen Taktsignale anste­ hen. Die um 90° verschobenen Taktsignale ergeben sich dabei dadurch, daß ein erstes und ein zweites Taktsignal C 1, C 2 und die zu diesen um 180° verschobenen Taktsignale , erzeugt werden.

Die Taktsignale dienen der Steuerung der zeitmäßigen Zusammen­ fassung der Eingangssignale E 1... E 4. Zu diesem Zweck sind die Emitteranschlüsse der Takttransistoren T 6... T 9 in bestimmter Weise mit den Emitteranschlüssen der Signaltransistoren T 1... T 4 sowie mit den Emitteranschlüssen des Vierfach-Multiemittertran­ sistors verbunden. Dabei gilt als erster Takttransistor der sechste Transistor T 6, dessen Basisanschluß mit dem Anschluß für das erste inverse Taktsignal verbunden ist, als zweiter Takttransistor der siebente Transistor T 7, dessen Basisanschluß mit dem Anschluß für das zweite inverse Taktsignal verbunden ist, als dritter Takttransistor der achte Transistor T 8, dessen Basisanschluß mit dem Anschluß für das zweite Taktsignal C 2 ver­ bunden ist und als vierter Takttransistor der neunte Transistor T 9, dessen Basisanschluß mit dem Anschluß für das erste Taktsi­ gnal C 1 verbunden ist.

Die Emitteranschlüsse der Takttransistoren sind in folgender Weise mit den Emitteranschlüssen der weiteren Transistoren ver­ bunden: Der erste Emitteranschluß des ersten Takttransistors T 6 ist mit dem ersten Emitteranschluß des dritten Takttransi­ stors T 8, mit dem Emitteranschluß des ersten Signaltransistors T 1 sowie mit dem ersten Emitteranschluß E 51 des Vierfach-Multi­ emittertransistors T 5 verbunden;
der zweite Emitteranschluß des ersten Takttransistors T 6 ist mit dem ersten Emitteranschluß des zweiten Takttransistors T 7, mit dem Emitteranschluß des zweiten Signaltransistors T 2 sowie mit dem zweiten Emitteranschluß E 52 des Vierfach-Multiemitter­ transistors T 5 verbunden;
der zweite Emitteranschluß des zweiten Takttransistors T 7 ist mit dem ersten Emitteranschluß des vierten Takttransistors T 9, mit dem Emitteranschluß des dritten Signaltransistors T 3 sowie mit dem dritten Emitteranschluß E 53 des Vierfach-Multiemitter­ transistors T 5 verbunden;
der zweite Emitteranschluß des dritten Takttransistors T 8 ist mit dem zweiten Emitteranschluß des vierten Takttransistors T 9, mit dem Emitteranschluß des vierten Signaltransistors T 4 sowie mit dem vierten Emitteranschluß E 54 des Vierfach-Multiemitter­ transistors T 5 verbunden.

Der Basisanschluß des Vierfach-Multiemittertransistors T 5 ist vergleichsweise hochohmig mit einer ersten Referenzspannungs­ quelle -UR 1  verbunden, der Kollektoranschluß des Vierfach-Mul­ tiemittertransistors stellt zum einen den Ausgangsanschluß A des Multiplexers dar, er ist zum anderen über einen fünften Widerstand R 5 mit Bezugspotential verbunden.

Anstelle der Emitterwiderstände R 1... R 4 können in bekannter Wei­ se auch Transistorstromquellen eingesetzt werden, wodurch die monolithische Integration erleichtert wird.

Die Funktion des Multiplexers nach der Fig. 1 soll im folgenden in Verbindung mit dem Impulsdiagramm nach der Fig. 2 näher er­ läutert werden. In der Fig. 2 sind in den oberen beiden Zeilen das erste und das zweite Taktsignal C 1, C 2, in den Zeilen da­ runter die zueinander um ein Viertel der Bitperiode verscho­ benen Eingangssignale E 1... E 4 und in der untersten Zeile das Signal am Ausgang A dargestellt.

Die zyklische Auswahl bzw. Durchschaltung der Eingangssignale zum Ausgang A geschieht dadurch, daß nacheinander jeweils immer nur einer der vier Emitter des Multiemittertransistors T 5 auf tiefes Potential geschaltet wird. Das tiefe Potential tritt dabei nur dann auf, wenn sowohl das Eingangssignal tiefes Potential besitzt als auch der mit dem jeweiligen Signaltran­ sistor verbundene Takttransistor.

Die beiden Taktsignale C 1, C 2 mit einer Taktfrequenz gleich der Bitfolgefrequenz der Eingangssignale E 1... E 4 weisen eine Phasen­ verschiebung von 90° auf. Dies ist in der Fig. 2 auch erkennbar, zur leichteren Erkennbarkeit sind im Verlaufe der Taktsignale die Zeitschlitze 1, 2, 3, 4, 1... des Ausgangssignals mit dar­ gestellt. Die Länge der Eingangssignale E 1... E 4 umfaßt jeweils vier Bit des Ausgangssignals, die Eingangssignale wechseln da­ bei an den mit X bezeichneten Stellen, das erste Eingangssignal E 1 beispielsweise im dritten Zeitschlitz, das zweite Eingangssi­ gnal E 2 im vierten Zeitschlitz, das dritte Eingangssignal E 3 je­ weils in den beiden ersten Zeitschlitzen und das vierte Eingangs­ signal E 4 jeweils in den zweiten Zeitschlitzen. Es ist erkenn­ bar, daß im ersten Viertel der Taktperiode, wenn also C 1 gleich 1 und C 2 gleich 0 ist, nur der erste Emitter E 51 des Vierfach- Multiemittertransistors T 5 leiten kann, wenn auch das erste Ein­ gangssignal E 1 auf tiefem Potential liegt. Alle anderen Emitter des Vierfach-Multiemittertransistors sind während dieser Takt­ zeit gesperrt. Während dieser Taktzeit kann also nur die Infor­ mation des ersten Eingangssignals E 1 auf den Ausgang A übertra­ gen werden. Während des zweiten Viertels der Taktperiode ist das erste Taktsignal C 1 noch auf logisch "1"-Pegel, auf dem sich nunmehr auch das zweite Taktsignal C 2 befindet. Nun ist nur der zweite Signaltransistor T 2 und der zweite Emitter E 52 des Vierfach-Multiemittertransistors T 5 eingeschaltet. Während des dritten und des vierten Viertels der Taktperiode sind nach­ einander der dritte Signaltransistor T 3 mit dem dritten Emitter E 53 des Vierfach-Multiemittertransistors und danach der vierte Signaltransistor T 4 mit dem vierten Emitteranschluß E 54 des Vierfach-Multiemittertransistors wirksam.

Die Zusammenführung der Eingangssignale geschieht beim Multi­ plexer nach der Fig. 1 nicht durch Parallelschalten am Kollek­ tor, sondern mit Hilfe eines Multiemittertransistors. Dadurch entfällt eine Parallelschaltung mehrerer Kollektorkapazitäten, da außerdem die Eingangstransistoren als Emitterfolger geschal­ tet sind, tritt auch keine Millerkapazität dieser Eingangstran­ sistoren am Eingang auf.

In Hinblick auf die niedrige kapazitive Belastung des Ausgangs­ anschlusses A ist die Ankopplung einer Emitterfolger-Verstär­ kerstufe als Trennverstärker sehr empfehlenswert.

Bei einer Reihe von Anwendungsfällen derartiger Multiplexer ist das Auftreten komplementärer Signale, beispielsweise zur Gegen­ taktaussteuerung erwünscht. In der Fig. 3 ist eine Weiterbildung des erfindungsgemäßen Multiplexers dargestellt, bei der dem Multiplexer nach der Fig. 1 ein Differenzverstärker nachgeschal­ tet ist. Der Multiplexer nach der Fig. 1 ist in der Fig. 3 nur durch den Vierfach-Multiemittertransistor T 5 und dessen Kollek­ torwiderstand R 5 symbolisiert, mit dem Kollektoranschluß des Vierfach-Multiemittertransistors T 5 ist der Basisanschluß eines zehnten Transistors T 10 verbunden. Der Kollektoranschluß des zehnten Transistors T 10 stellt den einen Ausgangsanschluß dar, außerdem ist er über einen sechsten Widerstand R 6 mit Be­ zugspotential verbunden. Der Emitteranschluß des zehnten Transistors T 10 ist mit dem Emitteranschluß eines elften Transistors T 11 verbunden, dessen Basisanschluß mit einer weiteren Referenzspannungsquelle -UR 2  verbunden ist. Der Kollektoranschluß des elften Transistors T 11 stellt einen Ausgangsanschluß A dar, außerdem ist er über einen siebenten Widerstand R 7 mit Bezugspotential verbunden. Die zusammengeführten Emitteranschlüsse des zehnten und elften Transistors sind über einen achten Widerstand R 8 mit der Be­ triebsspannungsquelle minus UB verbunden. Im Hinblick auf die geringe kapazitive Belastung des Kollektoranschlusses des Multi­ emittertransistors T 5 wurde die Symmetrierschaltung als emitter­ gekoppelter Differenzverstärker ausgeführt, da in diesem Falle die Millerkapazität des zehnten Transistors T 10 vergleichsweise sehr gering ist.

Der Multiplexer nach der Fig. 1 mit seiner Weiterbildung nach der Fig. 3 ist sehr einfach als monolithisch integrierte Halb­ leiterschaltung aufbaubar, da bei diesen Multiplexern außer dem Multiemittertransistor alle anderen Transistoren als Emitter­ folger geschaltet, also deren Kollektoranschlüsse mit Bezugs­ potential verbunden sind. Damit ist nur für den Kollektor des Multiemittertransistors eine Isolation erforderlich.

Claims (1)

1. Multiplexer für die zeitmultiplexe Zusammenfassung von vier an getrennten Eingangsanschlüssen anstehenden digitalen Signa­ len mit einem vierfachen Multiemittertransistor mit vier Emit­ teranschlüssen, die jeweils getrennt mit den Emitteranschlüssen von vier als Emitterfolger geschalteten Signaltransistoren ver­ bunden sind, wobei die Basisanschlüsse der Signaltransistoren in der Reihenfolge, in der die digitalen Signale zusammengefaßt werden, mit den Eingangsanschlüssen verbunden sind, daß die Emitteranschlüsse des vierfachen Multiemittertransistors außer­ dem direkt mit den Emitteranschlüssen von vier als Emitterfol­ ger geschalteten Takttransistoren und jeweils über einen Wider­ stand mit einer Betriebsspannungsquelle verbunden sind, daß die Basisanschlüsse der Takttransistoren jeweils getrennt mit einem von vier Ausgangsanschlüssen einer Taktquelle verbunden sind, an denen vier um jeweils 90° zu einander verschobene und nicht überlappende Taktsignale mit einer Taktfrequenz gleich der Bitfolgefrequenz der digitalen Eingangssignale anstehen und daß der Kollektoranschluß des vierfachen Multiemittertransistors mit einem Signalausgang und über einen Widerstand mit Bezugspo­ tential verbunden ist, dadurch gekennzeich­ net, daß die Takttransistoren (T 6... T 9) als Multiemitter­ transistoren mit zwei Emitteranschlüssen ausgebildet sind und dabei der erste Emitteranschluß des ersten Takttransistors (T 6) mit dem ersten Emitteranschluß des dritten Takttransistors (T 8), mit dem Emitteranschluß des ersten Signaltransistors (T 1) und mit dem ersten Emitteranschluß des vierfachen Multiemittertran­ sistors (T 5) verbunden ist, daß der zweite Emitteranschluß des ersten Takttransistors (T 6) mit dem ersten Emitteranschluß des zweiten Takttransistors (T 7), mit dem Emitteranschluß des zwei­ ten Signaltransistors (T 2) und mit dem zweiten Emitteranschluß des vierfachen Multiemittertransistors (T 5) verbunden ist, daß der zweite Emitteranschluß des zweiten Takttransistors (T 7) mit dem ersten Emitteranschluß des vierten Takttransistors (T 9), mit dem Emitteranschluß des dritten Signaltransistors (T 3) und mit dem dritten Emitteranschluß des vierfachen Multiemittertran­ sistors (T 5) verbunden ist, daß der zweite Emitteranschluß des dritten Takttransistors (T 8) mit dem zweiten Emitteranschluß des vierten Takttransistors (T 9), mit dem Emitteranschluß des vierten Signaltransistors (T 4) und mit dem vierten Emitteran­ schluß des vierfachen Multiemittertransistors (T 5) verbunden ist und daß dessen Basisanschluß mit einer ersten Referenzspan­ nungsquelle (UR 1 ) verbunden ist. 2. Multiplexer nach Anspruch 1, dadurch gekenn­ zeichnet, daß mit dem Ausgangsanschluß (A) der erste Eingangsanschluß eines emittergekoppelten Differenzverstärkers (T 10, T 11) verbunden ist, dessen zweiter Eingangsanschluß mit einer zweiten Referenzspannungsquelle (UR 2 ) verbunden ist und daß die Kollektoranschlüsse des emittergekoppelten Differenz­ verstärkers die zueinander komplementäre Signale führenden Aus­ gangsanschlüsse (A, ) des Multiplexers darstellen.