DE3051227C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur gruppen­ weisen Anordnung und Aufbereitung binärer Daten, die über eine Übertragungsstrecke übertragen werden.

Üblicherweise ist bei Vorgängen, wie der Aufzeichnung, Wie­ dergabe, Ausgabevorbereitung und dergleichen in Verbindung mit der Umsetzung von Musik und anderen Tonsignalen PCM (Pulse Code Modulation) eine Datenübertragung zwischen ver­ schiedenen Geräten, wie z. B. einem PCM-Rekorder, einem elektronischen Ausgabegerät und einem Spezialeffektgenera­ tor (beispielsweise einem digitalen Nachhallerzeuger) er­ forderlich. Dabei ist zur Erzielung eines besseren Nutz/Störverhältnisses in Verbindung mit der angewandten Pulse-Code-Modulation eine mehrmalige D/A- oder A/D-Umwand­ lung in jeder Geräteeinheit unerwünscht. Deshalb erfolgt eine durchgehende Datenübertragung in Form von digitalen bzw. PCM-Signalen.

Bei der Anwendung der Puls-Code-Modulation bei Musik oder ähnlichen Tonsignalen werden zeitlich und amplitudenmäßig fortlaufende Analogsignale, wie Tonsignale, durch einen Tast- oder Zerlegungsimpuls von konstanter Dauer getastet und in Abschnitte zerlegt. Die Amplitude der zerlegten Signale wird zur Erzielung der sogenannten Quantisierung in eine entbündelte Amplitude umgeändert, und der Wert der quantisierten Amplitude wird z. B. in binär-codierter Form zur Bildung der PCM-Signale verwendet. Die Tastimpulsfre­ quenz wird beispielsweise mit 44 oder 50 kHz gewählt, und ein Zerlegungsabschnitt ist z. B. mit 16 Bits pro Wort festgelegt.

Für die Parallelübertragung solcher Digitalsignale von z. B. 16 Bits pro Wort müssen 16 Signalübertragungseinhei­ ten angeschlossen werden. Im Fall einer Übertragung von PCM-Tonsignalen auf beispielsweise vier Kanälen erhöht sich die Anzahl der notwendigen Signalübertragungsleitungen auf 64. Dadurch werden die Ein- und Ausgangsanschluß-Verdrah­ tungen der beteiligten Geräte oder Einheiten sehr kompli­ ziert und störanfällig.

Bei serieller Übertragung von Digitalsignalen, etwa PCM- Tonsignalen dagegen genügt im Prinzip eine einzige Übertra­ gungsleitung, d. h., die Übertragungsstrecke wird sehr ein­ fach und zuverlässig. In diesem Fall erfolgt üblicherweise die separate Aussendung von Datenlesetaktsignalen. Wegen der bei PCM-Tonsignalübertragung extrem hohen Informations­ menge pro Zeiteinheit jedoch liegt die Taktfrequenz zum Le­ sen jedes einzelnen Bit dieser Daten im Falle von 16 Bit pro Einzelwort bei 0,7 bzw. 0,8 MBit/s, wenn die Zerle­ gungsfrequenz 44 bzw. 50 kHz beträgt.

Weil ferner jedes Wort außer dem Tonsignal auch noch Steu­ erbits oder andere Binärstellen zur freien Verwendung des Anwenders enthalten muß, sollte zur Vermeidung von Engpäs­ sen die Kapazität auf 32 Bits pro Wort ausgelegt sein. In diesem Fall müssen mit einer bei 50 kHz gewählten Zerle­ gungs- oder Tastfrequenz die Digitalsignale mit etwa 1,6 MBit/s übertragen werden, und damit ist bei einer Taktsyn­ chronisation zwischen der Sende- und Empfangsseite bereits eine Übertragung über 100 m unmöglich, wenn eine Verschie­ bung um nur eine halbe Taktsignal-Wellenlänge erlaubt ist. Für den Fall der Datenübertragung zwischen einem Mutterge­ rät (z. B. dem elektronischen Regiegerät) und einem Toch­ tergerät (z. B. dem PCM-Rekorder) muß die Übertragungs­ strecke in der Praxis wesentlich kürzer sein.

Bei solchen Digitalsignalen von 32 Bits pro Wort stehen 20 Bits für die codierten Daten und 12 Bits für Kontrollzwecke zur Verfügung.

Fällt jedoch mehr an Kontroll- oder Anwender-Information an, dann reicht dieser Kontrollbitumfang nicht mehr aus. Wenn man sich aber für eine Erhöhung der Gesamt-Bitzahl pro Wort entscheidet, führt das zwangsläufig zu einer weiteren Anhebung der Taktfrequenz. Damit wird eine erhöhte Schal­ tungs-Verarbeitungsgeschwindigkeit notwendig, was zu Schwierigkeiten bei der Takt-Synchronisation führt.

Aus GB-PS 14 76 878 ist ein Verfahren bekannt, bei dem aus jeweils mehreren Bits bestehende, aufeinanderfolgende Worte seriell über eine einzige Datenübertragungsleitung übertra­ gen werden. Die übertragenen Datensignale enthalten zuge­ ordnete Wortsynchronisiersignale, die empfangsseitig abge­ fragt werden und das Lesen jedes Datenbits innerhalb eines Wortes steuern.

Der Erfindung liegt die Aufgabe zugrunde, bei der seriellen Übertragung von Digitalsignalen mit zeitlich hoher Informa­ tionsdichte auch über längere Übertragungsstrecken eine einwandfreie Wortsynchronisation zu gewährleisten, ohne je­ doch bei Erhöhung der Anwenderinformation eine Erhöhung der Abtast- oder Taktfrequenz oder, in anderen Worten, eine Er­ höhung der Bitzahl pro Wort in Kauf nehmen zu müssen.

Das erfindungsgemäße Verfahren zur Anordnung von Binärda­ ten, die zwischen einem Sender und einem Empfänger in der Form von Worten übertragen werden, die jeweils Serien-Da­ ten-Signale und ein Wortsynchronisiersignal enthalten, wo­ bei jedes Daten-Bit eine Taktperiode T umfaßt und jedes Wortsynchronisiersignal Impulse enthält, die eine Dauer des 0,5- oder 1,5-fachen der Taktperiode aufweisen, ist erfin­ dungsgemäß dadurch gekennzeichnet, daß die Binärdaten zu einer Folge von Datenblocks aus jeweils einer Mehrzahl von Worten gruppiert werden, wobei jedes Wort aus dem Wortsyn­ chronisiersignal eine bestimmte Anzahl von Daten-Bits mit kontinuierlicher PCM-Information, eine festgelegte Anzahl von unterschiedlichen Zwecken zugeordneten Bits und ein Blockkennzeichnungsbit an jeweils gleicher Bitnummernposi­ tion innerhalb jedes Worts umfaßt, und daß die Blocklänge durch Diskriminierung des Blockkennzeichnungsbits bestimmt wird.

Vorteilhafterweise wird mit der Diskriminierung des Block­ kennzeichnungsbits gleichzeitig bestimmt, ob die unter­ schiedlichen Zwecken zugeordneten Bits innerhalb jedes Worts als Kontrollbits für den betreffenden Datenblock oder als Anwender-Datenbits zu verarbeiten sind.

Nachstehend wird die Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine graphische Darstellung zur Aufteilung eines aus Digitalsignalen bestehenden Worts;

Fig. 2 ein schematisches Blockschaltbild einer empfangs­ seitigen Eingangsschaltung zur Verarbeitung ange­ lieferter Serien-Daten-Signale;

Fig. 3 ein detailliertes Blockschaltbild einer in Fig. 2 mit Bezugshinweise 2 angegebenen Wort synchron-Ab­ tastschaltung;

Fig. 4 die graphische Prinzipdarstellung von Signalver­ läufen an verschiedenen Schaltungspunkten A bis M in Fig. 3;

Fig. 5 eine graphische Darstellung einer erfindungsgemä­ ßen blockweisen Gruppierung von Worten; und

Fig. 6 verschiedene mögliche Wortformate.

Das nachstehend beschriebene Ausführungsbeispiel dient der Übertragung von Digitalsignalen, welche die PCM-Form von Tonsignalen, wie z. B. Musik, darstellen. Zwecks Puls-Code­ modulation werden die Tonsignale mit einer Zerlegungs- oder Abtastfrequenz von 50,1 kHz unterteilt und in Digitalsigna­ le mit 32 Bits pro Wort umgestellt, worin für die Toninfor­ mation 20 Bits vorgesehen und 12 Bits für die Steuerungs- oder Anwenderzwecke reserviert sind.

Bei dem in Fig. 1 graphisch dargestellten Format eines Di­ gitalsignalworts entspricht A einem Wortsynchronisiersignal zur Synchronisation der Daten Wort für Wort, das hier z. B. eine Nutzimpulsbreite von 50% hat, B den Daten der 32 Bits bei einem Wortschlitz von 32T (T = Datentaktperiode) und C dem Datenformat des bei dieser Ausführung benutzten Digi­ talsignals. Die in den Kästchen von Fig. 1 eingetragenen Zahlen sind die Bit-Nummern.

Die Periode Tws des Wortsynchronisiersignals A ist gleich der Abtastperiode des PCM-Tonsignals und bei einer Abtast­ frequenz von 50,1 kHz etwa 20 µs lang. Die Zeiteinheit T der Datenbits ist 1/32 der Wortsynchronisationsperiode Tws, und von den 32 Bits eines Wortes sind 20 Bits vom 1. Bit MSB bis zum 20. Bit für die zerlegten Daten, und die restlichen 12 Bits vom 21. bis 32. Bit als Steuer- oder Anwender-Bits reserviert. Als Besonderheit dieser Ausführung sind drei Bits, nämlich das 30., 31. und 32. Bit für das Wortsynchro­ nisiersignal in den Daten vorgesehen, welches nachstehend als WSD-Signal bezeichnet wird und sich in seinem Format von den Daten unterscheidet. Beispielsweise werden in Fig. 1 die Bits von MSB bis zum 29. Bit (29SB) mit der Zeiteinheit von T in NRZ-Signale verwandelt (NRZ = Non-Return-to-Zero), die nächsten drei Bits werden durch Zweiteilung in NRZ-Sig­ nale mit der Zeiteinheit 1,5 T umgeformt, und die umgekehrten (negativen) und nicht-umgekehrten (positiven) Daten des 29. Bit bilden aufeinanderfolgend die WSD-Signale. Ist der Daten­ inhalt des 29. Bit = "0", dann erscheinen die WSD-Signale gemäß Fig. 1D in der Reihenfolge "1", "0", und umgekehrt, siehe Fig. 1E.

Die Digitalsignale C werden in Serie über eine einzige Über­ tragungsleitung in eine (oder mehrere) Eingangsschaltung(en), wie in Fig. 2 dargestellt, übertragen, wo diese Wortsynchro­ nisiersignale erfaßt werden und auf deren Basis die jeweils in einem Wort enthaltenen Daten gelesen werden.

Diese WSD-Digitalsignale (C in Fig. 1) gelangen in Fig. 2 über einen Eingang 1 zu einer Wortsynchronabtastschaltung 2, und ausgangsseitig werden jeweils an einem Ausgangsanschluß 3, 4 bzw. 5 die erwähnten Wortsynchronisiersignale A, Bit-Taktsignale bzw. Serien-Datensignale entnommen. Von dem Ausgangsanschluß 5 gehen die von der Wortsynchronabtastschaltung 2 stammenden Serien- Datensignale zu einem als Serien/Parallelumsetzer arbeitenden Schieberegister 6, welches die Daten in Parallelform einem als Paralleltyp ausgebildeten Flip-Flop 7 zuführt. Die beiden Einheiten 6 und 7 erhalten die Bit-Taktsignale aus dem Ausgangsanschluß 4 der Wortsynchronabtastschaltung 2. In dem Schaltungsbereich bis hin zum Flip-Flop 7 erfolgt der Opera­ tionsablauf nach den Wortsynchronisiersignalen A der eingehenden Digitalsignale und den entsprechenden Taktsignalen. Nach Verriegelung dieser Daten durch das Flip-Flop 7 gelangen die Signale zu Schaltungen, die durch interne Taktsignale der Empfangsseite oder durch die beispielsweise über Eingänge 11 und 12 eingespeisten Wortsynchronisiersignale A gesteuert werden, beispielsweise in ein als Parallel/Serienumsetzer ausgebildetes Schieberegister 8 oder ein paralleles Flip-Flop 9 zwecks gewünschter Signalverarbeitung der Empfangsseite. Das Schieberegister 8 synchronisiert die parallelen Daten für jedes Wort aus Flip-Flop 7 mit den internen Taktsignalen der Empfangsseite und wandelt sie in Seriendaten eines für die Signalverarbeitung auf der Empfangsseite geeigneten Formats um, die dann von einem Ausgangsanschluß 13 abgegeben werden. Ähnlich führt das Flip-Flop 9 eine Umwandlung der Digital­ daten in eine für die interne Verarbeitung auf der Empfangs­ seite geeignete Form durch und gibt sie über einen Ausgangs­ anschluß 14 ab. Auf das Schieberegister 8 oder Flip-Flop 9 kann ggf. verzichtet werden. Die Wortsynchronisiersignale A vom Ausgangsanschluß 3 der Wortsynchronabtastschaltung 2 werden an den Taktsperranschluß des Flip-Flop 7 gelegt und dienen so der Erhaltung der normalen Beziehung zwischen den Daten jedes Worts und der Bit-Reihenfolge. Außerdem gelangen höherfrequente Taktsignale, deren Frequenz das n- fache (n = 5 oder eine größere ganze Zahl) des Bit-Takts beträgt, über den Anschluß 15 zur Wortsynchronabtastschaltung 2.

Falls wegen räumlicher Nähe zwischen den Geräten die Signal­ übertragungsleitung kurz ist, kann auf das parallele Flip- Flop 7 verzichtet werden und es können statt dessen die parallelen Signale aus dem Schieberegister 6 direkt zum Schiebe­ register 8 oder Flip-Flop 9 geleitet werden. In diesem Fall kann das Schieberegister 6 die empfangsseitigen Taktsignale aus dem Takteingang 11 erhalten.

Nähere Einzelheiten der Wortsynchronabtastschaltung 2 werden nachstehend in Verbindung mit Fig. 3 und 4 erläutert: In einen Eingang 1 von Fig. 3 werden Digitalsignale A von Fig. 4 eingespeist, bei denen die Zeiteinheit T der Datenbits zwischen den Zeitpunkten t₁ und t₂ in eine Zeiteinheit 1,5 T zwischen den Zeitpunkten t₂ und t₃ umgedreht wird. Der Dateninhalt des 29. Bit eines Wortes liegt zwischen t₁ und t₂, während zwischen t₂ und t₃ sowie zwischen t₃ und t₄ das WSD-Signal eingefügt wird; t₄ liegt zeitlich um 1,5T nach t₃. Somit beginnt das nächste Einzelwort mit t₄, und danach schließt sich nach jeweils einer Zeiteinheit T der Daten­ inhalt von MSB, 2SB, . . . an.

Danach werden hochfrequente Taktsignale mit einer Periode 1/n (n = 5 oder eine größere ganze Zahl) dieser Zeiteinheit T an den Takteingang 15 gelegt. Im vorliegenden Fall haben die hochfrequente Taktsignale ein n = 6 ( d. h. eine Periode T/6), wie unter B in Fig. 4 dargestellt. Die nach dem Zeit­ punkt t₁ erzeugten höherfrequenten Taktsignale B sind mit t₁₁, t₁₂, t₁₃... bezeichnet, und ihre Anzahl beträgt normalerweise sechs, aber wenn der Abstand zwischen t₁ und t₁₁ annähernd Null wird, können je nach dem zwischen den Eingangsdaten und den empfangsseitigen Taktsignalen vorhandenen Fehlern oder von anderen Faktoren abhängig auch fünf oder sieben Taktimpulse vorhanden sein. Zwischen den Zeitpunkten t₂ und t₃ sind diese Taktimpulse mit t₂₁, t₂₂... bezeichnet, usw. Zwischen t₂ und t₃ liegen gewöhnlich neun Taktimpulse, mit einer Toleranz von ±1 aus den zuvor genannten Gründen.

Die zum Eingang 1 in Fig. 3 kommenden digitalen Daten­ signale A (Fig. 4) gelangen in ein durch die höherfrequenten oder schnellen Taktsignale B angesteuertes Flip-Flop 21 vom D-Typ, welches bekannterweise nach den Taktsignalen vom Takt­ anschluß 15 die Zustandsänderung am Eingang 1 auf seinen Q-Ausgang überträgt. Die gegenüber den schnellen Taktsignalen B eine wählbare Phasendifferenz von Δt aufweisenden Digital­ signale A werden in mit den Taktsignalen B synchrone Digital­ signale C umgesetzt, die bei einer Phasendifferenz 0 wegen des Schaltungsfrequenzgangs eine geringe Zeitverzögerung haben und am Q-Ausgang verfügbar sind. Diese Digitalsignale C gehen zum nächsten D-Flip-Flop 22, welches an seinem Q-Aus­ gang Digitaldaten D abgibt, die um eine Periode T/6 des schnellen Taktsignals B verschoben sind. Die Q-Ausgänge beider D-Flip-Flop 21 und 22 gehen zu einem Exclusiv-ODER-Glied 23 zwecks Bildung des Übergangssignals E (ob "1" oder "0" um­ gedreht sind oder nicht) der Digitalsignale. Das Eingangs- Digitalsignal A wird bei t₂ und t₃ zwangsweise umgedreht, und das Übergangssignal E hat jeweils zwischen t₂₁ und t₂₂ sowie zwi­ schen t₃₁ und t₃₂ einen Übergangsimpuls P₁ bzw. P₂. Zwischen diesen Übergangsimpulsen P₁ und P₂ liegen gewöhnlich neun schnelle Taktimpulse, und die Unterscheidung der WSD-Signale erfolgt durch Zählung und Erkennung von acht, neun und zehn schnellen Taktimpulsen bei einer Fehlermöglichkeit von ± 1.

Die WSD-Unterscheidung erfolgt mittels eines Zählers 24 (ein vorgesetzter Hexadezimal-Zähler) und einer logischen Matrixschaltung 25. Die Zahl 5 steht als Vorsetzwert, und die Vorsetz-Operation läuft gemäß den Übergangsimpulsen P1 von E unter Durchzählung der schnellen Taktimpulse ent­ sprechend den in G in Fig. 4 dargestellten Zahlenwerten ab.

Die Ausgänge Q_A, Q_B, Q_C und Q_D des Zählers 24 entsprechen den Dezimalzahlen 1, 2, 4 bzw. 8. In der Matrixschaltung 25 werden durch NAND-Glieder 26 und 27 zunächst die NAND-Werte von Q_A, Q_B gebildet sowie aus Q_C, Q_D und dem NAND-Wert von E Ausgangssignale H gebildet. Wenn der Zähler 24 den Zählwert 12, 13 oder 14 erreicht, werden alle Werte Q_A . . . Q_D = H, und wenn in dieser Periode der Übergangsimpuls P₂ von E erzeugt wird, entsteht in dem Ausgangssignal H ein WSD-Erkennungsimpuls P₃. Dieses Ausgangssignal H geht zum Ladeanschluß zwecks Vor­ setzens des nächsten vorsetzbaren Hexadezimalzählers 31.

Damit der Zähler 24 nicht durch den Übergangsimpuls P₂ von Signal E vorgesetzt werden kann, geht das Signal E über ein NAND-Glied 28 zu dem Vorsetz-Kontrollanschluß des Zählers 24, und durch Zuführen des WSD-Erkennungsim­ pulses P₃ an das NAND-Glied 28 wird der Durchlaß des Über­ gangsimpulses P₂ verhindert. Folglich ist nur die umge­ kehrte Version des Übergangsimpulses P₁ in dem Ausgangs­ signal von NAND-Glied 28 enthalten.

Ferner erzeugt der Zähler 24 mit Zählwert 15 einen Übertrag­ impuls über ein Umkehrglied 29 an einen Takteingangs­ sperranschluß (Taktdurchlaßanschluß) und hält diesen Zählwert 15 bis zum Anlaufen der Vor-Setzoperation mit dem nächsten Übergangsimpuls.

Der Zähler 31 ist so ausgelegt, daß er die Bit-Taktsignale zum Lesen des Dateninhalts jedes Bits in einem Wort auf­ nimmt. Der Übertragimpuls wird deshalb durch ein Umkehr­ glied 32 umgedreht und über ein ODER-Glied 30 in den Vor-Setzanschluß eingespeist. Er zählt die schnellen Taktimpulse (Periode wie Zeiteinheit T) und wiederholt die Zählung gewöhnlich sechsmal. Von den gleichen Aus­ gängen Q_A, Q_B, Q_C und Q_D wie oben geht Q_C über ein Umkehrglied 33.

Wird dann der WSD-Erkennungsimpuls P₃ des Ausgangssignals H von der Matrixschaltung 25 über das ODER-Glied 30 zum Ladeanschluß des Zählers 31 gegeben, dann wird der Vor- Setzwert "10" geladen und von ihm aufwärts die Impulse des schnellen Taktsignals B gezählt; siehe I in Fig. 4. Dort sind die echten Zählwerte eingetragen. Beim Springen des Zählwertes von 11 auf 12 fehlt der Ausgang J des Umkehr­ gliedes 33, und bei Erreichen des Zählwertes "15" wird ein Übertrag erzeugt und im Ausgangssignal K des Umkehr­ gliedes 32 ein umgekehrter Übertragimpuls Pc gebildet, der über das ODER-Glied 30 zum Ladeanschluß des Zählers 31 geht, so daß "10" vorgesetzt wird. Bei Erreichen des Zähl­ wertes "15" läuft ein neuer Zählvorgang ab "10" an, und wenn der Zählwert von "15" auf "10" springt, geht der Ausgang des Umkehrgliedes 33 hoch. Dieser Ablauf wiederholt sich ähnlich mit einer Periode von sechs Zählungen von "10" auf "15" (Zeiteinheit T der Daten-Bits), und der Zeitpunkt, in dem der Ausgang J hoch geht, bildet die Mittelposition dieses Dateninhalts der digitalen Datensignale D. Durch Lesen jedes einzelnen Dateninhalts der digitalen Datensignale D während der Hoch-Zeit des Bit-Taktausgangs J werden Fehl­ lesungen vermieden. Bei diesem System gehen zum Beispiel die Datensignale D zu einem D-Flip-Flop 34, welches durch den Bit-Taktausgang J angesteuert wird, um den Q-Ausgang zum Ausgangsanschluß 5 abzugeben.

Dann werden mittels eines J-K-Flip-Flop 36 und eines D-Flip-Flop 37 die mit dem Bit-Takt J synchronisierten Wortsynchronisiersignale gewonnen. Der K-Eingang von Flip- Flop 36 erhält das WSD-Erkennungssignal H und gibt seinen Q- Ausgang (L in Fig. 4) an das D-Flip-Flop 37 ab. Mit dem Bit- Taktausgang J als Takt für das D-Flip-Flop 37 wird dessen Q- Ausgang als ein mit dem Bit-Takt J synchronisiertes Wortsyn­ chronisiersignal (= M in Fig. 4) an den Anschluß 3 abgegeben. Der -Ausgang des D-Flip-Flops 37 wird als S-Eingang des J-K- Flip-Flops 36 benutzt.

Von den so gelesenen 32 Bits des einen Wortes dienen die von MSB bis zum 20. Bit als Musterdaten für Tonsignale und der Rest als Kontroll- oder Anwender-Bits; die letzten drei Bits bzw. das 30., 31. und 32. Bit werden jedoch als WSD-Signal benutzt. Die Notwendigkeit der Benutzung als Kopierschutz- Bits oder Informationssicherungs-Bits bei den übrigen neun Bits muß sichergestellt sein, folglich bleiben nur wenige Bits für Anwenderzwecke frei.

Deshalb wird erfindungsgemäß eine größere Anzahl von Bits in einem Block zusammengefaßt, und die Kontroll- oder Anwender- Bits in jedem Wort in einem Block werden entweder für Kon­ trolldaten oder Anwenderdaten ausgenutzt, so daß eine erheb­ lich größere Anzahl von Bits für Anwenderzwecke verfügbar ist.

Die Aufstellung in Fig. 5 ergibt 256 Worte in einem Block, wobei das 29. Bit in jedem Wort ein Blockkennzeichenbit ist. Die horizontal angeordneten Zahlen in Fig. 5 bilden die Bit-Nummern in jedem Wort, auf der Vertikalachse sind die Wortnummern aufgetragen. Mit "1" und "0" sind die Datenwerte im 29. Bit eingetragen. Die 21. bis 28. Bits des ersten Wortes dienen als Kontroll-Bits, und die 21. bis 28.Bits in jedem der übrigen 2. bis 256. Worte werden als Anwender- Bits ausgenutzt. Abhängig davon, ob die 21. bis 28. Bits in jedem Wort Kontroll-Bits oder Anwender-Bits sind, ist das Blockkennzeichenbit entweder "1" oder "0". Das die Kontroll- Bit enthaltene Wort befindet sich oben im Block. Die Ein­ teilung eines Blockes ist durch Lesen des 29. Bit jedes Wortes erkennbar. Zur Vergrößerung der Anzahl von Kontroll- oder Steuer-Bits wird, beginnend mit dem ersten Wort, fortlau­ fend nach unten, das 29. Bit jedes Wortes auf "1" gesetzt. Die Lesezeit für die Kontroll- oder Anwender-Bits für 256 in einem Block enthaltene Worte entspricht 256 mal der Wort­ synchronisierperiode Tws und dauert etwa 5 ms bei einer Abtast­ frequenz von etwa 50 kHz. Damit ist ein sicherer Zugriff zu den Kontrolldaten gewährleistet.

Bei dem erfindungsgemäßen Übertragungssystem für Digi­ talsignale werden die Wortsynchronisiersignale jedes Wortes, welches mehrere Bits enthält (beispielsweise 32 Bits pro Wort), in Serie zusammen mit Datensignalen über eine einzige Über­ tragungsleitung übertragen, und empfangsseitig werden die Wort- Synchronisiersignale abgefragt und die betreffenden Datenbits in einem Wort in Abhängigkeit von den abgefragten Wortsyn­ chronisiersignalen gelesen. Die erfindungsgemäße Anordnung kann so Daten und Wortsynchronisiersignale auf einer einzigen Übertragungsleitung übermitteln. Selbst wenn wegen eines großen räumlichen Abstands zwischen den Geräten der Sende- und der Empfangsseite die Übertragungsleitung lang ist, bleibt die Re­ lativposition der einzelnen Daten auf der Zeitachse gegenüber den Wortsynchronisiersignalen soweit unverändert, daß die Daten korrekt lesbar bleiben. Die Serienübertragung hat gegen­ über der Parallelübertragung den Vorteil, daß die Verbindungseinrichtungen wesentlich einfacher und zuverlässiger sind.

Darüber hinaus hat die erfindungsgemäße Signalüber­ tragungsanordnung den Vorteil, daß die Wortsynchroni­ siersignale in ein Wort der Digitalsignale einsetzbar und als solche von den Datensignalen unterscheidbar sind. Zur Unterscheidung erhalten beispielsweise die Wort­ synchronisiersignale eine andere Impulsbreite als die für die Daten-Bits verwendeten Impulse.

Bei dem oben beschriebenen Beispiel werden NRZ-Signale mit einer Periode T als Datensignale verwendet, wobei die Impulsbreite ein ganzzahliges Mehrfaches von T ist. Als Wortsynchronisiersignale werden 2-Bit NRZ-Signale mit einer Impulsbreite von 1,5T benutzt und relativ zu den ihnen jeweils vorangehenden Bits umgedreht. Es können jedoch auch andere verschiedene Formate von Wort­ synchronisiersignalen benutzt werden; siehe beispiels­ weise Fig. 6. Hierbei sind die Wortsynchronisiersignale WSD auch in die mehrere Bits in einem Wort umfassenden Digitalsignale (A) eingefügt. Die Zeiteinheit für ein Bit ist T, jedoch je nach der Ausdrucksart der Datensignale kann die Impulsbreite auch von T abweichen. Werden bei­ spielsweise die Datensignale durch NRZ-Signale (Non Return to Zero) gebildet, kann die Impulsbreite ganzzahlige Viel­ fache von T annehmen, damit die Impulsbreite der Wort­ synchronisiersignale WSD davon abweichend Werte wie 0,5T oder 1,5T annehmen kann, siehe B, E und F in Fig. 6. Im Fall B ist das 31. Bit "L" und das 32. Bit "H" oder "L" nach Ablauf jeder 0,5T-Periode, und dabei bilden diese beiden Bits Wortsynchronisiersignale WSD. Bei E liegt das 29ste Bit auf "L" und das 30ste, 31ste und 32ste Bit werden durch zwei geteilt, und jedes von ihnen nimmt nach Ablauf jeder 1,5T-Periode entweder den Zustand "H" oder "L" an. Das gleiche gilt für den Wert "0" des 29. Bit in dem vorherigen Beispiel; da dieses Muster festliegt, ist die Entschlüsselung der Wortsynchronisation sehr einfach. Bei F in Fig. 6 wird allein das 32. Bit benutzt, und die umge­ kehrten und nicht-umgekehrten Signale des 31. Bit wechseln sich mit einer Periode von O,5T ab. Werden PE- oder FM- Signale mit der Periode T als Datensignale benutzt, können die Wortsynchronsignale WSD durch Impulse mit einer Breite 1,5T geformt werden, weil die Impulsbreite entweder 0,5T oder T beträgt.

Auf Grund der Verwendung derartiger Wortsynchronsignale ist es möglich die Daten und die Wortsynchronsignale gemein­ sam auf einer einzigen Übertragungsleitung zu übermitteln, empfangsseitig die Wortsynchronsignale deutlich von den Da­ tensignalen zu unterscheiden und durch Abtastung der Wort­ synchronsignale einwandfrei zu lesen.

Die Erfindung beschränkt sich keineswegs auf die hier er­ läuterten Beispiele, vielmehr ist sie auch in anderen Über­ tragungssystemen anwendbar, wo z. B. digitalisierte Video­ signale übertragen werden müssen. Ferner kann ein Wort statt nur 32 Bits jede andere gewünschte Bit-Anzahl wie 16, 24, 64 Bits o. dgl. enthalten. Auch können sich die Wortsynchronsignale von den Datensignalen außer durch eine geänderte Impulsbreite noch durch eine geänderte Phase oder Amplitude unterscheiden. Die Position des Wortsynchronsignals im Wort kann auf jede gewünschte Bit-Nr. gelegt werden, vorausgesetzt, sie wurde vorher festgelegt und ermöglicht die Identifizierung der Positionen der einzelnen Datenbits im Wort.

Claims (2)

1. Verfahren zur Anordnung von Binärdaten, die zwischen einem Sender und einem Empfänger in der Form von Worten übertragen werden, die jeweils Serien-Daten-Signale und ein Wortsynchronisiersignal enthalten, wobei jedes Daten-Bit eine Taktperiode (T) umfaßt und jedes Wortsynchronisier­ signal Impulse enthält, die eine Dauer des 0,5- oder 1,5- fachen der Taktperiode aufweisen, dadurch gekennzeichnet, daß die Binärdaten zu einer Folge von Datenblocks aus jeweils einer Mehrzahl von Worten gruppiert werden, wobei jedes Wort außer dem Wortsynchronisiersignal eine bestimmte Anzahl von Daten-Bits mit kontinuierlicher PCM-Information, eine festgelegte Anzahl von unterschiedlichen Zwecken zuor­ denbaren Bits und ein Blockkennzeichnungsbit an jeweils gleicher Bitnummernposition innerhalb jedes Worts umfaßt, und daß die Blocklänge durch Diskriminierung des Blockbits bestimmt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aufgrund des Blockkennzeichnungsbits bestimmt wird, ob die unterschiedlichen Zwecken zugeordneten Bits innerhalb jedes Worts als Kontrollbits für den betreffenden Datenblock oder als Anwender-Datenbits zu verarbeiten sind.