JPS6031333A - シリアルデ−タ転送同期方式 - Google Patents
シリアルデ−タ転送同期方式Info
- Publication number
- JPS6031333A JPS6031333A JP58139595A JP13959583A JPS6031333A JP S6031333 A JPS6031333 A JP S6031333A JP 58139595 A JP58139595 A JP 58139595A JP 13959583 A JP13959583 A JP 13959583A JP S6031333 A JPS6031333 A JP S6031333A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- bit
- serial data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、シリアルに発生されるディジタル−信号をマ
イクロコンピュータ利用ユニット間に於いて転送する場
合に於けるシリアルデータ転送同期方式に関するもので
ある。
イクロコンピュータ利用ユニット間に於いて転送する場
合に於けるシリアルデータ転送同期方式に関するもので
ある。
背景技術
近年、半導体技術の発達に伴なってマイクロコンピュー
タが手軽に使用出来る様になり、これに伴なってユニッ
ト単位にマイクロコンピュータを使用すること罠より分
離処理が行なわれる傾向にある。例えば自動車に於いて
は、ダツＶ−Ｌｄ −Ｆ’＋７）ノぐネル部とトランク
ルーム忙マイクロコンピュータ利用ユニットｔそれぞれ
設け、この各ユニットはその近辺に於ける信号処理を分
担するとともに、このユニット間に於けるチータ転送金
行なうことによって配線敷金減少させることが考えられ
ている。つまシ、パネル部に設けられるマイクロコンピ
ュータ利用ユニツートはハンドル部分に設けられている
各種スイッチ出力の＠シ込みおよび各種メータの表示制
御を行ない、トランクルームに設けられているマイクロ
コンピュータ利用ユニットはストップおよびテールラン
プの制御等を担当する。そして、これらの各マイクロコ
ンピュータ利用ユニットに於いて検出した情報の中で、
相手のマイクロコンピュータ利用ユニットが必要とする
情報は、シリアルデータとして調歩同期によりデータ転
送が行々われる。
タが手軽に使用出来る様になり、これに伴なってユニッ
ト単位にマイクロコンピュータを使用すること罠より分
離処理が行なわれる傾向にある。例えば自動車に於いて
は、ダツＶ−Ｌｄ −Ｆ’＋７）ノぐネル部とトランク
ルーム忙マイクロコンピュータ利用ユニットｔそれぞれ
設け、この各ユニットはその近辺に於ける信号処理を分
担するとともに、このユニット間に於けるチータ転送金
行なうことによって配線敷金減少させることが考えられ
ている。つまシ、パネル部に設けられるマイクロコンピ
ュータ利用ユニツートはハンドル部分に設けられている
各種スイッチ出力の＠シ込みおよび各種メータの表示制
御を行ない、トランクルームに設けられているマイクロ
コンピュータ利用ユニットはストップおよびテールラン
プの制御等を担当する。そして、これらの各マイクロコ
ンピュータ利用ユニットに於いて検出した情報の中で、
相手のマイクロコンピュータ利用ユニットが必要とする
情報は、シリアルデータとして調歩同期によりデータ転
送が行々われる。
この場合、シリアルデータの送受信に際しては、一般に
通信用の集積回路を用いることによって高速通信が行な
われている。しかしながら、通信速度があまシ速くなく
、また低コスト化が要求されるシステムに、上記通信用
集積回路全使用することはコスト的に見合わないものと
なってしまう。
通信用の集積回路を用いることによって高速通信が行な
われている。しかしながら、通信速度があまシ速くなく
、また低コスト化が要求されるシステムに、上記通信用
集積回路全使用することはコスト的に見合わないものと
なってしまう。
この様な間＠全解決するものとしては、各ユニットに設
けられているマイクロコンピュータを利用してシリアル
データの転送を行なうことが考えられている。これは、
第１図に示すように、送信側のマイクロコンピュータは
１ピット期間にわたって′Ｌ″となるスタートビット８
Ｂ。
けられているマイクロコンピュータを利用してシリアル
データの転送を行なうことが考えられている。これは、
第１図に示すように、送信側のマイクロコンピュータは
１ピット期間にわたって′Ｌ″となるスタートビット８
Ｂ。
予め定められた数のデータビットＤＢ、パリティビット
ＰＢおよびストップビットＳＢを順次連続させることに
より情報ブロック金構成し、この情報ブロック単位の送
信を行なう。一方、受信側のマイクロコンピュータは、
１ビット期間にわたって“Ｌ＃となるスタートピッ）Ｓ
Ｂ’ｔ−検出することによりこのスタートビット全始点
とする情報ブロックの取り込みを順次行なうものである
。
ＰＢおよびストップビットＳＢを順次連続させることに
より情報ブロック金構成し、この情報ブロック単位の送
信を行なう。一方、受信側のマイクロコンピュータは、
１ビット期間にわたって“Ｌ＃となるスタートピッ）Ｓ
Ｂ’ｔ−検出することによりこのスタートビット全始点
とする情報ブロックの取り込みを順次行なうものである
。
しかしながら、上記方法に於いては、スタートピットＳ
Ｂが１ビット期間にわたってＬ＃となる信号によって定
められているために、受信側に於いてはデータビットＤ
Ｂ中に含まれるＬ”信号との区別が出来なくなる場合が
しばしば生ずる。また、スタートピッ）ＳＢおよびデー
タビットＤＢ’５すべて１ピット単位としている関係上
、受信側に於いてはこれらの信号に対して各ビットの中
間部分をサンプリングするための同期信号の発生が困難
になる問題ヲ有している。
Ｂが１ビット期間にわたってＬ＃となる信号によって定
められているために、受信側に於いてはデータビットＤ
Ｂ中に含まれるＬ”信号との区別が出来なくなる場合が
しばしば生ずる。また、スタートピッ）ＳＢおよびデー
タビットＤＢ’５すべて１ピット単位としている関係上
、受信側に於いてはこれらの信号に対して各ビットの中
間部分をサンプリングするための同期信号の発生が困難
になる問題ヲ有している。
発明の開示
従って、本発明による目的は、マイクロコンピュータ間
に於いて、シリアルデータの転送が容易にかつ確実に行
なうことが出来るシリアルデータ転送同期方式を提供す
ることである。
に於いて、シリアルデータの転送が容易にかつ確実に行
なうことが出来るシリアルデータ転送同期方式を提供す
ることである。
このような目的を達成するために本発明は、スタートピ
ッ）ｆデータビットの匙の周期に於いて１Ｌ＃、′Ｈ＃
に反転する信号としたものである。
ッ）ｆデータビットの匙の周期に於いて１Ｌ＃、′Ｈ＃
に反転する信号としたものである。
このように構成されたシリアルデータ転送方式に於いて
は、スタートビットの信号形態がデータビットには全く
存在しない信号形態となることから、データビット全ス
タートビットとして誤って検出することがなく、これに
伴なって確実なスタートビットの検出が行なえる。また
、スタートピットはデータビットの／周期で′Ｌ＃。
は、スタートビットの信号形態がデータビットには全く
存在しない信号形態となることから、データビット全ス
タートビットとして誤って検出することがなく、これに
伴なって確実なスタートビットの検出が行なえる。また
、スタートピットはデータビットの／周期で′Ｌ＃。
“Ｈ＃に反転する信号であるために、このスタートビッ
トの“Ｌ＃から１Ｈ”への反転時を基準としてデータビ
ットの１周期間毎にパルス金発生させることによシ、入
力データ全サンプリングす７−？Ｐ払のＭ抑信醤を宛息
に登牢することが出来る。
トの“Ｌ＃から１Ｈ”への反転時を基準としてデータビ
ットの１周期間毎にパルス金発生させることによシ、入
力データ全サンプリングす７−？Ｐ払のＭ抑信醤を宛息
に登牢することが出来る。
発明を実施するための最良な形態
第２図は本発明によるシリアルデータ転送同期方式の一
実施例を示すブロック図である。同図に於いて１はマイ
クロコンピュータを使用した第１ユニツトであって、各
種センサー信号８１〜Ｓｎを入カポ−） ｐｔｔ〜Ｐ１
ｎから取り込むとともに、スイッチおよびソレノイド等
の各種被制御物に対するコントロール信号Ｏ１〜Ｏｎ
ｆ出力ポートＰ２１〜Ｐ、ｎから発生する。また、この
第１ユニツト１はシリアルデータの送信ポートＰ３０と
受信ボートＰ４０ ｋ有している。２は第１ユニツト１
と同一構成による＠２ユニットであって、第１ユニツト
１の送信ポー） Ｐｓ。から発生されるシリアルデータ
を受信ボートＰ４（１’ｅ介して嘔り込み、送信ポー）
Ｐ２Ｏから発生されるシリアルデータ全第１ユニツト
１の受信ボートＰ４ｏに供給する。
実施例を示すブロック図である。同図に於いて１はマイ
クロコンピュータを使用した第１ユニツトであって、各
種センサー信号８１〜Ｓｎを入カポ−） ｐｔｔ〜Ｐ１
ｎから取り込むとともに、スイッチおよびソレノイド等
の各種被制御物に対するコントロール信号Ｏ１〜Ｏｎ
ｆ出力ポートＰ２１〜Ｐ、ｎから発生する。また、この
第１ユニツト１はシリアルデータの送信ポートＰ３０と
受信ボートＰ４０ ｋ有している。２は第１ユニツト１
と同一構成による＠２ユニットであって、第１ユニツト
１の送信ポー） Ｐｓ。から発生されるシリアルデータ
を受信ボートＰ４（１’ｅ介して嘔り込み、送信ポー）
Ｐ２Ｏから発生されるシリアルデータ全第１ユニツト
１の受信ボートＰ４ｏに供給する。
以下、上記構成による回路の動作を第３図。
第４図に示すフローチャートに基いて詳細に説明する。
まずｓ第１ユニットエはその内部に設けられているマイ
クロコンピュータが各種センサーから供給されるセンサ
ー信号８＋−８ｎｆｉ：入力ポートｐＨ〜Ｐｓｎｋ介し
て＠り込むことにより各種の信号処理全実行する。そし
て、この各種センサー信号に対する処理結果は、出力ポ
ートＰ２１ ”−Ｐａｎから各種被制御物にコントロー
ル信号Ｏ１〜Ｏｎとして供給される。また、マイクロコ
ンピュータを有する第２ユニツト２も第１ユニツト１と
同様な処理を行なっている。ここで、第１ユニツト１が
第２ユニツト２に於いて必要とする情報が発生すると、
この情報をシリアルデータとして送信ポー） Ｐｇ。か
ら第２ユニツト２の受信ポー） Ｐ２Ｏに供給する。
クロコンピュータが各種センサーから供給されるセンサ
ー信号８＋−８ｎｆｉ：入力ポートｐＨ〜Ｐｓｎｋ介し
て＠り込むことにより各種の信号処理全実行する。そし
て、この各種センサー信号に対する処理結果は、出力ポ
ートＰ２１ ”−Ｐａｎから各種被制御物にコントロー
ル信号Ｏ１〜Ｏｎとして供給される。また、マイクロコ
ンピュータを有する第２ユニツト２も第１ユニツト１と
同様な処理を行なっている。ここで、第１ユニツト１が
第２ユニツト２に於いて必要とする情報が発生すると、
この情報をシリアルデータとして送信ポー） Ｐｇ。か
ら第２ユニツト２の受信ポー） Ｐ２Ｏに供給する。
ここで、シリアルデータの送信は内部に設けられている
マイクロコンピュータが第３図に示すソフト処理全実行
することによって行なわれる。つまり、送信モードに於
いてスタートされると、第３図に示すステップＳ、に於
いて送信ポー ） ｐ３６ ｋ″″Ｌ”にセットする。
マイクロコンピュータが第３図に示すソフト処理全実行
することによって行なわれる。つまり、送信モードに於
いてスタートされると、第３図に示すステップＳ、に於
いて送信ポー ） ｐ３６ ｋ″″Ｌ”にセットする。
次にステップＳ雪に於いて、データビットの４期間を計
時するタイマーＴＩ’ｔセットし、このタイマーＴ１が
タイムアツプするとステップＳ３の判断がＹＥＳとなっ
てステップＳ、に移行する。そして、このステップＳ４
に於いては送信ポーＦ Ｐａｏ ’Ｃ”Ｈ”にセットし
た後に、ステップＳ５に於いてデータビットの１周期間
Ｔ３に対してＴ３〜Ｔｓｋ計時するタイマー（Ｔｓ〜Ｔ
ｘ）’にセットする。そして、このタイマー（Ｔ３〜Ｔ
ｔ）がタイムアツプすると、ステップＳ６の判断がＹＥ
ＳとなってステップＳ６に移行する。
時するタイマーＴＩ’ｔセットし、このタイマーＴ１が
タイムアツプするとステップＳ３の判断がＹＥＳとなっ
てステップＳ、に移行する。そして、このステップＳ４
に於いては送信ポーＦ Ｐａｏ ’Ｃ”Ｈ”にセットし
た後に、ステップＳ５に於いてデータビットの１周期間
Ｔ３に対してＴ３〜Ｔｓｋ計時するタイマー（Ｔｓ〜Ｔ
ｘ）’にセットする。そして、このタイマー（Ｔ３〜Ｔ
ｔ）がタイムアツプすると、ステップＳ６の判断がＹＥ
ＳとなってステップＳ６に移行する。
従って、このステップ８１〜８６間に於いては、第４図
に８Ｂで示すデータピッ）ＤＢの半周期毎に＠Ｌ”、′
Ｈ′となるスタートビット信号が発生されることになる
。
に８Ｂで示すデータピッ）ＤＢの半周期毎に＠Ｌ”、′
Ｈ′となるスタートビット信号が発生されることになる
。
次にステップＳ７に於いては、送信ポートＰａＯに第１
番目のデータビット信号Ｄｏｋ送出し、ステップＳ、／
に於いてセットされたデータビットの１周期全セットす
るタイマーＴ３がタイムアツプすると、ステップ８８に
移行することにより第４図にＤＢで示すデータビットの
＠１番目のデータＤ、が送信ポー） Ｐｓｏから発生さ
れる。次にステップＳ９に於いては、送信ポートＰｓｏ
Ｋデータビットの第２番目のデータを出力した後にス
テップ８１０に於いてデータビットの１ピット期間を示
すタイマーＴ３をセットする。そして、ステップ８１１
に於ける判断がＹＥ１８になると、次のデータビットを
送信する動作を繰り返す。
番目のデータビット信号Ｄｏｋ送出し、ステップＳ、／
に於いてセットされたデータビットの１周期全セットす
るタイマーＴ３がタイムアツプすると、ステップ８８に
移行することにより第４図にＤＢで示すデータビットの
＠１番目のデータＤ、が送信ポー） Ｐｓｏから発生さ
れる。次にステップＳ９に於いては、送信ポートＰｓｏ
Ｋデータビットの第２番目のデータを出力した後にス
テップ８１０に於いてデータビットの１ピット期間を示
すタイマーＴ３をセットする。そして、ステップ８１１
に於ける判断がＹＥ１８になると、次のデータビットを
送信する動作を繰り返す。
この様にして、ステップＳ１２、ステップ８１３および
ステップ８１４の処理が終了すると、第４図にＤＢで示
すｎビット構成によるデータビット信号の送信が終了す
る。従って、ステップＳ７〜Ｓｔ４はデータビット信号
を１ピット単位に送出する動作ｎ回縁シ返していること
になる。
ステップ８１４の処理が終了すると、第４図にＤＢで示
すｎビット構成によるデータビット信号の送信が終了す
る。従って、ステップＳ７〜Ｓｔ４はデータビット信号
を１ピット単位に送出する動作ｎ回縁シ返していること
になる。
次にステップ８１１１に於いては、第４図に於いてＰで
示すパリティ信号Ｐを送信ポー） Ｐｓ。に送出し、ス
テップ８１６に於いてデータビットの１ピット期間を示
すタイマーＴｓｋセットする。
示すパリティ信号Ｐを送信ポー） Ｐｓ。に送出し、ス
テップ８１６に於いてデータビットの１ピット期間を示
すタイマーＴｓｋセットする。
そして、ステップｓ１工に於ける判断がＹＥＳになると
、第４図にＰＢで示すパリティビットの送ポートＰｓｏ
にストップ信号を送出した後、ステップ５１ｅＫ於いて
１ピット期間全示すタイマーＴｓｅセットすると、その
タイマーＴ３のセットアツプを判断するステップ８２Ｇ
の判断がＹＥＳとなるまでの期間に於いて第４図にＳＢ
で示すストップビットの送信が行なわれた後にリターン
される。
、第４図にＰＢで示すパリティビットの送ポートＰｓｏ
にストップ信号を送出した後、ステップ５１ｅＫ於いて
１ピット期間全示すタイマーＴｓｅセットすると、その
タイマーＴ３のセットアツプを判断するステップ８２Ｇ
の判断がＹＥＳとなるまでの期間に於いて第４図にＳＢ
で示すストップビットの送信が行なわれた後にリターン
される。
このような動作を繰り返すことにより、第４図に示すス
タートビットＳＢ 、データピッＩＩ）Ｂ。
タートビットＳＢ 、データピッＩＩ）Ｂ。
パリティ−ビットＰＢおよびストップビットＳＢを１単
位とするブロック情報が順次送信されることになる。
位とするブロック情報が順次送信されることになる。
一方、第１ユニツト１から送信される情報全受信ポート
Ｐ４０ ｋ介して敗り込む第２ユニツト２の内部に設け
られているマイクロコンピュータは、第５図に示すフロ
ーチャートに沿って受信情報全判別を行なう。つまり、
受信モード（ζセットされると、ステップＳｌに於いて
受信ポー） Ｐ２Ｏの”Ｉ（”ｋ検出してステップＳ２
に移行する。
Ｐ４０ ｋ介して敗り込む第２ユニツト２の内部に設け
られているマイクロコンピュータは、第５図に示すフロ
ーチャートに沿って受信情報全判別を行なう。つまり、
受信モード（ζセットされると、ステップＳｌに於いて
受信ポー） Ｐ２Ｏの”Ｉ（”ｋ検出してステップＳ２
に移行する。
２−？−ヴー＋ｐＲ＊にかいては、受信ポートＰ４０の
′Ｌ”を検出している。そして、このステップＳ２に於
ける判断がＹＥＳになると、ステップＳ３に於いてスタ
ートピット信号８Ｂの″″Ｌ＃Ｌ＃期間時間ＴＩの計時
を行なった後にステップＳ４に移行して受信ポー）Ｐ２
Ｏが“Ｈ＃であるか否かの判断を行なう。ここで、ステ
ップ８４０の判断が”Ｌ”であった場合には、この受信
信号がスタートピット以外の信号であるとしてステップ
Ｓ１に戻る動作を繰シ返す。また、ステップＳ４に於け
る判断がＹｌであった場合には、この受信信号が１ピツ
ト期間に於いて”Ｌ”からＨ＃に反転するスタートビッ
ト信号８ＢであるとしてステップＳ、に移行する。ステ
ップＳ、に於いては、１ピツトの半マーＴ、ヲセットす
る。そして、このタイマーＴ３がステップＳＩ＋に於い
てタイムアツプすると、ステップＳγに於いて受信ポー
１” Ｐ２Ｏに供給される信号を第１番目のデータ信号
Ｄｏとして入力する。
′Ｌ”を検出している。そして、このステップＳ２に於
ける判断がＹＥＳになると、ステップＳ３に於いてスタ
ートピット信号８Ｂの″″Ｌ＃Ｌ＃期間時間ＴＩの計時
を行なった後にステップＳ４に移行して受信ポー）Ｐ２
Ｏが“Ｈ＃であるか否かの判断を行なう。ここで、ステ
ップ８４０の判断が”Ｌ”であった場合には、この受信
信号がスタートピット以外の信号であるとしてステップ
Ｓ１に戻る動作を繰シ返す。また、ステップＳ４に於け
る判断がＹｌであった場合には、この受信信号が１ピツ
ト期間に於いて”Ｌ”からＨ＃に反転するスタートビッ
ト信号８ＢであるとしてステップＳ、に移行する。ステ
ップＳ、に於いては、１ピツトの半マーＴ、ヲセットす
る。そして、このタイマーＴ３がステップＳＩ＋に於い
てタイムアツプすると、ステップＳγに於いて受信ポー
１” Ｐ２Ｏに供給される信号を第１番目のデータ信号
Ｄｏとして入力する。
矢にステップＳ８に於いてタイマーＴｓ’にセットし、
このセット時間がタイムアツプすると、ステップＳ９に
於ける判断がＹＥＳとなってステップＳｔＯに移行する
ことにより受信ポートＰ４０に供給される入力信号ｔ−
第２番目のデータ信号り、として取り込む。この様な動
作をステップ５ｉ−ｓｔｓで示す様にｎ回繰り返すこと
によって、第４図にＤＢで示すｎピットのデータＤＯ−
Ｄｎの取り込みが完了する。次にステップ８１４に於い
てタイマチ３ヲセツトした後、ステップＳｔＳに於いて
タイムアツプを検出するとステップＳ１６に移行する。
このセット時間がタイムアツプすると、ステップＳ９に
於ける判断がＹＥＳとなってステップＳｔＯに移行する
ことにより受信ポートＰ４０に供給される入力信号ｔ−
第２番目のデータ信号り、として取り込む。この様な動
作をステップ５ｉ−ｓｔｓで示す様にｎ回繰り返すこと
によって、第４図にＤＢで示すｎピットのデータＤＯ−
Ｄｎの取り込みが完了する。次にステップ８１４に於い
てタイマチ３ヲセツトした後、ステップＳｔＳに於いて
タイムアツプを検出するとステップＳ１６に移行する。
ステップ８１１に於いては、受信ポートＰ４０の信号を
パリティピット信号Ｐとして取り込んだ後にステップ８
１７に於いてタイマーＴｍ’ｔ”セットする。
パリティピット信号Ｐとして取り込んだ後にステップ８
１７に於いてタイマーＴｍ’ｔ”セットする。
そして、ステップｓｉ＠に於いてタイムアツプカニ検出
されると、ステップ８１１）に移行することによって、
受信ポー） Ｐ４（１に供給される信号をストップ信号
として取り込む。
されると、ステップ８１１）に移行することによって、
受信ポー） Ｐ４（１に供給される信号をストップ信号
として取り込む。
ナオ、第１ 、 第２ユニット１．２が同時に送信モー
ドとなった場合には、予め定められた優先順位により一
方が受信モードとなる様に構成すれば良い。
ドとなった場合には、予め定められた優先順位により一
方が受信モードとなる様に構成すれば良い。
以上説明した様に、上記構成によるシリアルデータ転送
方式に於いては、スタートピット全データビットの半周
期毎に″Ｌ”と“Ｈ′が切ル換わる信号構成とすること
によって、他の部分に存在しない信号形態としたもので
あるために、スタートピットの検出が容易でかつ確実な
ものとなる。また、スタートビットはデータビットの半
周期毎に“Ｌ ＩＴ 、 ＠Ｈ＃が反転するものである
ために、このスタートビットの中間に於けるＬｎから“
Ｈ″への反転時点を基点として予め定められているデー
タビットの１ピツト期間である１３時間毎に）ぐルスを
発生することにより、これが受信データに於ける各ピッ
ト信号の中間部分に位置する同期信号となって、受信デ
ータのサンプリングが容易にかつ確実に行なえることに
なる。
方式に於いては、スタートピット全データビットの半周
期毎に″Ｌ”と“Ｈ′が切ル換わる信号構成とすること
によって、他の部分に存在しない信号形態としたもので
あるために、スタートピットの検出が容易でかつ確実な
ものとなる。また、スタートビットはデータビットの半
周期毎に“Ｌ ＩＴ 、 ＠Ｈ＃が反転するものである
ために、このスタートビットの中間に於けるＬｎから“
Ｈ″への反転時点を基点として予め定められているデー
タビットの１ピツト期間である１３時間毎に）ぐルスを
発生することにより、これが受信データに於ける各ピッ
ト信号の中間部分に位置する同期信号となって、受信デ
ータのサンプリングが容易にかつ確実に行なえることに
なる。
第１図は従来のシリアルデータの転送を説明するための
波形図、第２図は本発明によるシＩＪアルデータ転送同
期方式の一実施例を説明するだめのブロック図、第３図
は第２図に示すブロック図に於ける送信モードの動作を
説明するだめのフローチャート、第４図は第２図に於け
る送信信号波形を示す波形図、第５図は第２図に示すブ
ロック図に於ける受信モードの動作を説明するための波
形図である。 １．２・・・第１．第２ユニツト。 ＼之、・′
波形図、第２図は本発明によるシＩＪアルデータ転送同
期方式の一実施例を説明するだめのブロック図、第３図
は第２図に示すブロック図に於ける送信モードの動作を
説明するだめのフローチャート、第４図は第２図に於け
る送信信号波形を示す波形図、第５図は第２図に示すブ
ロック図に於ける受信モードの動作を説明するための波
形図である。 １．２・・・第１．第２ユニツト。 ＼之、・′
Claims (1)
- （１） マイクロコンピュータを使用シたユニット間に
於けるシリアルデータの転送に於いて、送信側具ニット
に設けられているマイクロコンピュータは１ピット期間
に於いて＠Ｌ＃と”Ｈ”が反転する信号をスタートビッ
ト信号として送出するとともＫこれに続いて１ビット単
位のデータビット信号を順次送出し、受信側のユニット
に設けられているマイクロコンピュータは１ビット期間
内に於ける１Ｌ＃と″Ｈ＃の反転を検出することにより
、これに続く１ビット単位の信号をデータビット信号と
して取り込むことを特徴とするシリアルデータ転送同期
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139595A JPS6031333A (ja) | 1983-07-31 | 1983-07-31 | シリアルデ−タ転送同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139595A JPS6031333A (ja) | 1983-07-31 | 1983-07-31 | シリアルデ−タ転送同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031333A true JPS6031333A (ja) | 1985-02-18 |
Family
ID=15248923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139595A Pending JPS6031333A (ja) | 1983-07-31 | 1983-07-31 | シリアルデ−タ転送同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031333A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188433A (ja) * | 1986-02-13 | 1987-08-18 | Omron Tateisi Electronics Co | 並直変換回路 |
| JPS63190445A (ja) * | 1987-02-02 | 1988-08-08 | Matsushita Electric Ind Co Ltd | 信号伝送装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630340A (en) * | 1979-08-20 | 1981-03-26 | Sony Corp | Digital signal transmitting method |
-
1983
- 1983-07-31 JP JP58139595A patent/JPS6031333A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630340A (en) * | 1979-08-20 | 1981-03-26 | Sony Corp | Digital signal transmitting method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188433A (ja) * | 1986-02-13 | 1987-08-18 | Omron Tateisi Electronics Co | 並直変換回路 |
| JPS63190445A (ja) * | 1987-02-02 | 1988-08-08 | Matsushita Electric Ind Co Ltd | 信号伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE450054B (sv) | Anleggning for att tilldela access till en behovsdelad anleggningsdel | |
| US4894826A (en) | Message generating communication apparatus having a message preamble format allowing parts of certain messages to be ignored | |
| US5452308A (en) | Method for monitoring symmetrical two-wire bus lines and two-wire bus interfaces and device for carrying out the method | |
| JPS6031333A (ja) | シリアルデ−タ転送同期方式 | |
| JPH0381862A (ja) | 車載ネットワークの通信装置及びその通信方法 | |
| JPS63236156A (ja) | 割込み注意装置 | |
| US20030133470A1 (en) | Polling device and communication apparatus | |
| JPS6361533A (ja) | シリアルデ−タ転送装置 | |
| JP3702605B2 (ja) | トリガ機能を持つ伝送システム及びその入出力信号の時間間隔測定方法 | |
| JP4604354B2 (ja) | 情報入出力装置 | |
| SU1113794A1 (ru) | Устройство дл ввода информации | |
| US6060908A (en) | Databus | |
| JP3516152B2 (ja) | 同期確立装置 | |
| JPS6341969A (ja) | シリアルインタ−フエイスの制御方式 | |
| JPH0338763A (ja) | シリアル・インタフェース回路 | |
| JPS57150036A (en) | Method and circuit for selection of specific sequence data | |
| JPH10269094A (ja) | 受信データ検出装置 | |
| JPH06161921A (ja) | シリアルデータ受信回路 | |
| JPH07202951A (ja) | 非同期式データ受信装置 | |
| JPH0367351A (ja) | 半導体装置 | |
| JPH0120393B2 (ja) | ||
| JPH01221043A (ja) | キーボード制御システム | |
| JPS61289749A (ja) | シリアルデ−タ転送装置 | |
| JPS6278660A (ja) | デ−タ転送装置 | |
| JPS6058482B2 (ja) | 入出力制御方式 |