DE3031468A1

DE3031468A1 - Verfahren und anordnung zur uebertragung von digitalen signalen

Info

Publication number: DE3031468A1
Application number: DE19803031468
Authority: DE
Inventors: Tadashi Yokohama Kanagawa Ohtsuki; Masato Tokio/Tokyo Tanaka; Yoshikazu Tokio/Tokyo Tsuchiya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-08-20
Filing date: 1980-08-20
Publication date: 1981-03-26
Also published as: AU6150780A; FR2463996A1; NL188006B; JPS5630340A; DE3031468C2; AU538418B2; US4562581A; NL188006C; GB2061068B; FR2463996B1; GB2061068A; DE3051227C2; CA1173934A; JPH0118615B2; NL8004723A

Description

SONY CORP.

SK80P6WG6 TER MEER · MÜLLER · STEINMEISTER

BESCHREIBUNG

Die Erfindung betrifft ein Verfahren bzw. eine Anordnung zur seriellen übertragung von digitalen Signalen, die zu jeweils mehrere Bits oder Binärstellen umfassenden Worten gruppiert sind.

Üblicherweise ist bei Vorgängen wie der Aufzeichnung, Wiedergabe, Ausgabevorbereitung und dergleichen in Verbindung mit der Umsetzung von Musik und anderen Tonsignalen in PCM (Pulse Code Modulation) eine Datenübertragung zwischen verschiedenen Geräten wie z.B. einem PCM-Recorder, einem elektronischen Ausgabegerät und einem Spezialeffektgenerator (beispielsweise einem digitalen Nachhallerzeuger) erforderlich. Dabei ist zur Erzielung eines besseren Nutz/Störverhältnisses in Verbindung mit der angewandten Puls-Code-Modulation eine mehrmalige D/A- oder A/D-Umwandlung in jeder Geräteeinheit unerwünscht. Deshalb erfolgt eine durchgehende Datenübertragung in Form von digitalen bzw. PCM-Signalen.

Der Vorgang der Puls-Code-Modulation bei Musik oder ähnlichen Tonsignalen sei hier kurz erläutert: Zeitlich und amplitudenmäßig fortlaufende Analogsignale wie Tonsignale werden durch einen Tast- oder Zerlegungsimpuls von konstanter Dauer getastet und in Abschnitte zerlegt. Die Amplitude der zerlegten Signale wird zur Erzielung der sogenannten Quantisierung in eine entbündelte Amplitude umgeändert, und der Wert der quantisierten Amplitude wird z.B. in binär codierter Form zur Bildung der PCM-Signale verwendet. Die Tastimpulsfrequenz wird beispielsweise mit 44 oder 50 kHz gewählt, und ein Zerlegungsabschnitt ist z.B. mit 16 Bits pro Wort festgelegt.

130013/11204

SONY CORP.

SK80P6WG6 TER MEER ■ MÜLLER · STEINMEISTER

303H68

Für die Parallelübertragung solcher Digitalsignale von z.B. 16 Bits pro Wort müssen 16 Signalübertragungsleitungen z.B. verdrillte Leitungspaare angeschlossen sein. Im Fall einer Übertragung von PCM-Tonsignalen auf beispielsweise vier Kanälen erhöht sich die Anzahl der notwendigen Signalübertragungsleitungen auf 64. Dadurch werden die Ein- und Ausgangsanschluß-Verdrahtungen der beteiligten Geräte oder Einheiten sehr kompliziert und störanfällig.

Bei serieller übertragung von Digitalsignalen etwa PCM-Tonsignalen dagegen genügt im Prinzip eine einzige übertragungsleitung, d.h., die übertragungsstrecke wird sehr einfach und zuverlässig. In diesem Fall erfolgt üblicherweise die separate Aussendung von Datenlesetaktsignalen.

Wegen der bei PCM-Tonsignalübertragung extrem hohen Informationsmenge pro Zeiteinheit jedoch liegt die Taktfrequenz zum Lesen jedes einzelnen Bit dieser Daten im Falle von 16 Bit pro Einzelwort bei 0,7 bzw. 0,8 MBit/s, wenn die Zerlegungsfrequenz 44 bzw. 50 kHz beträgt.

Weil ferner jedes Wort außer dem Tonsignal auch noch Steuerbits oder andere Binärstellen zur freien Verwendung des Anwenders enthalten muß, sollte zur Vermeidung von Engpässen die Kapazität auf 32 Bits pro Wort ausgelegt sein. In diesem Fall müssen mit einer bei 5 0 kHz gewählten Zerlegungs- oder Tastfrequenz die Digitalsignale mit etwa 1,6 MBit/s übertragen werden, und damit ist bei einer Taktsynchronisation zwischen der Sende- und Empfangsseite bereits eine Übertragung über 100m unmöglich, wenn eine Verschiebung um nur eine halbe Taktsignal-Wellenlänge erlaubt ist. Für den Fall der Datenübertragung zwischen einem Muttergerät (z.B. dem elektronischen Regiegerät) und einem Tochtergerät (z.B. dem PCM-Recorder) muß die übertragungsentfernung in der Praxis wesentlich kürzer sein.

13GQ13/12Q4

Sony corp.

SK80P6WG6 TER MEER · MÜLLER · STEINMEISI ER

303H68

Bei solchen Digitalsignalen von 32 Bits pro Wort stehen 20 Bits für die kodierten Daten und 12 Bits für Kontrollzwecke zur Verfügung. Fällt jedoch mehr an Kontroll- oder Anwender-Information an, dann reicht dieser Kontrollbitumfang nicht mehr aus. Wenn man sich aber für eine Erhöhung der Gesamt-Bitanzahl pro Wort entscheidet, führt das zwangsläufig zu einer weiteren Anhebung der Taktfrequenz. Damit wird eine erhöhte Schaltungs-Verarbeitungsgeschwindigkeit notwendig, was zu Schwierigkeiten bei der Takt-Synchronisation führt.

Der Erfindung liegt allgemein die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, mit der sich für die serielle Übertragung von Digitalsignalen mit zeitlich hoher Informationsdichte auch über längere Übertragungsstrecken eine einwandfreie Wortsynchronisation gewährleisten läßt.

Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 gekennzeichnete Anordnung gelöst. 20

Die erfindungsgemäße serielle Digitaldaten-übertragungsanordnung bietet den Vorteil, daß selbst bei einem erhöhten Umfang anfallender Kontroll- oder Anwender-Information dieser Informationsumfang ohne Erhöhung der Anzahl von Steuer-Bits pro Wort ordnungsgemäß aufgezeichnet und einwandfrei übertragen werden kann.

Nachstehend wird ein die Merkmale der Erfindung aufve;-server Äusführungsbeispiel unter Bezu-g:.cihine ai·." eine ."-eicb 3Γ- nu:;c nähar. erläutert. Es zeigen %

i ί d U k

BAD ORIGINAL

TER MEER · MÜLLER · STEINMEISTER

SONY CORP. SK80P6WG6

303H68

Fig. Fig. Fig. Fig. Fig.

1 eine grafische Darstellung zur Aufteilung eines aus Digitalsignalen bestehenden Wortes,

2 ein schematisches Blockschaltbild einer empfangs-

•seitigen Eingangsschaltung,

3 ein detailiertes Blockschaltbild einer Wortsynchron-Abtastschaltung aus Fig. 2,

4 grafische Darstellungen von an Schaltungspunkten A bis M in Fig. 3 auftretenden Impulsformen,

5 eine grafische Aufstellung zur Blockbildung von Worten, und

6 verschiedenen Ausführungen der Formatbildung eines Wortes.

Das nachstehend beschriebene Ausführungsbeispiel dient der Übertragung von Digitalsignalen, welche die PCM-Form

von Tonsignalen wie z.B. Musik darstellen.

Zwecks ' Puls-Codemodulation werden die Tonsignale mit einer Zerlegungs- oder Abtastfrequenz von 50,1 kHz unterteilt und in Digitalsignale mit 32 Bits pro Wort umgestellt, worin für die Toninformation 20 Bits vorgesehen und 12 Bits für Steuerungs- oder Anwenderzwecke reserviert sind.

Bei dem in Fig. 1 grafisch dargestellten Format eines Digitalsignalwortes entspricht A einem Wortsynchronisiersignal zur Synchronisation der Daten Wort für Wort, das hier z.B. eine Nutzimpulsbreite von 50% hat, B den Daten der 32 Bits bei einem Wortschlitz von 32T (T = Datentaktperiode), und C dem Datenformat des bei dieser Ausführung benutzten Digitalsignals. Die in den Kästchen von Fig. 1 eingetragenen Zahlen sind

30 die Bit-Nummern.

Die Periode Tws des Wortsynchronisiersignals A ist gleich dar Abtastperiode des PCM-Tonsignals und bei einer Abtastfrecf.isnz von 50,1 kHz etwa 2Q as lang. Die Zeiteinheit T der

Datenbits ist

1 32

der Wortsynchronisationsperiode Tws, und 130013/1204

BAD ORIGINAL

SONY CORP. TER MEER - MÜLLER · STEINMEISTER SK80P6WG6

303U68

von den 32 Bits eines Wortes sind 20 Bits vom 1. Bit MSB bis zum 20. Bit für die zerlegten Daten, und die restlichen 12 Bits vom 21. bis 32. Bit als Steuer- oder Anwender-Bits reserviert. Als Besonderheit dieser Ausführung sind drei Bits, nämlich das 30., 31. und 32. Bit für das Wortsynchronisiersignal in den Daten vorgesehen, welches nachstehend als WSD-Signal bezeichnet wird und sich in seinem Format von den Daten unterscheidet. Beispielsweise werden in Fig.1 die Bits von MSB bis zum 29. Bit (29SB) mit der Zeiteinheit von T in NRZ-Signale verwandelt (NRZ = Non-Return-to-Zero) _r die nächsten drei Bits werden durch Zweiteilung in NRZ-Signale mit der Zeiteinheit 1,5T umgeformt, und die umgekehrten (negativen) und nicht-umgekehrten (positiven) Daten des 29. Bit bilden aufeinanderfolgend die WSD-Signale. Ist der Dateninhalt des 29. Bit = "0", dann erscheinen die WSD-Signale gemäß Fig. 1D in der Reihenfolge "1","0", und umgekehrt, siehe Fig. 1E.

Die Digitalsignale C werden in Serie über eine einzige Übertragungsleitung in eine (oder mehrere) Eingangsschaltung(en), wie in Fig. 2 dargestellt, übertragen, wo diese Wortsynchronisiersignale erfaßt werden und auf deren Basis die jeweils in einem Wort enthaltenen Daten gelesen werden.

Diese WSD-Digitalsignale (C in Fig.1) gelangen in Fig.2über einen Eingang 1 zu einer Wortsynchronabtastschaltung 2, und ausgangsseitig werden jeweils an einem Ausgangsanschluß 3, bzw. 5 die erwähnten Wortsynchronisiersignale, Bit-Taktsignale bzw. Serien-Datensignale entnommen. Von dem Ausgangsanschluß 5 gehen die von der Abtastschaltung 2 stammenden Serien-Datensignale zu einem als Serien/Parallelumsetzer arbeitenden Schieberegister 6 welches die Daten in Parallelform einem als Paralleltyp ausgebildeten Flip-Flop 7 zuführt. Die beiden Einheiten 6 und 7 erhalten die Bit-Taktsignale aus dem

1 30013/12QA

SONY CORP. TER MEER . MÜLLER ■ STEINMEiSTER SK80P6WG6

Ausgangsanschluß 4 der Wortsynchronabtastschaltung 2. In dem Schaltungsbereich bis hin zum Flip-Flop 7 erfolgt der Operationsablauf nach den Wortsynchronisiersignalen der eingehenden Digitalsignale und den entsprechenden Taktsignalen. Nach Verriegelung dieser Daten durch das Flip-Flop 7 gelangen die Signale zu Schaltungen, die durch interne Taktsignale der Empfangsseite oder durch die beispielsweise ueber Eingänge 11 und 12 eingespeiste Wortsynchronisiersignale gesteuert werden, beispielsweise in ein als Parallel/Serienumsetzer ausgebildetes Schieberegister 8 oder ein paralleles Flip-Flop zwecks gewünschter Signalverarbeitung der Empfangsseite. Das Schieberegister 8 synchronisiert die parallelen Daten für jedes Wort aus Flip-Flop 7 mit den internen Taktsignalen der Empfangsseite und wandelt sie in Seriendaten eines für die Signalverarbeitung auf der Empfangsseite geeigneten Formats um, die dann von einem Ausgangsanschluß 13 abgegeben werden. Ähnlich führt das Flip-Flop 9 eine Umwandlung der Digitaldaten in eine für die interne Verarbeitung auf der Empfangsseite geeignete Form durch und gibt sie über einen Ausgangs- anschluß 14 ab.Auf das Schieberegister 8 oder Flip-Flop 9 kann ggf. verzichtet werden. Die Wortsynchronisiersignale vom Ausgangsanschluss 3 der Abtastschaltung 2 wird an den Taktsperranschluß des Flip-Flop 7 gelegt und dient so der Erhaltung der normalen Beziehung zwischen den Daten jedes Wortes und der Bit-Reihenfolge. Außerdem gelangen höherfrequente Taktsignale, deren Frequenz das η-fache (n = 5 oder eine größere ganze Zahl) des Bit-Takts beträgt, über den Anschluß zur Wortsynchronabtastschaltung 2.

Falls wegen räumlicher Nähe zwischen den Geräten die Signalübertragungsleitung kurz ist, kann auf das parallele Flip-Flop 7 verzichtet werden und stattdessen die parallelen

130013/1204

SONY CORP. TER MEER · MÜLLER ■ STEINMEISTER SK80P6WG6

303U68

Signale aus dem Schieberegister 6 direkt zum Schieberegister 8 oder Flip-Flop 9 geleitet werden. In diesem Fall kann das Schieberegister 6 die empfangsseitigen Taktsignale aus dem Takteingang 11 erhalten.

Nähere Einzelheiten der Wortsynchronabtastschaltung 2 werden nachstehend in Verbindung mit Fig.3 und 4 erläutert: In einen Eingangi von Fig.3 werden Digitalsignale A von Fig.4 eingespeist, bei denen die Zeiteinheit T der Datenbits zwischen den Zeitpunkten t. und t„ in eine Zeiteinheit 1,5T zwischen den Zeitpunkten t„ und t_ umgedreht wird. Der Dateninhalt des 29. Bit eines Wortes liegt zwischen t. und t₂, während zwischen t_ und t sowie zwischen t., und t, das WSD eingefuegt wird; t. liegt zeitlich um 1,5T nach t_. Somit beginnt das nächste Einzelwort mit t., und danach schließt sich nach jeweils einer Zeiteinheit T der Dateninhalt von MSB, 2SB, ... an.

Danach werden hochfrequente Taktsignale mit einer Periode 1/n (n = 5 oder eine größere ganze Zahl) dieser Zeiteinheit T an den Takteingang 15 gelegt. Im vorliegenden Fall haben die hochfrequente Taktsignale ein η = 6 (d.h. eine Periode T/6), wie unter B in Fig.4 dargestellt. Die nach dem Zeitpunkt t erzeugten höherfrequenten Taktsignale B sind mit t^ ^ , t..„, t₁_... bezeichnet, und ihre Anzahl beträgt normalerweise sechs aber wenn der Abstand zwischen t. und t .. annähernd null wird, können je nach dem zwischen den Eingangsdaten und den empfangsseitigen Taktsignalen vorhandenen Fehlern oder von anderen Faktoren abhängig auch fünf oder sieben Taktimpulse vorhanden sein. Zwischen den Zeitpunkten t₂ und t sind diese Taktimpulse mit t-., t„₂·.. bezeichnet, usw.

Zwischen t„ und t-, liegen gewöhnlich neun Taktimpulse, mit

13QQ13/12Q4

SONY CORP. SK80P6WG6 TER MEER · MÜLLER - STEINMEISTER

303U68

- 10 einer Toleranz von _+ 1 aus den zuvor genannten Gründen.

Die zum Eingang 1 in Fig. 3 kommenden digitalen Datensignal A (Fig. 4) gelangen in ein durch die höherfrequenten oder schnellen Taktsignale B angesteuertes Flip-Flop 21 vom D-Typ, welches bekannterweise nach den Taktsignalen vom Taktanschluß 15 die Zustandsänderung am Eingang 1 auf seinen Q-Ausgang überträgt. Die gegenüber den schnellen Taktsignalen B eine wählbare Phasendifferenz von /^ t aufweisenden Digitalsignale A werden in mit den Taktsignalen B synchrone Digitalsignale C umgesetzt, die bei einer Phasendifferenz .0 wegen des Schaltungsfrequenzgangs eine geringe Zeitverzögerung haben und am Q-Ausgang verfügbar sind. Diese Digitalsignale C gehen zum nächsten D-Flip-Flop 22, welches an seinem Q-Ausgang Digitaldaten D abgibt, die um eine Periode T/6 des schnellen Taktsignals B verschoben sind. Die Q-Ausgänge beider D-Flip-Flop 21 und 22 gehen zu einem Exclusiv-ODER-Glied 23 zwecks Bildung des Übergangssignals E (ob "1" oder "0" umgedreht sind oder nicht) der Digitalsignale. Das Eingangs-Digitalsignal A wird bei t₂ und t-, zwangsweise umgedreht, und das Signal E hat jeweils zwischen t₂₁ und t₂₂ sowie zwischen t^₁ und t_₂ einen Übergangsimpuls P₁ bzw. P₂- Zwischen diesen Übergangsimpulsen P. und P₂ liegen gewöhnlich neun schnelle Taktimpulse, und die Unterscheidung der WSB-Signale erfolgt durch Zählung und Erkennung von acht, neun und zehn schnellen Taktimpulsen bei einer Fehlermöglichkeit von +_ 1 .

Die WSD-Unterscheidung erfolgt mittels eines Zählers (ein vorgesetzter Hexadezimal-Zähler) und einer logischen Matrixschaltung 25. Die Zahl 5 steht als Vorsetzwert, und die Vorsetz-Operation läuft gemäß den Übergangs impuls en P.. von E unter Durchzählung der schnellen Taktimpulse entsprechend den in G in Fig. 4 dargestellten Zahlenwerten ab.

130013/1204

SONY CORP. TER MEER · MÜLLER · STEINMEISTER SK80P6WG6

Die Ausgänge Ck, Q_ß, Q_ und Q des Zählers 24 entsprechen den Decimalzahlen 1, 2, 4 bzw. 8. In der Matrixschaltung 25 werden durch NAND-Glieder 26 und 27 zunächst die NAND-Werte von Q , Q gebildet sowie aus CU, Q und dem NAND-Wert von E Ausgangssignale H gebildet. Wenn der Zähler 24 den Zählwert 12, 13 oder 14 erreicht, werden alle Werte Q ...Q = H, und wenn in dieser Periode der Übergangsimpuls P« von E erzeugt wird, entsteht in dem Ausgangssignal H ein WSD-Erkennungsimpuls P_. Dieses Ausgangssignal H geht zum Ladeanschluß zwecks VorSetzens des nächsten vorsetzbaren Hexadezimalzählers

Damit der Zähler 24 nicht durch den Ubergangsimpuls P„ von Signal E vor-gesetzt werden kann, geht das Signal E über ein NAND-Glied 28 zu dem Vorsetz-Kontrollanschluß des Zählers 24, und durch Zuführen des ESD-Erkennungsimpulses an das NAND-Glied 28 wird der Durchlaß des Ubergangsimpulses P„ verhindert. Folglich ist nur die umgekehrte Version des Übergangsimpulses P₁ in dem Ausgangssignal von NAND-Glied 28 enthalten.

Ferner erzeugt der Zähler 24 mit Zählwert 15 einen Trägerimpuls über ein Umkehrglied 29 an einen Takteingangssperranschluß (Taktdurchlaßanschluß) und hält diesen Zählwert 15 bis zum Anlaufen der Vor-Setzoperation mit dem nächsten Übergangsimpuls.

Der Zähler 31 ist so ausgelegt, daß er die Bit-Taktsignale zum Lesen des Dateninhalts jedes Bits in einem Wort aufnimmt. Der Trägerimpuls wird deshalb durch ein Umkehrglied 32 umgedreht und über ein ODER-Glied 30 in den Vor-Setzanschluß eingespeist. Er zählt die schnellen Taktimpulse (Periode wie Zeiteinheit T) und wiederholt die

130 013/1204

SONY CORP. TER MEER · MÜLLER ■ STEINMEISTER SK8 0P6WG6

- T2 -

303H68

Zählung gewöhnlich sechs mal. Von den gleichen Ausgängen Q_A, Q_B, Q_c und Q_D wie oben geht Q_c über ein Umkehrglied 33.

Wird dann der WSD-Erkennungsimpuls P-. des Ausgangssignals H von der Matrixschaltung 25 über das ODER-Glied 30 zum Ladeanschluß des Zählers 31 gegeben, dann wird der Vor-Setzwert 10 geladen und von ihm aufwärts die Impulse des schnellen Taktsignals B gezählt; siehe I in Fig.4. Dort sind die echten Zählwerte eingetragen. Beim Springen des Zählwertes von 11 auf 12 fehlt der Ausgang J des Umkehrgliedes 33, und bei Erreichen des Zählwertes 15 wird ein Träger erzeugt und im Ausgangssignal K des Umkehrgliedes 32 ein umgedrehter Trägerimpuls Pc gebildet, der über das ODER-Glied 30 zum Ladeanschluß des Zählers geht, so daß 10 vor-gesetzt wird. Bei Erreichen des Zählwertes 15 läuft ein neuer Zählvorgang ab 10 an, und wenn der Zählwert von 15 auf 10 springt, geht der Ausgang des Umkehrgliedes 33 hoch. Dieser Ablauf wiederholt sich ähnlich mit einer Periode von sechs Zählungen von 10 auf 15 (Zeiteinheit T der Daten-Bits), und der Zeitpunkt, wo der Ausgang J hochgeht, bildet die Mittelposition dieses Dateninhaltsjder digitalen Datensignale D. Durch Lesen jedes einzelnen Dateninhalts der Digitaldaten D während der Hoch-Zeit des Bit-Taktausgangs J werden Fehllesungen vermieden. Bei diesem System gehen zum Beispiel die Datensignale D zu dem D-Flip-Flop 34, welches durch den Bit-Taktausgang J angesteuert wird, um den Q-Ausgang zum Ausgangsanschluß 5 abzugeben.

Dann werden mittels eines J-K-Flip-Flop 36 und eines D-Flip-Flop 37 die mit dem Bit-Takt J synchronisierten

130013/1204

SONY CORP. TER MEER ■ MÜLLER ■ STEINMEISTER SK80P6WG6

_ ₁₃ _ 303U68

Wortsynchronisiersignale gewonnen. Der K-Eingang von Flip-Flop 36 erhält das WSD-Erkennungssignal H und gibt seinen Q-Ausgang (L in Fig.4) an Flip-Flop 37 ab. Mit dem Bit-Taktausgang J als Takt für das D-Flip-Flop 37 wird dessen Q-Ausgang ein mit dem Bit-Takt J synchronisiertes Wortsynchronisiersignal (= M in Fig.4} und geht vom Anschluß 3. Der Q-Ausgang von Flip-Flop 37 wird als S-Ausgang des J-K-Flip-Flop 36 benutzt.

Von den so gelesenen 32 Bits des einen Wortes dienen die von MSB bis zum 20. Bit als Musterdaten für Tonsignale und der Rest als Kontroll- oder Anwender-Bits; die letzten drei Bits bzw. das 30., 31. und 32. Bit werden jedoch als WSD benutzt. Die Notwendigkeit der Benutzung als Synchronsperrinformations-Bits oder Anhebungsinformations-Bits bei den übrigen neun Bits ist schon sichergestellt, folglich bleiben nur wenige Bits für Anwenderzwecke frei.

Deshalb wird eine größere Anzahl von Bits in einem Block zusammengefaßt, und die Kontroll- oder Anwender-Bits in jedem Wort in einem Block werden entweder für Kontrolldaten oder Anwenderdaten ausgenutzt, so daß eine erheblich größere Anzahl von Bits verfügbar ist.

Die Aufstellung in Fig.5 ergibt 256 Worte in einem Block, wobei das 29. Bit in jedem Wort ein Blockkennzeichenbit ist. Die horizontal angeordneten Zahlen in Fig.5 bilden die Bit-Nummern in jedem Wort; auf der Vertikalachse sind die Wortnummern aufgetragen. Mit "1" und "0" sind die Datenwerte im 29. Bit eingetragen. Das 21. bis 28. Bit des ersten Wortes dienen als Kontroll-Bits, und die 21. bis 28,BItS

130013/1204

BAD ORIGINAL

TER MEER - MÖLLER · STEINMEISTER

SONY CORP. SK80P6WG6

303H68

- 14 -

in jedem der übrigen 2. bis 2j6„ Worte werden als Anwender-Bits ausgenutzt. Abhängig davon_c ob das 21. bis 28. Bxt in jedem Wort Kontroll-Bits oder Anwender-Bits sind, ist das Blockkennzeichenbit entweder "1" oder "0". Das die Kontrcll-Bit enthaltene Wort befindet sich oben im Block. Die Einteilung eines Blockes ist durch Lesen des 29. I;it jades Wortes erkennbar. Zur Vergrößerung der Anzahl von Konrroil- oder Steuer-Bits wird, beginnend mit dem ersten Wort, fortlaufend nach unten, das 29. Bit jedes Wortes auf "1" gesetzt. Die Lesezeit für die Kontroll- oder Anwender-Bits für 25 6 in einem Block en:^: iltene Worte entspricht 25 6 mal d-.ar PC,:rtsynchroni si erper iode Tws und dauert etwa 5 ms bei einc-r Abtastfrequenz von etwa 50 kHz. Damit ist ein sicherer Zugriff zu den Kontrolldaten cref.'ährleistet *

Bei dem erfindungsgemäßen Übertragungssystem für Digitalsignals werden die Wortsynchronisiersignale jedes Wortes, weiche? mehrere Bite enthält (beispielsweise 32 Bita _rro Wort), in Serie ^zursinsisn mit Datensignalen über eine einzige übertragungsleitung übertragen, und empfangsseitig werde" 3ie Wortsynchronisiersignale abgefragt und die betreffenden Datenbits in einem Wort in Abhängigkeit von den abgefragten. Wo^ ,synchronisiersignale·: gelesen, ux.c erfinaungsgemäß,= kiu-^uang kann so Daten und Wortsynchronisiersignale auf einer einzigen ÜbertragungsleiLung übermitteln. Selbst wenn wegen eines großen räumlicher- .«o^ands rsviscf.ar -«■-?-,, Geräten dar Se. u>- u. .. der Empfangss';.ii.c die "Lerüragun:._; .χ·._;: ;ung lang ist, ^Iw r/^ _iie Relativposition der einzelnen Paten auf der Zeitacho^. grganäbar den Wortsynchronisiersignalen soweit unverändert, daß uie Daten korrekt ' -shai b'c.:'r>-ir. '·:■[-. Saricnübertragung aa«. gegenüber der Para"' rl "bi.r^r^-yurt. C.·=... Vorteil, daß die einrichtungen

13 0013/1204

BAD ORIGINAL

SONY CORP. TER MEER - MÜLLER ■ STEINMEISTER SK80P6WG6

- is - 303U68

wesentlich·einfacher und zuverlässiger sind.

Darüber hinaus hat die erfindungsgemäße Signalübertragungsanordnung den Vorteil, daß die Wortsynchronisiersignale in ein Wort der Digitalsignale einsetzbar als solche von den Datensignalen unterscheidbar sind. Zur Unterscheidung erhalten beispielsweise die Wortsynchronisiersignale eine andere Impulsbreite als die für die Daten-Bits verwendeten Impulse.

Bei dem oben beschriebenen Beispiel werden NRZ-Signale mit einer Periode T als Datensignale verwendet, weil die Impulsbreite ein ganzzahliges Mehrfaches von T ist. Als Wortsynchronisiersignale werden 2-Bit NRZ-Signale mit einer Impulsbreite von 1,5T benutzt und relativ zu den ihnen jeweils vorangehenden Bits umgedreht. Es können jedoch auch andere verschiedene Formate von Wortsynchronisiersignalen benutzt werden; siehe beispielsweise Fig.6. Hierbei sind die Wortsynchronisiersignale WSD auch in die mehrere Bits in einem Wort umfassenden Digitalsignale (A) eingefügt. Die Zeiteinheit für ein Bit ist T, jedoch je nach der Ausdrucksart der Datensignale kann die Impulsbreite auch von T abweichen. Werden beispielsweise die Datensignale durch NRZ-Signale (Non Return to Zero) gebildet, kann die Impulsbreite ganzzahlige Vielfache von T annehmen, damit die Impulsbreite der Wortsynchronisiersignale WSD davon abweichend Werte wie 0,5T oder 1,5T annehmen kann, siehe B, E. und F in Fig.6. Im Fall B ist das 31. Bit "L" und das 32. Bit "H" oder "L" nach Ablauf jeder 0,5T-Periode, und dabei bilden diese beiden Bits Wortsynchronisiersignale WSD. Bei E liegt das

30· 29ste Bit auf "L" und das 30ste, 31ste und 32ste Bit

130013/12Q4

SONY CORP. TER MEER · MÜLLER · STEINMEISTER SK80P6WG6

werden durch zwei geteilt, und jedes von ihnen nimmt nach Ablauf jeder 1,5T-Periode entweder den Zustand "H" oder "L" an. Das gleiche gilt für den Wert "0" des 29. Bit in dem vorherigen Beispiel; da dies s Muster festliegt, ist die Entschlüsselung der Wortsynchronisation sehr einfach. Bei F in Fig.6 wird allein das 32. Bit benutzt, und die umgekehrten und nicht-umgekehrten Signale des 31. Bit wechseln

sich mit einer Periode von 0,5T ab. Werden PE oder FM-Signale mit der Periode T als Datensignale benutzt, können die Wortsynchronsignale WSD durch Impulse mit einer Breite 1,5T geformt werden, weil die Impulsbreite entweder 0,5T oder T beträgt.

Auf Grund der Verwendung derartiger Wortsynchronsignale ist es möglich die Daten und die Wortsynchronsignale gemeinsam auf einer einzigen übertragungsleitung zu übermitteln, empfangsseitig die WortSynchronsignale deutlich von den Datensignalen zu unterscheiden und durch Abtastung der Wortsynchronsignale einw?' "frei zu lesen.

Die Erfindung beschränkt sich keineswegs auf die hier erläuterten Beispiele, vielmehr ist sie auch in anderen Übertragungssystemen anwendbar, wo z.B. digitalisierte Videosignale übertragen werden müssen. Ferner kann ein Wort statt nur 32 Bits jede andere gewünschte Bit-Anzahl wie 16, 24, 64 Bits o. dgl. enthalten. Auch können sich die Wortsynchronsignale von den Datensignalen außer durch eine geänderte Impulsbreite noch durch eine geänderte Phase oder Amplitude unterscheiden. Die Position des Wortsynchronsignals im Wort kann auf jede gewünschte Bit-Nr. gelegt werden, vorausgesetzt, sie wurde vorher festgelegt und ermöglicht die Identifizierung der Positionen der einzelnen Datenbits im Wort.

130013/1204

BAD ORIGINAL

Claims

PATENTANWÄLTE 3031 TER MEER-MÜLLER-STEINMEISTER Beim Europäischen Patentamt zugelassene Vertreter — Professional Representative» before the European Patent Office Mandatalres agrees pres !'Office europeen des brevets Dipl.-Chem. Dr. N, ter Meer Dipl -Ing. H. Steinmeister Dipl.-lng. F. E. Müller Siekerwall 7, Triftstrasse 4, D-8OOO MÜNCHEN 22 D-48OO BIELEFELD SK80P6WG6 20. August 1980 Mü/Gdt/vL SONY CORPORATION 7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo, Japan Verfahren und Anordnung zur Übertragung von . digitalen Signalen Priorität: 20. August 1979, Japan, Ser.Nr. 105769/1979 PATENTANSPRÜCHE

1. Verfahren zur seriellen Übertragung von digitalen Signalen, die aus jeweils mehrere Bits umfassenden aufeinanderfolgenden Worten bestehen, dadurch gekennzeichnet , daß zusammen mit den Datensignalen in jedem Wort enthaltene Wortsynchronisiersignale über eine einzige Übertragungsleitung übertragen werden, und daß empfangsseitig die Wortsynchronisiersignale abgefragt und jedes Daten-Bit innerhalb eines Wortes in Abhängigkeit von den abgefragten Wortsynchronisiersignalen gelesen wird.

130013/1204

SONY CORP. SK80P6WG6 TER MEER · MÜLLER · STEINMEISTER

2. Verfahren nach Anspruch 1 ,

dadurch gekennzeichnet, daß die Wortsynchronisiersignale in von den Datensignalen unterscheidbarer Form in jedes Wort der digitalen Signale eingefügt werden.

3. Verfahren nach Anspruch 1 oder 2,

dadurch gekennzeichnet, daß für jedes Wort der mehrere Bits pro Wort umfassenden digitalen Signale Blockkennzeichenbits vorgesehen werden, und daß die digitalen Signale, welche einer Blockbildung mit einer festgelegten Wortzahleinheit unter Verwendung dieser Blockkennzeichenbits unterzogen worden sind, übertragen werden.

4. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3.

130013/1204