DE3040424C2

DE3040424C2 -

Info

Publication number: DE3040424C2
Application number: DE3040424A
Authority: DE
Inventors: Masato Tokio/Tokyo Jp Tanaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-10-26
Filing date: 1980-10-27
Publication date: 1992-01-09
Also published as: FR2469073A1; CA1165825A; AT370896B; NL191909C; GB2062421B; NL8005789A; US4385328A; GB2062421A; AU534833B2; ATA528980A; AU6359680A; NL191909B; DE3040424A1; FR2469073B1

Description

Die Erfindung betrifft eine Schaltungsanordnung (entsprechend dem Oberbegriff des Anspruches 1) zur Rückgewinnung eines Binärsignales aus einem verzerrten binären Eingangssignal.

Eine Schaltungsanordnung entsprechend dem Oberbegriff des Anspruches 1 ist durch die US-PS 35 02 993 bekannt. Dieser Stand der Technik wird im einzelnen noch anhand von Fig. 3 der Beschreibung näher erläutert. Nachteilig ist hierbei, daß bei einem stark verzerrten binären gewonnen werden kann.

Während bei der Schaltungsanordnung gemäß US-PS 35 02 993 keine Verzögerung des zu bewertenden Signals er folgt und infolgedessen eine gewisse zeitliche Speiche rung des ermittelten Schwellwertes erfolgt, beschreibt die US-PS 36 03 945 eine Schaltungsanordnung zur Si gnalrückgewinnung, bei der eine Verzögerung des Signa les um die Periode von einem BIT erfolgt, wobei dieses verzögerte Signal in die Bewertung des aktuellen Si gnals einbezogen wird.

Der Erfindung liegt die Aufgabe zugrunde, eine Schal tungsanordnung entsprechend dem Oberbegriff des Anspru ches 1 so auszubilden, daß auch aus einem stark ver zerrten binären Eingangssignal das Binärsignal einwand frei rückgewonnen werden kann.

Diese Aufgabe wird erfindungsgemäß durch die kennzeich nenden Merkmale des Anspruches 1 gelöst. Zweckmäßige Ausgestaltungen der Erfindung sind Gegenstand der Un teransprüche.

Bei der erfindungsgemäßen Schaltungsanordnung wird so mit der Schwellwert, mit dem eine Flanke des verzerrten Eingangssignales bewertet wird, aus dem positiven und negativen Spitzenwert eben dieser Flanke ermittelt. Zur Bewertung des verzerrten Eingangssignales erfolgte da bei eine Verzögerung dieses verzerrten Eingangssigna les. Die so erzielte schnelle Nachregelung des Schwell wertes ermöglicht eine einwandfreie Rückgewinnung eines Binärsignales auch aus einem stark verzerrten binaren Eingangssignal.

Die Erfindung wird im folgenden anhand der Fig. 1 bis 9 im einzelnen erläutert. Es zeigen

Fig. 1 den Verlauf eines idealen Eingangs signales,

Fig. 2 den Verlauf eines verzerrten binären Eingangssignales,

Fig. 3 eine bekannte Schaltungsanordnung zur Rückgewinnung eines Binärsigna les,

Fig. 4, 6 und 8 Schaltbilder von erfindungsgemäßen Schaltungsanordnungen,

Fig. 5, 7 und 9 den Verlauf von Signalen zur Erläu terung der Funktion der Schaltungs anordnungen gemäß den Fig. 4, 6 und 8.

Fig. 1 zeigt ein ideales, nicht verzerrtes binäres Ein gangssignal S_I. Eine konstante Schwellwertspannung E_O ermöglicht einen Pegelvergleich mit der steigenden und fallenden Flanke des binären Eingangssignales S_I zur Rückgewinnung eines Binärsignales.

In der Praxis hat ein binäres Eingangssignal S_I viel fach dagegen die in Fig. 2 veranschaulichte verzerrte Form.

Fig. 3 zeigt eine bekannte Schaltungsanordnung, um aus einem verzerrten binären Eingangssignal S_I ein Binärsi gnal D_O zurückzugewinnen.

Das binäre Eingangssignal S_I wird über einen Trennver stärker 10 dem einen Eingang eines Pegelkomparators 20 zugeführt. Das Ausgangssignal des Trennkreies 10 wird ferner einem Haltekreis 30 zur Ermittlung der positiven Spitzen des Eingangssignales und einem Haltekreis 40 zur Ermittlung der negativen Spitzen des Eingangssigna les zugeführt. Die Ausgangssignale V_P, V_N der Halte kreise 30 und 40 werden einer Additionsschaltung zuge leitet, die aus in Reihe geschalteten Widerständen R_P, R_N besteht. Am Verbindungspunkt der beiden Widerstände R_P, R_N erhält man eine Schwellwertspannung V_S, die dem zweiten Eingang des Pegelkomparators 20 zugeführt wird.

Der Pegelkomparator 20 vergleicht das verzerrte Ein gangssignal S_I und die von der Additionsschaltung er zeugte Schwellwertspannung V_S und liefert an seinem Ausgang das Binärsignal D_O.

Ist das binäre Eingangssignal S_I stark verzerrt, ist somit die Frequenz der Höhekurve des binären Eingangs signales nahe der Frequenz dieses Eingangssignales, so ist mit dieser bekannten Schaltungsanordnung eine ein wandfreie Rückgewinnung des Binärsignales aus dem ver zerrten binären Eingangssignal nicht möglich.

Fig. 4 zeigt ein Ausführungsbeispiel der erfindungsgemä ßen Schaltungsanordnung, wobei gleiche Elemente mit denselben Bezugszeichen wie in Fig. 3 bezeichnet sind. Das verzerrte binäre Eingangssignal S_I wird über einen Trennverstärker 10 und einen Widerstand R_ZI einer Ver zögerungsschaltung 50 zugeführt. Das an einem Wider stand R_ZO auftretende verzögerte Eingangssignal S_D ge langt zum einen Eingang eines Pegelkomparators 20. Die Verzögerungszeit τ₁ der Verzögerungsschaltung 50 ist etwas größer als die halbe Anstiegs- oder Abfallzeit des Eingangssignales S_I (vgl. Fig. 5).

Das Eingangssignal S_I wird ferner über den Trennver stärker 10 den Haltekreisen 30 und 40 zugeführt, die jeweils eine Diode D, einen Widerstand R₁, einen Kon densator C und einen Widerstand R₂ enthalten. Die Diode D und der Widerstand R₁ sind hierbei in Reihe geschal tet. Der Kondensator C und der Widerstand R₂ liegen parallel zueinander und sind zur Reihenschaltung der Diode D und des Widerstandes R₁ ihrerseits in Reihe ge schaltet. Die Dioden D der Haltekreise 30 und 40 sind gegensinnig angeordnet. In beiden Haltekreisen ist der Widerstandswert des Widerstandes R₂ ausreichend größer als der Widerstandswert des Widerstandes R₁ gewählt, so daß die Ladezeitkonstante der Haltekreise 30 und 40 vom Kondensator C und vom Widerstand R₁ bestimmt wird. Der Wert dieser Ladezeitkonstante ist so gewählt, daß sich durch Störsignale keine Betriebsstörungen ergeben. Die vom Kondensator C und vom Widerstand R₂ bestimmte Ent ladezeitkonstante ist groß gewählt.

Der Verbindungspunkt zwischen dem Kondensator C und dem Widerstand R₂ des Haltekreises 30 ist mit einer negati ven Gleichspannung -E_B verbunden, während der Verbin dungspunkt des Kondensators C und des Widerstandes R₂ des Haltekreises 40 an eine positive Gleichspannung +E_B angeschlossen ist. Man erhält daher am Verbindungspunkt der Widerstände R₁, R₂ und des Kondensators C des Hal tekreises 30 eine auf den Spitzenwert gehaltene Span nung V_P des binären Eingangssignales S_I und am Verbin dungspunkt der Widerstände R₁, R₂ und des Kondensators C des Haltekreises 40 eine auf dem negativen Spitzen wert gehaltene Spannung V_N.

Diese Ausgangssignale V_P und V_N der Haltekreise 30, 40 werden der von den Widerständen R_P und R_N gebildeten Additionsschaltung zugeführt. Die Widerstandswerte der Widerstände R_P und R_N sind gleich groß gewählt, so daß am Verbindungspunkt dieser Widerstände eine Schwell wertspannung V_S erhalten wird, die einer im Verhältnis 1 : 1 addierten Spannung der Ausgangssignale V_P und V_N entspricht. Der Widerstandswert der Widerstände R_P und R_N ist im Vergleich zum Widerstandswert der Widerstände R₂ ausreichend groß gewählt, um den Betrieb der Halte kreise 30, 40 nicht zu beeinflussen.

Im Pegelkomparator 20 wird die Schwellwertspannung V_S mit dem verzögerten, verzerrten Eingangssignal S_D im Pegel verglichen. Der Pegelkomparator 20 liefert am Ausgang das Binärsignal D_O.

Als Pegelkomparator 20 wird beispielsweise ein Schmitt- Trigger mit Hysterese verwendet. Ein Widerstand R₃ der an den Verbindungspunkt der Widerstände R_P und R_N ange schlossen ist, dient zur Anpassung der Verstärkung auf der Signalseite. Sein Widerstandswert ist halb so groß wie der der Widerstände R_P, R_N. Bei der Schaltungsan ordnung der Fig. 4 ist die vom Kondensator C und vom Wi derstand R₂ bestimmte Entladezeitkonstante der Halte kreise 30 und 40 kleiner als bei der Schaltungsanord nung gemäß Fig. 3 gewählt. Hierdurch wird - wie aus ei nem Vergleich der Fig. 2 und 5 deutlich wird - die Rückgewinnung des Binärsignales aus einem stark ver zerrten binären Eingangssignal verbessert.

Wie Fig. 5 zeigt, wird bei der Schaltungsanordnung gemäß Fig. 4 die Schwellwertspannung V_S für den Pegelvergleich mit einer steigenden oder fallenden Flanke des verzö gerten, verzerrten Eingangssignales S_D durch geeignete Anpassung der Lade- und Entladezeitkonstante der Halte kreise 30, 40 jeweils aus dem positiven und negativen Spitzenwert (Punkt a bzw. b) unmittelbar vor bzw. nach dieser Flanke gewonnen. Die den Punkten a, b des verzö gerten, verzerrten Eingangssignales S_D entsprechenden Punkte des verzerrten binären Eingangssignales S_I sind mit a′, b′ bezeichnet.

Bei der in Fig. 6 als weiteres Ausführugnsbeispiel der Erfindung veranschaulichten Schaltungsanordnung wird das verzögerte, verzerrte Eingangssignal S_D über einen weiteren Trennverstärker 60 auf den einen Eingang des Pegelkomparators 20 gegeben. In den beiden Haltekreisen 30, 40 sind jeweils zwei parallel geschaltete Dioden D₁, D₂ (an Stelle der einzigen Diode D gemäß Fig. 4) vorgesehen. Das verzerrte binäre Eingangssignal S_I wird hierbei jeweils den Dioden D₁ der Haltekreise 30, 40 zugeführt, während das verzögerte Eingangssignal S_D vom Trennverstärker 60 zu den Dioden D₂ der Haltekreise 30, 40 gelangt.

Den beiden Haltekreisen 30, 40 wird somit außer dem Eingangssignal S_I auch das verzögerte Signal S_D zuge führt. Die Ausganqssignale V_P bzw. V_N der beiden Halte kreise sind dabei jeweils aus dem höheren dieser beiden Signale abgeleitet.

Bei der Schaltungsanordnung gemäß Fig. 6 erhält der an dere Eingang des Trennverstärkers 60 das Ausgangssignal dieses Trennverstärkers über Gegenkopplungswiderstände R₄ und R₅. Der Widerstand R₃ gemäß Fig. 4 kommt dadurch in Fortfall.

Bei dem Ausführungsbeispiel gemäß Fig. 4 wird die Schwellwertspannung V_S zur Gewinnung des Punktes c des verzögerten Signales S_D aus dem Wert abgeleitet, der durch Halten der Spitzenwerte an den Punkten a′ und b′ des Eingangssignales S_I gebildet wird (vgl. Fig. 5). Bei dem Ausführungbeispiel gemäß Fig. 6 folgen die Ausgangs signale V_P und V_N der Haltekreise 30, 40 dem unverzö gerten Eingangssignal S_I und dem verzögerten Eingangs signal S_D in der aus Fig. 7 ersichtlichen Weise. Hier durch wird der Wert der Schwellwertspannung V_S der zum Pegelvergleich mit dem verzögerten Eingangssignal S_D, d. h. zur Gewinnung des Punktes c benutzt wird, im we sentlichen aus Spannungen ermittelt, die den Punkten a und b unmittelbar vor und nach dem Punkt c entsprechen. Auf diese Weise läßt sich ein Binärsignal D_O auch aus einem stark verzerrten binären Eingangssignal S_I ein wandfrei rückgewinnen.

Fig. 8 zeigt ein Ausführungsbeispiel der Erfindung, bei dem das verzerrte binäre Eingangssignal S_I nach Durch laufen des Trennverstärkers 10 zu einer Verzögerungs schaltung 100 gelangt, die darin vorgesehene Verzöge rungsleitung enthält einen Abgriff, durch den die Ver zögerungsschaltung 100 in eine erste Verzögerungsschal tung 101 und eine zweite Verzögerungsschaltung 102 un terteilt wird.

Die Verzögerungszeit der ersten Verzögerungsschaltung 101 wird wie die bereits erwähnte Verzögerungszeit τ₁ gewählt, d. h. etwas größer als die halbe Zeitdauer von der steigenden Flanke bis zur fallenden Flanke des Ein gangssignales S_I. Das auf diese Weise um τ₁ verzögerte Signal S_D wird vom Abgriff der Verzögerungsschaltung 100 zum einen Eingang des Pegelkomparators 20 gegeben.

Die Verzögerungszeit τ₂ der zweiten Verzögerungsschal tung 102 wird etwas kleiner als die halbe Zeitdauer von der steigenden zur fallenden Flanke des Eingangssigna les S_I, d. h. kürzer als die Verzögerungszeit τ₁ der er sten Verzögerungsschaltung 101 gewählt. Das am Ausgang der zweiten Verzögerungsschaltung 102 auftretende ver zögerte Signal S_DD wird über den Trennverstärker 60 den Haltekreisen 30 und 40 zugeführt. Diese Haltekreise er halten außerdem das unverzögerte binäre Eingangssignal S_I.

Die beiden Haltekreise 30 und 40 liefern damit Aus gangssignale V_P und V_N, wie sie in Fig. 9 veranschau licht sind. Die Schwellwertspannung V_S, die zum Pegel vergleich mit der fallenden Flanke des verzögerten Ein gangssignales S_D, d. h. zur Gewinnung des Punktes c ver wendet wird, wird somit aus dem Spitzenwert a′′ des zweiten verzögerten Signales S_DD und dem gehaltenen Spitzenwert am Punkt b′ des Eingangssignales S_I er zeugt. Damit entspricht die gewonnene Mittelwertspan nung V_S dem Mittelwert der Werte an den Punkten a und b des ersten verzögerten Signales S_D unmittelbar vor und nach dem Punkt c. Auf diese Weise läßt sich auch aus einem besonders stark verzerrten binären Eingangssignal S_I das Binärsignal D_O einwandfrei rückgewinnen.

Claims

1. Schaltungsanordnung zur Rückgewinnung eines Binär signales (D_O) aus einem verzerrten binären Eingangs signal (S_I), enthaltend

a) einen Haltekreis (30) mit Lade- und Entlade zeitkonstante zur Ermittlung der positiven Spitzen des Eingangssignales (S_I),
b) einen Haltekreis (40) mit Lade- und Entlade zeitkonstante zur Ermittlung der negativen Spitzen des Eingangssignales (S_I),
c) eine Additionsschaltung (R_P, R_N), der die Aus gangssignale (V_P, V_N) der beiden Haltekreise (30, 40) zwecks Gewinnung einer Schwellwert spannung (V_S) zugeführt werden,
d) einen Pegelkomparator (20), dem das verzerrte Eingangssignal (S_I) und die von der Additions schaltung (R_P, R_N) erzeugte Schwellwert spannung (V_S) zugeführt wird und an dessen Ausgang das rückgewonnene Binärsignal (D_O) abgenommen wird,
gekennzeichnet durch die Kombination folgender Merkmale:
e) das verzerrte Eingangssignal wird dem Pegelkom parator (20) über eine Verzögerungsschaltung (50; 101) verzögert zugeführt;
f) die Schwellwertspannung (V_S) für den Pegelver gleich mit einer steigenden oder fallenden Flanke des verzögerten, verzerrten Eingangssignales (S_D) wird durch geeignete Anpassung der Lade- und Entladezeitkonstante der Haltekreise (30, 40) jeweils aus dem positiven und negativen Spitzen wert (Punkt a bzw. b) unmittelbar vor bzw. nach dieser Flanke gewonnen.

2. Schaltungsanordnung nach Anspruch 1, dadurch ge kennzeichnet, daß den beiden Haltekreisen jeweils außer dem Eingangssignal (S_I) auch das verzögerte Signal (S_D) zugeführt wird und die Ausgangssignale der beiden Haltekreise jeweils aus dem höheren dieser beiden Signale abgeleitet sind.

3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch eine weitere Verzögerungsschaltung (102), die zwischen den Ausgang der dem Pegelkomparator (20) vorgeschalteten Verzögerungsschaltung (101) und die Haltekreise (30, 40) geschaltet ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch ge kennzeichnet, daß die Verzögerungszeit (τ₂) der weiteren Verzögerungsschaltung kürzer als die Verzögerungszeit (τ₁) der dem Pegelkomparator vorgeschalteten Verzögerungsschaltung ist.