DE3008919C2 - Schaltanordnung mit veränderlicher Verzögerung - Google Patents
Schaltanordnung mit veränderlicher VerzögerungInfo
- Publication number
- DE3008919C2 DE3008919C2 DE3008919A DE3008919A DE3008919C2 DE 3008919 C2 DE3008919 C2 DE 3008919C2 DE 3008919 A DE3008919 A DE 3008919A DE 3008919 A DE3008919 A DE 3008919A DE 3008919 C2 DE3008919 C2 DE 3008919C2
- Authority
- DE
- Germany
- Prior art keywords
- delay
- switching arrangement
- devices
- output
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
Die Erfindung bezieht sich auf Schaltanordnungen mit veränderlicher Verzögerung nach dem Oberbegriff
des Anspruches 1.
Es sind verschiedene Verfahren zur Erzielung von Verzögerungen bekannt Beispielsweise können Verzögerungen
durch kapazitive oder induktive Stromkreise 5 oder aber durch Ultraschall-Verzögerungsleitungen erzielt
werden. Diese bekannten Methoden sind jedoch nicht geeignet, wenn Verzögerungen angestrebt werden,
die z. B. in der Größenordnung von einigen Nanosekunden liegen.
ίο Aus der Literaturstelle »IBM Technical Bulletin«,
Band 15, Nr. 1, Juni 1972, Seiten 253-255 ist eine elektrisch einstellbare Rechnertakteinrichtung bekannt, die
eine Einstellung der Taktzeit durch Fernsteuerung unter Verwendung einer d/gital gesteuerten einsteilbaren
Verzögerungsvorrichtung zur Einstellung der Taktfrequenz verwendet. Die Verzögerungsvorrichtung weist
mehrere Verzögerungseinheiten auf, die in Reihe geschaltet sind und eine kaskadenförmige Verzögerungsvorrichtung
bilden. Die gesamte Zeitverzögerung der Verzögerungsvorrichtung wird durch Wahl der Anzahl
von Verzögerungseinheiten bestimmt, die aktiv in die
Schaltanordnung eingeschaltet sind. Das Schalten der Verzögerungsvorrichtung wird durch eine Gruppe von
Triggereinheiten gesteuert, deren jede einen Drei-Ziffern-Code speichert, welcher die Arbeitsweise der zugeordneten
Triggereinheit festlegt Somit stellt die Auswahl der Drei-ZiffenrvCodes effektiv die Verzögerungszeit der Verzögerungseinheit ein. Bei einer derartigen
Anordnung wird die Einstellung der Verzögerungszeiten,
die aus der Verzögerungsvorrichtung zur Verfügung stehen, durch eine Triggereinheit zusätzlich zu denen
erzielt, die die Verzögerungsvorrichtung in den die Verzögerung erzeugenden Zustand schalten. Bei dieser
Anordnung wird davon ausgegangen, daß die Verzögerungszeiten der einzelnen Verzögerungsvorrichtungen
gleich sind, da nichts anderes zu entnehmen ist.
Ziel der Erfindung ist eine mehrstufige Verzögerungsanordnung, die in der Lage ist, Verzögerungseinstellungen
auf die einzelnen Stufen dor Gesamtverzögcrung
unabhängig voneinander zu erzielen, so daß eine exakte, stufenweise Verzögerungszeit zusammen mit einer
einstellbaren Gesamtzeitverzögerung erreicht wird, und diese Einstellbarkeit auf besonders einfache Weise
vorzunehmen.
Gemäß der Erfindung wird dies mit den Merkmalen des Kennzeichens des Anspruches 1 erreicht Weitere
Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Mit der Schaltungsanordnung nach der Erfindung ist es zur Erzielung sehr kurzer Verzögerungszeitschritte
wesentlich, daß die Möglichkeit oestehl, die Verzögerungszeit
eines jeden Verzögerungselementes einer Kaskade von Verzögerungselementen prüfen und einzeln
einstellen zu können, um sicherzustellen, daß jedes Element genau die gleiche Verzögerungszeit ergibt ur.d
damit eine Anordnung zur exakt stufenweisen Verzögerung erreicht wird. Ferner ist es mit der Kaskadenverzögerungsanordnung
möglich, die Gesamtzeitperiode der vollständigen Verzögerungsvorrichtung einzustellen.
ohne die Verzögerungsperioden der einzelnen Verzögerungen zu beeinflussen. Beide Einstellungen werden
mit verhältnismäßig einfachen'Mitteln erzielt, die keine komplexen und kostspieligen elektrischen Schaltungen
erfordern.
Mit der Schaltanordnung nach der Erfindung ist es möglich, Verzögerungen in der Größenordnung der Eigenverzögerungsdauer
der Verzögerungsvorrichtungen zu erzeugen. Wenn die Verzögerungsyorrichtungen
logische Vorrichtungen sind, lassen sich Verzögerungen in der Größenordnung von einer Nanosekunde pro
Gatter erzielen. Ferner ist die Verzögerung auf einfache Weise mit Hilfe der Auswählschaltung veränderbar.
Bei einer bevorzugten Ausführungsform der Erfindung, bei der die Verzögerungsvorrichtungen logische
Gatter sind, wird eine Speisequeüe variabler Spannung an wenigstens eines der logischen Gatter angelegt und
ist so ausgebildet, daß die Schwellwertspannung verändert wird, bei der ü<is (oder jedes) Gatter wirksam wird,
wodurch eine Einstellung der Eigenverzögerung des (oder jedes solchen) Gatters möglich ist. Dies stellt ein
Mittel dar, um die Eigenverzögerungen der Gatter auf einen gewünschten Wert abzugleichen.
Nachstehend wird eine bevorzugte Ausführungsform der Erfindung in Verbindung mii der Zeichnung erläutert,
die ein Schaltbild einer Verzögerungsschaltung nach der Erfindung zeigt
Die Verzögerungsschaltung weist eine Kette von zehn Verzögerungsvorrichtungen in Form logischer
Gatter G1 —G10 auf, die in Serie geschaltet sind. Der
. Eingang des ersten Gatters in die Serie ist an einen
Eingangsartschluß 2 gelegt Somit wird ein Signa, einer Form, die für die Art der verwendeten Verzögerengsvorrichtung
geeignet ist und in den Eingangsanschiuß 2 eingeführt wird, in Kaskade durch die Ketten von Gattern
geschaltet und fortschreitend beim Passieren eines jeden Gatters verzögert
Bei dieser Ausführungsform der Erfindung sind die logischen Gatter G 1 —G10 integrierte logische Schaltelemente
der Firma Fairchild F lOOK, der Type 100 102.
Dieses sind emittergekoppelte logische Gatter, deren jedes eine Eigenverzögerung von etwa 900 Picosekunden
besitzt
Die Ausgänge aus den zehn Gattern sind mit entsprechenden Eingängen eines 16- zu 1-Multiplexers 3 verbunden,
und die sechs unbenutzten Eingänge des Multiplexers sind an Nullpotential gelegt. Der Multiplexer 3
wählt einen dieser Eingänge entsprechend dem Binärcode aus, der an vier Steueranschlüsse 4 gelegt ist, wobei
der ausgewählte Eingang einem Ausgangsanschluß 5 zugeführt wird.
Bei dieser Ausführungsform ist der Multipleser ein Fairchild-Gerät der Type 100 164.
Zwischen den Ausgang der entsprechenden Gatter C 1 — G 10 und Erdpotential sind Abgleichskondensatoren
Cl-ClO geschaltet. Die Werte dieser Kondensatoren
sind bo gewählt (üblicherweise in der Größenordnung von 0—10 Picofarad), daß die Verzögerungen alter
logischen Gatter gleich groß werden, wodurch jede Unregelmäßigkeit
in den Eigenverzögerungen kompensiert wird.
Die Ausgänge der Gatter Gl-GlO sind mit ent
sprechenden Emitter-Lastwiderständen R X-RlO verbunden,
deren jeder einen Wert von 68 Ohm hat. Normalerweise sollen diese Widerstände mit einer Festspannungsquelle
von 2 V verbunden sein. Bei der vorliegenden Ausführungsform der Erfindung sind die Widerstände
R 1 — R 10 jedoch an eine Speisequeli·; 6 mit veränderlicher
Spannung gelegt, die einen Spar.nungsausgang erzeugt, der im Bereich von !,8-1,9 V veränderlich
ist. Die Änderung dieser Spannung verändert den Schwellwertpegel, bei welchem jedes der Gatter
Gl-C10 wirksam wird, und verändert somit die Eigenverzögerungen
der Gatter. Dies ermöglicht, daß die Veiy.ögerungen aller "Gatter miteinander abgeglichen
werden, so daß sie alle auf einen gewünschten Wert (z. B. 1 Nanosekunde) eingestellt werden können. Wenn
die Verzögerung auf diese Weise geeignet abgeglichen wird, ist sie in der Lage, exakte Verzögerungen im Bereich
von 1 —10 Nanosekunden zu erzeugen, je nach dem Binärcode, der den Steueranschlüssen 4 aufgegeben
wird.
Hierzu t Blatt Zeichnungen
Claims (5)
1. Schaltanordnung mit veränderlicher Verzögerung, mit einer Vielzahl von in Serie geschalteten
Verzögerungsvorrichtungen, die logische Schaltungen aufweisen, deren jede eine Eigenverzögerung
besitzt und deren jeder jeweils ein Schaltsystem zur Auswahl der Gesamtverzögerung der Schaltanordnung
zugeordnet ist, und die (Verzögerungsvorrichtungen) logische Gatter mit Eingangs- und Ausgangsverbindungen
sind, welche in Serie so geschaltet sind, daß ein an die Eingangsverbindung der ersten
Verzögerungsvorrichtung der Serie angelegtes Signal jedes logische Gatter in Serie nacheinander in
Kaskade schaltet, wobei das Signal durch die Eigenverzögerungen fortschreitend verzögert wird, mit
einem Stromkreisausgangsanschluß und einer Auswählschaltung zum selektiven Anschalten der Ausgangsverbindung
einer beliebigen ausgewählten Verzögerungsvorrichtung an den Ausgangsanschluß,
gekennzeichnet durch
Vorrichtungen (Cl, CiO) zum individuellen Abgleich der einzelnen Verzögerungen der Verzögerungsvorrichtungen (G 1 — G10), und
Vorrichtungen (Cl, CiO) zum individuellen Abgleich der einzelnen Verzögerungen der Verzögerungsvorrichtungen (G 1 — G10), und
eine Vorrichtung (6) zur Steuerung der kollektiven Einstellung der Eigenverzög&ungen der Verzögerungsvorrichtungen.
2. Schaltanordnung nach Anspruch 1. dadurch gekennzeichnet, daß die Vorrichtung zur Einstellung
der kollektiven Eigenverzögerung eine Speisequelle (6) veränderlicher Spannung aufweist, die mit jeder
der Verzögerungsvorrichtung/ j (G 1 — G 10) so verbunden
ist, daß die Schwellwertspannung verändert werden kann, bei der jede solch Verzögerungsvorrichtung
wirksam wird, wodurch eine Einstellung der Eigenverzögerungsvorrichtung einer jeden solchen
Verzögerung möglich ist.
3. Schaltanordnung nach Anspruch 2, dadurch gekennzeichnet,
daß für jede Verzögerungsvorrichtung (G 1 - G 10) ein Lastwiderstana (R 1 - R 10) in
den Verbindungsleitungen zum Anlegen der veränderlichen Spannung vorgesehen ist.
4. Schaltanordnung nach Anspruch 1,2 oder 3, dadurch
gekennzeichnet, daß ein Abgleichkondensator (Ci- ClO) für jede der Verzögerungsvorrichtungen
(Gl-G 10) vorgesehen ist, und daß jeder Abgleichkondensator
(Cl-ClO) zwischen die entsprechenden Ausgangsverbindungen der Verzögerungsvorrichtungen
und Erdpotential eingeschaltet ist, wobei j";de Verzögerungsvorrichtung individuell
einstellbar ist.
5. Schaltanordnung nach einem der Ansprüche 1 — 4, dadurch gekennzeichnet, daß die Auswahlvorrichtung
(3) einen Multiplexer aufweist, dessen Ausgang mit dem Ausgangsanschluß (5) der Schaltanordnung
verbunden isi, wobei erste Eingänge so geschaltet sind, daß sie einen Ausgang aus den Verzögerungsvornchtungen
(Gl-GlO) aufnehmen, und zweite Eingänge (4) so geschaltet sind, daß sie
Steuersignale zur Steuerung der Auswahl desanden Multiplexerausgäng zu gebenden Einganges aufneh-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB7908826 | 1979-03-13 | ||
GB8007431A GB2045561B (en) | 1979-03-13 | 1980-03-05 | Variable delay circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3008919A1 DE3008919A1 (de) | 1980-09-25 |
DE3008919C2 true DE3008919C2 (de) | 1985-08-14 |
Family
ID=26270889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3008919A Expired DE3008919C2 (de) | 1979-03-13 | 1980-03-08 | Schaltanordnung mit veränderlicher Verzögerung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4330750A (de) |
DE (1) | DE3008919C2 (de) |
FR (1) | FR2451666B1 (de) |
GB (1) | GB2045561B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3540176A1 (de) * | 1985-11-13 | 1987-05-21 | Martin Willems | Taktgeber |
DE4235317A1 (de) * | 1991-11-01 | 1993-05-06 | Hewlett-Packard Co., Palo Alto, Calif., Us | Programmierbares kapazitaets-zeitfeineinstellsystem und kapazitaets-zeitfeineinstellverfahren |
DE4244696C2 (de) * | 1991-11-01 | 1995-05-18 | Hewlett Packard Co | Verfahren zum Kalibrieren einer steuerbaren Verzögerungsschaltung |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4488297A (en) * | 1982-04-05 | 1984-12-11 | Fairchild Camera And Instrument Corp. | Programmable deskewing of automatic test equipment |
DE3217050A1 (de) * | 1982-05-06 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Verzoegerungsschaltung fuer digitalsignale |
US4550405A (en) * | 1982-12-23 | 1985-10-29 | Fairchild Camera And Instrument Corporation | Deskew circuit for automatic test equipment |
US4675562A (en) * | 1983-08-01 | 1987-06-23 | Fairchild Semiconductor Corporation | Method and apparatus for dynamically controlling the timing of signals in automatic test systems |
US4820944A (en) * | 1983-08-01 | 1989-04-11 | Schlumberger Systems & Services, Inc. | Method and apparatus for dynamically controlling the timing of signals in automatic test systems |
JPS6089775A (ja) * | 1983-08-01 | 1985-05-20 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | 自動テスト装置用のテスト期間発生器 |
JP2518810B2 (ja) * | 1983-11-29 | 1996-07-31 | 富士通株式会社 | 半導体集積回路装置 |
US4684897A (en) * | 1984-01-03 | 1987-08-04 | Raytheon Company | Frequency correction apparatus |
US4637018A (en) * | 1984-08-29 | 1987-01-13 | Burroughs Corporation | Automatic signal delay adjustment method |
US4737670A (en) * | 1984-11-09 | 1988-04-12 | Lsi Logic Corporation | Delay control circuit |
FR2589651A1 (fr) * | 1985-11-05 | 1987-05-07 | Inf Milit Spatiale Aeronaut | Ligne a retard a semi-conducteur pour circuit logique |
US4894791A (en) * | 1986-02-10 | 1990-01-16 | Dallas Semiconductor Corporation | Delay circuit for a monolithic integrated circuit and method for adjusting delay of same |
US4777385A (en) * | 1987-02-09 | 1988-10-11 | Rca Licensing Corporation | Signal transient improvement circuit |
US4876501A (en) * | 1987-04-13 | 1989-10-24 | Prime Computer, Inc. | Method and apparatus for high accuracy measurment of VLSI components |
US4833695A (en) * | 1987-09-08 | 1989-05-23 | Tektronix, Inc. | Apparatus for skew compensating signals |
US5191234A (en) * | 1990-12-10 | 1993-03-02 | Sony Corporation | Pulse signal generator and cascode differential amplifier |
EP0539832B1 (de) * | 1991-11-01 | 1998-04-08 | Hewlett-Packard Company | CMOS-pseudo-NMOS programmierbares Kapazitäts-Zeitvernierssystem und Verfahren zur gesteuerten Verzögerung von Zeitflanken |
US5394114A (en) * | 1992-04-30 | 1995-02-28 | National Semiconductor Corporation | One nanosecond resolution programmable waveform generator |
US5389843A (en) * | 1992-08-28 | 1995-02-14 | Tektronix, Inc. | Simplified structure for programmable delays |
JP3550404B2 (ja) * | 1992-09-10 | 2004-08-04 | 株式会社日立製作所 | 可変遅延回路及び可変遅延回路を用いたクロック信号供給装置 |
US5650739A (en) * | 1992-12-07 | 1997-07-22 | Dallas Semiconductor Corporation | Programmable delay lines |
JPH0758207A (ja) * | 1993-08-20 | 1995-03-03 | Fujitsu Ltd | データ保持タイミング調整回路及びこれを含む半導体集積回路 |
US5488309A (en) * | 1993-11-01 | 1996-01-30 | Hughes Aircraft Company | Method of testing the output propagation delay of digital devices |
US5666079A (en) * | 1994-05-06 | 1997-09-09 | Plx Technology, Inc. | Binary relative delay line |
US5986492A (en) * | 1995-06-05 | 1999-11-16 | Honeywell Inc. | Delay element for integrated circuits |
JP3630291B2 (ja) * | 1999-03-01 | 2005-03-16 | シャープ株式会社 | タイミング発生回路 |
US6441666B1 (en) | 2000-07-20 | 2002-08-27 | Silicon Graphics, Inc. | System and method for generating clock signals |
US6628154B2 (en) * | 2001-07-31 | 2003-09-30 | Cypress Semiconductor Corp. | Digitally controlled analog delay locked loop (DLL) |
US6927605B2 (en) * | 2003-11-07 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | System and method for dynamically varying a clock signal |
FR2932336B1 (fr) * | 2008-06-06 | 2010-06-18 | Tiempo | Circuit asynchrone insensible aux delais avec circuit d'insertion de delai |
US7961033B2 (en) * | 2008-09-19 | 2011-06-14 | Cavium Networks, Inc. | DLL-based temperature sensor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3050713A (en) * | 1959-12-16 | 1962-08-21 | Bell Telephone Labor Inc | Output selecting circuit |
US3609404A (en) * | 1968-09-20 | 1971-09-28 | Iwatsu Electric Co Ltd | Word pulse generating devices using successive delay for pulse formation |
GB1493611A (en) * | 1974-06-06 | 1977-11-30 | Quantel Ltd | Phase shifters |
US4016511A (en) * | 1975-12-19 | 1977-04-05 | The United States Of America As Represented By The Secretary Of The Air Force | Programmable variable length high speed digital delay line |
-
1980
- 1980-03-03 US US06/130,708 patent/US4330750A/en not_active Expired - Lifetime
- 1980-03-05 GB GB8007431A patent/GB2045561B/en not_active Expired
- 1980-03-08 DE DE3008919A patent/DE3008919C2/de not_active Expired
- 1980-03-13 FR FR8005647A patent/FR2451666B1/fr not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3540176A1 (de) * | 1985-11-13 | 1987-05-21 | Martin Willems | Taktgeber |
DE4235317A1 (de) * | 1991-11-01 | 1993-05-06 | Hewlett-Packard Co., Palo Alto, Calif., Us | Programmierbares kapazitaets-zeitfeineinstellsystem und kapazitaets-zeitfeineinstellverfahren |
DE4244696C2 (de) * | 1991-11-01 | 1995-05-18 | Hewlett Packard Co | Verfahren zum Kalibrieren einer steuerbaren Verzögerungsschaltung |
Also Published As
Publication number | Publication date |
---|---|
FR2451666B1 (fr) | 1988-01-08 |
GB2045561A (en) | 1980-10-29 |
GB2045561B (en) | 1983-06-15 |
US4330750A (en) | 1982-05-18 |
FR2451666A1 (fr) | 1980-10-10 |
DE3008919A1 (de) | 1980-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3008919C2 (de) | Schaltanordnung mit veränderlicher Verzögerung | |
DE2448604C2 (de) | Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
EP1004972B1 (de) | Kurvenformgenerator | |
DE2447991C3 (de) | Elektronische Schaltung, die Speiseimpulse an einen elektrischen Motor eines Zeitmeßgerätes liefert | |
DE2917126C2 (de) | Verfahren zum Prüfen einer integrierten Schaltung und Anordnung zur Durchführung des Verfahrens | |
DE1930973B2 (de) | Vorrichtung zum Unterdrucken der Zun dung bei Mehrzylinder Brennkraftmaschinen | |
DE2641834C3 (de) | Monostabile shaltung | |
DE2744249C3 (de) | ||
DE2647569C3 (de) | Impulsgenerator mit umschaltbarer Ausgangsfrequenz | |
DE2302530B2 (de) | Steuereinrichtung für einen Thyristor | |
EP1163724B1 (de) | Kompensationsschaltung für treiberschaltungen | |
DE2737553A1 (de) | Geschaltetes mehrwegefilter | |
DE1284521B (de) | Schaltungsanordnung mit einem mehremitter-transistor | |
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE2226485A1 (de) | Impulsverteilungsschaltung | |
DE2835200B2 (de) | Verfahren und Schaltung zur Einstellung einer elektronischen digitalen Anzeige einer Sollzeitdauer | |
DE2227724C3 (de) | Vorrichtung zum Vergleich der Periode eines Signals mit einer von einem Zeitbasisgenaerator erzeugten vorbestimmten Dauer | |
DE1516842C3 (de) | Schaltungsanordnung mit mehreren, in getrennten Ubertragungswegen liegenden Filtern | |
DE2045361C3 (de) | Impulsverzögerungsschaltung | |
DE1298557B (de) | Schaltungsanordnung fuer einen veraenderlichen elektronischen Frequenzteiler | |
DE3043339A1 (de) | Generator fuer eine elektro-erosionsmaschine | |
DE3032705C2 (de) | Zeitprogrammgeber | |
DE2035761C2 (de) | N-Pfad-Filter | |
DE102014216231A1 (de) | Spannungsversorgungsvorrichtung für eine elektronische Schaltung, wie etwa eine Steuerungsschaltung in einem Kraftfahrzeug |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |