DE1298557B - Schaltungsanordnung fuer einen veraenderlichen elektronischen Frequenzteiler - Google Patents

Schaltungsanordnung fuer einen veraenderlichen elektronischen Frequenzteiler

Info

Publication number
DE1298557B
DE1298557B DE1966P0040182 DEP0040182A DE1298557B DE 1298557 B DE1298557 B DE 1298557B DE 1966P0040182 DE1966P0040182 DE 1966P0040182 DE P0040182 A DEP0040182 A DE P0040182A DE 1298557 B DE1298557 B DE 1298557B
Authority
DE
Germany
Prior art keywords
pulses
counting
input
frequency
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1966P0040182
Other languages
English (en)
Inventor
Young Richard David
Martin David John
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Co Ltd
Original Assignee
Plessey Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Co Ltd filed Critical Plessey Co Ltd
Publication of DE1298557B publication Critical patent/DE1298557B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Manipulation Of Pulses (AREA)
  • Complex Calculations (AREA)

Description

1 2
Die Erfindung bezieht sich auf eine Schaltungs- Einstellvorrichtung mit einem Untersetzer mit einem
anordnung für einen veränderlichen elektronischen großen Untersetzerverhältnis die Frequenz der Ände-
Frequenzteiler für gebrochene Teilerverhältnisse mit rung der Teilerfrequenz möglichst hoch ist.
mehreren in Kaskade geschalteten, einstellbaren Diese Aufgabe wird dadurch gelöst, daß die Ein-
Zählstufen und mit einer mit dem Ausgang einer der 5 Stellvorrichtung einen Verteiler enthält, der die zu-
Zählstufen und dem Eingang des Teilers verbünde- sätzlich zugeführten oder unterdrückten Impulse bei
nen Einstellvorrichtung, die jeweils während einer mindestens zwei oder höchstens so viel Impulsen,
bestimmten Zahl von Zählzyklen am Eingang einen wie es der bestimmten Zahl der Zählzyklen minus
oder mehrere Impulse zusätzlich zuführt oder unter- zwei entspricht, derart über die bestimmte Zahl der drückt. ίο Zählzyklen verteilt, daß am Ausgang der Einstell-
Es sind derartige Frequenzteiler bereits bekannt, vorrichtung eine Frequenzkomponente auftritt, die,
bei denen die Einstellvorrichtung entweder ein Unter- da sie zu den Zeitabschnitten zwischen den Impulsen
setzer-Filp-Flop oder einen Ringzähler enthält, die in einem reziproken Verhältnis steht, eine höhere
an den Ausgang des Zählers angeschlossen sind und Frequenz aufweist als dann, wenn die zwei oder mehr über einen Zwischenzähler mit dem Eingang des 15 Impulse nicht verteilt wären.
Zählers verbunden sind. Bei dieser Schaltungsanordnung werden die Im-
Durch das Untersetzer-Flip-Flop wird die Aus- pulse der Einstellvorrichtung nicht alle direkt nach-
gangsimpulsfolge des Zählers im Verhältnis 2:1 einander, sondern einzeln oder in kleinen Gruppen
untersetzt. Jedesmal, wenn am Ausgang des Unter- mit Abständen voneinander abgegeben. Dadurch ersetzer-Flip-Flops ein Impuls auftritt, wird ein Impuls 20 höht sich die Frequenzänderung der Teilerfrequenz
am Eingang des Zählers unterdrückt. Im Mittel wird bei jedem Teilerverhältnis in optimaler Weise, wäh-
sich folglich ein Teilungsverhältnis ergeben, das ge- rend der Betrag der Frequenzänderung im Mittel
rade zwischen zwei ganzzahligen Teilungsverhält- gleichbleibt, jedoch nur in kleinere Stufen aufge-
ndssen liegt. Bei Verwendung eines solchen Unter- teilt ist.
setzer-Flip-Flops in der Einstellvorrichtung ist die 25 Durch diese Erhöhung der Frequenz kann die
Frequenz, mit der die Änderungen der Teilerfrequenz Änderung der Teilerfrequenz nun bei Frequenzsyn-
auftreten, relativ groß, und diese Frequenz läßt sich, theseschaltungen mit Tiefpaß wesentlich einfacher
wenn ein solcher Frequenzteiler in Frequenzsynthese- und billiger ausgeführt werden.
Schaltungen verwendet wird, mit einem gewöhnlichen Je'de der Zählstufen kann so eingestellt werden, Tiefpaßfilter ohne weiteres ausfiltern. 30 daß sie durch eine gewünschte Zahl teilt, die zwi-
Wenn man jedoch auf einem beliebigen Wert einer sehen O und 9 bei den Stufen 1, 2, 3 oder 4 und zwi-
Stelle hinter dem Komma einer ganzen. .Tsitongszahl schen 0 und 2 bei Stufe 5 liegt. Folglich stellt jede
interpolieren möchte, dann kann man das Unter- Stufe eine Ziffer in einer Gesamtteilungszahl dar, wo-
setzer-Flip-Flop beispielsweise durch einen Ring- bei die Stufe 1 die 1-kHz-Ziffer darstellt, die Stufe 2 zähler ersetzen, welcher zehn Ausgänge aufweist. 35 die 10-kHz-Ziffer, die Stufe 3 die 100-kHz-Ziffer,
Welches Teilungsverhältnis sich ergibt, hängt davon die Stufe 4 die 1-MHz-Ziffer und die Stufe 5 die
ab, wieviel Ausgänge des Ringzählers mit dem Ein- 10-MHz-Ziffer. Jede der Stufen außer der der nied-
gang des Teilers verbunden werden und Eingangs- rigsten Stelle zugeordneten Stufe 1 ist so angeordnet,
impulse des Zählers unterdrücken. daß sie eine Rückstellstufe 6, die beispielsweise eine Diese Ausführungsform des Frequenzteilers ist je- 40 bistabile Kippschaltung ist, schaltet, wenn sie einen
doch bei Frequenzsyntheseschaltungen nur bedingt eingestellten Zustand erreicht.
verwendbar, da die-Anderungen der Teilerfrequenz Jm Betrieb werden den Zählstufen über die in diesem Fall mit einer niedrigen Frequenz erfolgen. Klemme 7 und die Torschaltung 8 Impulse zugeführt, Die Ausfilterung der durch die Impulsunterdrückung und die Stufen werden dann in normaler Weise be- oder Impulshinzufügung bewirkten Sprünge ist dann 45 tätigt. Wenn die Stufe 5 ihren eingestellten Zustand wesentlich schwieriger und erfordert kompliziertere erreicht, betätigt sie die zwischen ihr und der Stufe 4 und teuerere Tiefpaßfilter. Bei diesen bekannten liegende Rückstellstufe 6, und wenn die Stufe 4 ihren Frequenzteilern sind jedoch keinerlei Maßnahmen zu eingestellten Zustand erreicht, dann betätigt sie die erkennen, durch die,die Frequenz der Änderung der Rückstellstufe 6, die zwischen ihr und der Stufe 3 Teilerfrequenz bei einem bestimmten Teilerverhältnis 50 angeschlossen ist. Dies setzt sich so lange fort, erhöht werden könnte. bis jede der Zählstufen ihren eingestellten Zustand Bei einer anderen Ausführungsform des oben an- erreicht hat, nachdem die mit ihr verbundene Rückgegebeaen Frequenzteilers weist die Einstellvprrich- stellstufe betätigt worden ist, wodurch ein Zyklus tung entweder eine bistabile Kippschaltung auf, durch des variablen Frequenzteilers vollendet ist. Ein Fredie eine Torstufe aiM: Eingang "des Zählers direkt an-T 55 quenzteiler, der nach der oben beschriebenen Art gesteuert wird, oder aber eine andere Untersetzer- betrieben wird, wäre in 1-kHz-Stufen veränderlich, einrichtung zur direkten Steuerung der Torstufe, mit und damit nun diese Änderungsstufen der Frequenz deren Hilfe verschiedene gebrochene Teilungsver- verringert werden können, wird eine Seitenschritthältnisse einstellbar sind. Auch bei dieser Ausfüh- dekade9 hinzugeschaltet. Die Seitenschrittdekade 9 rungsform wird das Problem auftreten, daß die Fre- 60 ist so geschaltet, daß sie bei jedem Zyklus des quenz die Änderungen der Teilerfrequenz zu nied- variablen Frequenzteilers einen Impuls erhält. Dieser rig ist, als daß sie ohne weiteres mit dem vorhande- Impuls kann beispielsweise von der Rückstellstufe 6, nen Tiefpaßfilter in einer Frequenzsyntheseschaltung die die Zählstufe 3 speist, abgeleitet werden. Die ausgefiltert werden kann. Seitenschrittdekade 9 kann so aufgebaut sein, daß sie Der Erfindung liegt die Aufgabe zugrunde, eine 65 für jeweils zehn Impulse, die sie erhält, zwischen null Schaltungsanordnung für einen veränderlichen elek- und neun Ausgangsimpulse abgibt. Die Ausgangstronischen Frequenzteiler für gebrochene Teilerver- impulse der Seitenschrittdekade 9 werden einer bihältnisse zu schaffen, bei dem bei Verwendung einer stabilen Sonderzählkippschaltung 10 zusammen mit
dem Eingangssignal, das. an der Klemme 7 anliegt, zugeführt.
Die Schaltung arbeitet in folgender Weise; Wenn von der Seitenschrittdekade 9 keine Ausgangsimpulse abgegeben werden, dann ist die Torschaltung 8 offen, so daß die an der Klemme 7 anliegenden Impulse zu der ersten Zählstufe 1 weitergeleitet werden. Wenn die bistabile Sonderzählkippschaltung 10 einen Ausgangsimpuls von der Seitenschrittdekade 9 empfängt, dann ändert sich ihr Zustand, so daß die Torschaltung 8 geschlossen wird. Der nächste Eingangsimpuls kann dann nicht zur Zählstufe 1 gelangen, aber er stellt die bistabile Sonderzählkippschaltung 10 in ihren ursprünglichen Zustand zurück. Folglich ist die Torschaltung 8 jetzt offen, und die Eingangsimpulse werden den Zählstufen zugeführt, und das Zählen wird in normaler Weise so lange fortgesetzt, bis der nächste Ausgangsimpuls der Seitenschrittdekade 9 erscheint, woraufhin sich dieser Vorgang wiederholt. Wie man sieht, wird bei jedem Impuls der Seiten-Schrittdekade 9 ein Eingangsimpuls daran gehindert, die Zählstufen zu erreichen.
Als Beispiel sei hier angenommen, daß am variablen Frequenzteiler die Teilungszahl 46234 (in den Stufen 1, 2, 3, 4 und 5) eingestellt ist. Es sei ferner angenommen, daß die Seitenschrittdekade 9 so eingestellt ist, daß sie vier Ausgangsimpulse für jeweils zehn Eingangsimpulse abgibt. Wenn dann der variable Frequenzteiler zehnmal zählt, dann wäre die Gesamtzahl 462336, d.h. 462340 weniger 4 wegen der Seitenschrittdekade 9. Wenn man über zehn Zählungen den Mittelwert bildet, dann ergeben sich 46233,6 Einheiten, so daß die eingestellte Zahl um 0,4 einer Einheit verringert ist.
F i g. 2 zeigt ein Blockschaltbild einer Seitenschrittdekade, die in der in F i g. 1 dargestellten Anordnung verwendet wird. Sie besteht aus vier miteinander verbundenen bistabilen Kippschaltungen A, B, C und D, denen Eingangsimpulse über eine Leitung 11 zugeführt werden. Die bistabilen Kippschaltungen A, B, C und D sind untereinander verbunden und zusammen mit den »Nicht-Und«-Schaltungen 12 (»NAND«-Gatter) und den Inverterschaltungen 13 so angeordnet, daß sie eine logische Schaltung bilden. Die Schaltung besitzt vier mit W, X, Y und Z bezeichnete Klemmen, und sie ist so aufgebaut, daß jeder von ihnen entweder eine positive Spannung oder eine Spannung Null zugeführt werden kann. Wenn eine Kombination aus positiven Spannungen und Spannungen Null den Klemmen W, X, Y und Z zugeführt wird, dann ist es möglich, daß für jeweils zehn der Eingangsklemme 11 zugeführte Impulse an der Klemme 14 zwischen null und neun Ausgangsimpulse erscheinen, und es läßt sich auch ermöglichen, daß die Ausgangsimpulse über die volle (d. h. Zehner)-Zählperiode gleichmäßig verteilt sind.
In Tabelle (a) in F i g. 3 sind verschiedene Kombinationen aus positiven Spannungen und Spannungen Null dargestellt, die den Klemmen W, X, Y und Z zugeführt werden müssen, damit man die gewünschte Zahl von null bis neun Ausgangsimpulsen erhält. Die Tabelle (b) zeigt, wie die Ausgangsimpulse gleichmäßig über die ganze Zählperiode verteilt sind. Wenn man beispielsweise zwei Ausgangsimpulse aus der Gesamtzahl von 10 erhalten will, dann wird der Klemme W die positive Spannung, der Klemme X die Spannung Null, der Klemme Y die Spannung Null und der Klemme Z die Spannung Null zugeführt.
Man erhält dann, wie dargestellt, zwei Ausgangsimpulse.
Zur Phasenregelung zwischen dem Ausgang des Nebenoszillators und dem Ausgang des Hauptoszillators in Normalfrequenzgeneratoren der oben beschriebenen Art muß die Charakteristik der Phasenregelschleife so beschaffen sein, daß von der gesamten Zählsumme des variablen Frequenzteilers ein Mittelwert gebildet wird, vorausgesetzt, daß die Sonderzählung, die für ein Anwachsen der gezählten Zahl um einen Bruchteil vorgenommen wird, bei einer Frequenz auftritt, die größer als die Schleifengrenzfrequenz ist. Man will die Sonderzählimpulse deshalb über die gesamte Zählperiode verteilen, um die unerwünschten Abweichungen, die durch die Seitenschritte verursacht werden, möglichst zu verringern. Wenn beispielsweise einer von zehn Impulsen eine 50-Hz-Abweichung (bei einem Phasenfilter) bei ein Zehntel der Vergleichsfrequenz erzeugt, dann wäre die Abweichung bei zwei nebeneinanderliegenden Impulsen von zehn Impulsen etwa 100 Hz bei ein Zehntel der Vergleichsfrequenz. Wenn man die beiden Impulse voneinander trennt, so daß jeweils einer bei jeweils fünf Impulsen erscheint, dann wäre die Abweichung 50Hz bei ein Fünftel der Vergleichsfrequenz — wobei dieses Signal viel einfacher in dem Tiefpaßfilter der Phasenschleife gedämpft werden kann. Andere Impulskombinationen können in ähnlicher Weise aufgeteilt werden. Wenn man das oben beschriebene Verfahren verwendet, die zusätzlichen Impulse gleichmäßig zu verteilen, dann ist es möglich, Phasenfilter zu entwerfen, die die endgültige Abweichung bei allen Einstellungen in einem System mit 5°/o Einfangbereich auf 1,5Hz vermindern.
Wenn auch bei dem beschriebenen Ausführungsbeispiel ein Verfahren verwendet wird, bei dem Impulse von den Zählstufen blockiert werden, kann man ein ähnliches Ergebnis dadurch erzielen, daß man dem Eingangsimpuls zusätzliche Impulse hinzufügt.

Claims (4)

Patentansprüche:
1. Schaltungsanordnung für einen veränderlichen elektronischen Frequenzteiler für gebrochene Teilerverhältnisse mit mehreren in Kaskade geschalteten, einstellbaren Zählstufen und mit einer mit dem Ausgang einer der Zählstufen und dem Eingang des Teilers verbundenen Einstellvorrichtung, die jeweils während einer bestimmten Zahl von Zählzyklen am Eingang einen oder mehrere Impulse zusätzlich zuführt oder unterdrückt, dadurch gekennzeichnet, daß die Einstellvorrichtung einen Verteiler enthält, der die zusätzlich zugeführten oder unterdrücktene Impulse bei mindestens zwei oder höchstens so viel Impulsen, wie es der bestimmten Zahl der Zählzyklen minus zwei entspricht, derart über die bestimmte Zahl der Zählzyklen verteilt, daß am Ausgang der Einstellvorrichtung eine Frequenzkomponente auftritt, die, da sie zu den Zeitabschnitten zwischen den Impulsen in einem reziproken Verhältnis steht, eine höhere Frequenz aufweist als dann, wenn die zwei oder mehr Impulse nicht verteilt wären.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Verteiler als Seitenschrittdekade ausgeführt ist, die während eines Zeitraumes von zehn Zählzyklen bis zu neun Impulsen vom Eingang des Zählers ableitet.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß in der Seitenschnittdekade bistabile Schaltvorrichtungen mit logischen Torschaltungen zusammengeschaltet sind und daß in Abhängigkeit von den Spannungen die den Eingangsklemmen der Dekade zugeführt werden, eine bestimmte Zahl von Steuerimpulsen zum Ableiten von Eingangsimpulsen entsteht.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die bistabilen Schaltvorrichtungen mehrere bistabile Stufen enthalten, die derart geschaltet sind, daß sie einen Teilungsfaktor 2 sowie einen Teilungsfaktor 5 aufweisen, und die zur Erzeugung eines Gesamtteilungsfaktors 10 in Reihe geschaltet sind und daß die logischen Torschaltungen mit den Ausgängen von mindestens drei bistabilen Stufen derart verbunden sind, daß sie ein Ausgangssignal in Abhängigkeit von den den Eingangsklemmen der Dekade zugeführten Spannungen abgeben.
Hierzu 1 Blatt Zeichnungen
DE1966P0040182 1965-08-13 1966-08-12 Schaltungsanordnung fuer einen veraenderlichen elektronischen Frequenzteiler Pending DE1298557B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3477465A GB1151505A (en) 1965-08-13 1965-08-13 Improvements relating to Variable Ratio Frequency Divider Circuit Arrangements

Publications (1)

Publication Number Publication Date
DE1298557B true DE1298557B (de) 1969-07-03

Family

ID=10369785

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1966P0040182 Pending DE1298557B (de) 1965-08-13 1966-08-12 Schaltungsanordnung fuer einen veraenderlichen elektronischen Frequenzteiler

Country Status (5)

Country Link
DE (1) DE1298557B (de)
DK (1) DK117576C (de)
GB (1) GB1151505A (de)
NL (1) NL6610964A (de)
NO (1) NO120431B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0002811A1 (de) * 1977-12-27 1979-07-11 Somartec SA Vorrichtung zur Interferenzstromtherapie
DE2900612A1 (de) * 1979-01-09 1980-07-10 Rodler Ing Hans Geraet zur interferenzstromtherapie

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679004A (en) * 1985-09-03 1987-07-07 Nec Corporation Frequency synthesizer of a phase-locked type with a sampling circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1119914B (de) * 1960-04-12 1961-12-21 Licentia Gmbh Schaltungsanordnung zur Frequenzuntersetzung einer Impulsfolge
DE1167074B (de) * 1960-10-11 1964-04-02 Licentia Gmbh Dekadischer Zaehler mit Voreinstellung bzw. Vorwahl
DE1173527B (de) * 1962-06-15 1964-07-09 Siemens Ag Impulsuntersetzer fuer gebrochene Teilerverhaeltnisse

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1119914B (de) * 1960-04-12 1961-12-21 Licentia Gmbh Schaltungsanordnung zur Frequenzuntersetzung einer Impulsfolge
DE1167074B (de) * 1960-10-11 1964-04-02 Licentia Gmbh Dekadischer Zaehler mit Voreinstellung bzw. Vorwahl
DE1173527B (de) * 1962-06-15 1964-07-09 Siemens Ag Impulsuntersetzer fuer gebrochene Teilerverhaeltnisse

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0002811A1 (de) * 1977-12-27 1979-07-11 Somartec SA Vorrichtung zur Interferenzstromtherapie
DE2900612A1 (de) * 1979-01-09 1980-07-10 Rodler Ing Hans Geraet zur interferenzstromtherapie
EP0014316A1 (de) * 1979-01-09 1980-08-20 Hans Rodler Gerät zur Interferenzstromtherapie

Also Published As

Publication number Publication date
DK117576B (de) 1970-05-11
GB1151505A (en) 1969-05-07
NO120431B (de) 1970-10-19
NL6610964A (de) 1967-02-14
DK117576C (da) 1970-10-05

Similar Documents

Publication Publication Date Title
DE2735204A1 (de) Doppelmodulzaehler
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
DE1491975C3 (de) Einstellbarer Frequenzteiler
DE2430652A1 (de) Analog-digital-wandler
DE2337286A1 (de) Elektronischer frequenzumsetzer
DE2541595C2 (de) Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung
DE2500059A1 (de) Zwei-aus-acht-ton-verschluessler
DE2849797C2 (de) Digitale Frequenzteileranordnung
DE1956485B2 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE1298557B (de) Schaltungsanordnung fuer einen veraenderlichen elektronischen Frequenzteiler
DE2541201C3 (de) Schaltungsanordnung mit veränderbarem Teilerverhältnis für die digitale Frequenzanzeige in einem Rundfunkgerät
DE2513948A1 (de) Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife
DE2750150A1 (de) Frequenzgenerator
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
DE2737553A1 (de) Geschaltetes mehrwegefilter
DE2722981A1 (de) Digitales filter fuer binaere signale
DE1100084B (de) Frequenzgeber und -teiler mit veraenderbarer Frequenz
DE1252738B (de) Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen
DE1212152C2 (de) Statischer Zaehler
DE2531945C3 (de) Schaltung zur Erzeugung von Gleichspannungen
DE1563618B1 (de) Mehrfach-Regelanordnung fuer Regelkreise,deren Regelgroessen in einem durch die Einzel-Sollwerte bestimmten Verhaeltnis stehen sollen
DE2057903A1 (de) Impulsfrequenzteiler
DE2831723C2 (de) Elektrische Schaltungsanordnung
DE1616331C3 (de) Frequenzschieber
DE2310268A1 (de) Frequenzteiler