DE2940975C2

DE2940975C2 - Transistor

Info

Publication number: DE2940975C2
Application number: DE2940975T
Authority: DE
Inventors: Yoshiyasu Kawasaki Kanagawa Kanno; Yoshiaki Yokohama Kanagawa Nawata; Kunihisa Hatano Kanagawa Ono; Koji Kamakura Kanagawa Takahashi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1978-03-10
Filing date: 1979-03-09
Publication date: 1986-04-10
Also published as: US4835588A; GB2037483B; JPS5643619B2; NL7901855A; JPS54120587A; WO1979000736A1; DE2940975T1; GB2037483A

Description

Die Erfindung betrifft einen Transistor nach dem Oberbegriff der Patentansprüche 1 und 6. Ein solcher Transistor ist durch die DE-OS 18 02 899 bekannt.

Es ist auch ein Transistor bekannt, bei dem innerhalb des Emitterbereiches ein Widerstandsbereich eines zu dem des Emitterbereiches entgegengesetzten Leitfähigkeitstyps gebildet und SO die Stabilität gegen zweiten Durchbruch ohne eine Verminderung des Stromverstärkungsfaktors erhöht ist (US-PS 35 18 898).

„ Der Erfindung liegt die Aufgabe zugrunde, einen Transistor nach dem Oberbegriff der Patentansprüche 1 und

j 6 zu schaffen, der gegenüber den bekannten Transistoren verbesserte Eigenschaften im Hochfrequenzbetrieb

zusammen mit einer hohen Ausgangsleistung bei hoher Stabilität gegen zweiten Durchbruch und einen hohen Stromverstärkungsfaktor aufweist. Gelöst wird diese Aufgabe nach der Erfindung durch die im kennzeichnenj den Teil des Patentanspruchs I angegebene Ausbildung. Eine weitere Lösung der genannten Aufgabe ist nach

j einer Weiterbildung der Erfindung eine Ausbildung mit den im kennzeichnenden Teil des Patentanspruchs 6

angegebenen Merkmalen.

Ausgestaltungen des Transistors nach der Erfindung sind in den Patentansprüchen 2 bis 5 angegeben.

Beispielhafte Ausführungen des Transistors nach der Erfindung und nach der Weiterbildung der Erfindung werden im folgenden anhand der Zeichnung erläutert.

F i g. t ist eine teilweise vergrößerte Draufsicht eines Transistors nach einem ersten Ausführungsbeispiel zu der Erfindung; F i g. 2 ist eine Querschnittsansicht längs der Linie Xl-Xl der F i g. 1;

F i g. 3 ist eine Querschnittsansicht längs der Linie y 1 - y 1 der F i g. 1;

F i g. 4 ist ein Diagramm mit Kennlinien eines Transistors nach der Erfindung und bekannter Transistoren;

F i g. 5 ist eine Draufsicht eines Transistors nach einem zweiten Ausführungsbeispiel zu der Erfindung;

F i g. 6 ist eine Querschnittsansicht längs der Linie X 2-X 2 der F i g. 5:

F i g. 7 ist eine Querschnittsansicht längs der Linie Y2- Y2 der F i g. 5;

F i g. 8 ist eine Draufsicht eines Transistors nach einem Ausführungsbeispiel zu der Weiterbildung der Hrfindung und zeigt eine abgeänderte Form des in F i g. 5 dargestellten Transistors;

F i g. 9 ist eine Querschnittsansicht längs der Linie X3-X3 der F i g. 8;

Fig. 10 ist eine Querschnittsansicht längs der Linie YZ- Y3 der F i g. 8;

F i g. 11 ist eine Draufsicht eines Transistors nach einem dritten Ausführungsbeispiel zu der Erfindung und zeigt eine abgeänderte Form des in F i g. 1 dargestellten Transistors;

F i g. 12 ist eine Querschnittsansicht längs der Linie X4-ΛΓ4 der F i g. 11;

Fig. 13 ist eine Querschnittsansicht längs der Linie F4-K4derFig. 11;

Fig. 14 ist eine Draufsicht eines Transistors nach einem vierten Ausführungsbeispiel zu de· Erfindung und zeigt eine weitere abgeänderte Form des in. F i g. ί dargestellten Transistors;

F i g. 15 ist eine Querschnittsansicht längs der Linie X5-X5 der F i g. 14;

Fig. 16 ist eine Querschnircsansicht längs der Linie y5-y5derFig. 14;

Fig. 17 ist eine Draufsicht der Halbleiterscheibe mit dem gesamten Transistor nach einem Ausführungsbeispiel zu der Erfindung und F i g. 18 bis 20 sind Diagramme mit Kennlinien von Beispielen von Transistoren nach der Erfindung.

Der Transistor 1 der F i g. 1 hat, wie F i g. 2 zeigt, einen Kollektorbereich 3 in einem N-leitenden. eine epitaktische N-leitende Schicht enthaltenden Halbleitersubstrat 2, einen P-Ieitenden Basisbereich 4, der benachbart zu dem Kollektorbereich 3 gebildet ist, und eine Anzahl von N ⁺-leitenden Emitierbereichen 5, die in dem Basisbereich 4 gebildet sind. Obwohl nur ein Emitterbereich 5 in F i g. 2 dargestellt ist, sind mehrere Emitterbereiche 5 in einer Matrixform innerhalb des Basisbereiches 4 angeordnet, und jeder der Emitterbereiche 5 bildet zusammen mit dem Basisbereich 4 und dem Koliektorbereich 3 einen Teiltransistor 6, wie dies aus F i g. 1 ersichtlich ist. Jeder Emitterbereich 5 hat einen Widerstandsbereich 7 in der Form eines eindiffundierten P+-leitenden Bereiches, der als Stabilisierungswiderstand wirkt. Auf diese Weise ist der Widerstandsbereich 7 von dem Basisbereich 4 durch den Emitterbereich 5 isoliert, wodurch eine unnötige Trägerinjektion von dem WidersiäP.dsbereich 7 zu dem Basisbercich 4 wirksam verhindert wird. Weitere Teiltransistoren sind ebenfalls jeweils mit Widerstandsbereichen versehen, wie dies bei dem Teiltransistor 6 gezeigt ist. Als Ergebnis kann — wie bei dem aus der US-PS 35 19 898 bekannten Transistor — in jedem Teiltransistor eine Verringerung ees Stromverstärkungsfaktors verhindert werden.

Wie in F i g. 1 dargestellt, wird der Widerstandsbereich 7 in länglicher Form gebildet und ist so angeordnet, daß eine sich in Längsrichtung des Widerstandsbereiches 7 er: ,reckende Linie eine Linie schneidet, welche die Lage der Emitterbereiche bestimmt. Bei diesem Ausführungsbeispiel ist der Widerstandsbereich 7 in der Weise gebildet, daß die sich in Längsrichtung des Widerstandsbereiches erstreckende Linie die die Lage der Emitterbereiche bestimmende Linie in einem rechten Winkel schneidet. Eine Fläche des die Teiltransistoren enthaltenden Halbleitersubstrats 2 ist mit einer Isolierschicht, z.B. einer Siliziumoxidschicht, 8 bedeckt (Fig.2). Auf der Isolierschicht 8 sind Metallschichten ^für die Leiterbahnen und auch Fenster zum Verbinden der Metallschichten mit den Teiitransistorbereichen vorgesehen. Insbesondere sind zwei Fenster 9 und 10 (Fig. 1) in der Isolierschicht 8 an Stellen, die dem Emitterbereich 5 gegenüberliegen, in solcher Weise gebildet, daß sie längs einer Linie senkrecht zu einer Linie angeordnet sind, die sich in Längsrichtung des Widerstandsbereiches 7 erstreckt, und ein Fenster 11 ist ir. der Isolierschicht 8 an einer Stelle, die dem Widerstandsbereich 7 gegenüberliegt, so gebildet, daß es mit den Fenstern 9 und 10 ausgerichtet ist. Der Emitterbereich ¹^ und der Widerstandsbereich 7 sind miteinander über diese Fenster 9, 10 und 11 mittels eines Emitterverbindungsleiters 12 verbunden, der auf der Isolierschicht 8 vorgesehen ist (siehe F i g. 3). Eine gleiche VerHndung ist in jedem der anderen Teiltransistoren vorgesehen. Fenster 13 und 14 sind des weiteren an den Endteilen des Widerstandsbereiches 7 vorgesehen. In anderen Teiltransistoren sind Fenster entsprechend den Fenstern 13 und 14 i;i gleicher Weisp in der isolierschicht 8 vorgesehen. Wie sich aus der vorangehenden Beschreibung ergibt, sind dann die Fenster 13 und 14 der jeweiligen Teiltransistoren auch in Matrixform angeordnet. Die durch die jeweiligen Fenster 13 und 14 freigelegten Widerstandsbereiche sind durch mehrere gemeinsame Emitteranschlußlei'.er 15 verbunden, von denen jeder auf der isolierschicht 8 so vorgesehen ist. daß er im rechten Winkel zu einer Linie liegt, die sich in Längsrichtung des Widerstandsbereiches 7 erstreckt. Dies bedeutet, daß die Emitterbe.-eiche 5 der jeweiligen Teiltransistoren eo gemeinsam durch die Emitteranschlußleiter 15 über die Widerstandsbereiche 7 verbunden sind, die jeweils in den entsprechenden Emitterbereichen 5 vorgesehen sind. Auf diese Weise werden bei einer Matrixanordnung von mehreren Emitterbereichen 5 innerhalb des Basisbereiches 4 mehrere Emitterbereiche 5 in einer Linie oder in ,Linien angeordnet, und die in den jeweiligen Emitterbereichen 5 gebildeten Widerstandsbereiche 7 werden in der Weise angeordnet, daß Linien, die sich in Längsrichtung der jeweiligen Widerstandsbereiche 7 erstrecken, jeweils Linien kreuzen, welche die Lagen der Emitterbereiche 5 bestimmen. Es ist deshalb möglich, daß die Emitterverbindungsleiter 12, die einen Mittelteil des Widerstandsbereiches 7 mit dem entsprechenden Emitter bereich 5 verbinden, und die Emitteranschlußieiter 15, die gemeinsam die Endteile der jeweiligen Widerstand-

bereiche 7 miteinander verbinden, auf der Isolierschicht 8, ohne einander zu schneiden, angeordnet sind. Wie leicht einzusehen ist, ist somit die Ausbildung der Emitterbereiche nicht auf die dargestellte Matrixform beschränkt, und es genügt, mehrere Emitterbereiche in einer Linie oder in Linien anzuordnen. Obwohl jeder Widerstandsbereich 7 zwei Teile hat, die jeweils mit den Emitterahschlußlei'tern 15 verbindbar sind, kann etwa jeder Widerstandsbereich für diesen Zweck nur einen Teil anstelle ion zwei Teilen aufweisen. Es ist jedoch darauf hinzuweisen, daß, falls zwei Emitteranschlußleiter 15 für einen Teiltransistor, wie bei dem Ausführungsbeispiel vorgesehen sind, die effektive Kontaktfläche der Emitteranschlußleiter 15 vergrößert ist. Um einen Transistor mit hoher Leistung zu schaffen, bei dem mehrere Teiltransistoren parallel zueinander verbunden werden, ist es insbesondere wirksam, die Emitteranschlußleiter 15 nebeneinander zu legen.

Da der Emitterverbindungsleiter 12 und die Emitteranschlußleiter 15 auf der Isolierschicht 8, ohne einander zu schneiden, angeordnet sind, kann die Anordnung einer zusätzlichen Isolierschicht zum Isolieren des Emitterverbindungsleiters 12 von den Emitteranschlußleitern 15 weggelassen werden. Deshalb wird die Zahl der Herstellungsschritte im Vergleich mit denen von bekannten Transistoren verringert. Da die Anordnung einer zusätzlichen Isolierschicht für die Leiterbahnen weggelassen wird, kann des weiteren eine mögliche Verringerung des Herstellungsertrages aufgrund von Nadellöchern, die in der Leiterbahnisolierschicht bei deren Bildung verursacht werden, verhindert werden. Das sind einige der Vorteile, die bei Transistoren nach der Erfindung erreicht ψ. werden. Bei dem in F i g. 1 bis 3 gezeigten Transistor ist die größere Fläche des jeweiligen Emitterbereiches 5 im allgemeinen in rechteckiger Form gebildet und sind die Basiskontaktbereiche 16 auf diagonalen Linien des Emitterbereiches 5 angeordnet. In den Figuren bezeichnet die Zahl 18 Basisanschiußleiter. Die Basisanscniußieiter 18 sind mit den jeweiligen Basiskontaktbereichen 16 in den Fenstern 16a verbunden, die in der Isolierschicht 8 gebildet sind und die jeweiligen Basiskontaktbereiche 16 offenlegen. Die Basiskontaktbereiche 16 können, wie oben erwähnt, an Stellen angeordnet werden, die von dem entsprechenden Emitterkontaktbereich 17 relativ entfernt sind. Die Zahl 19 bezeichnet eine Kollektorelektrode. Wenn der Transistor in Betrieb ist, dient der größere Teil des Umfangs der Emitterbereiche 5 dazu, daß ein großer Strom fließt. Mit einer Anordnung, bei der die Basiskontaktbereiche 16 in der oben erwähnten Weise angeordnet und zwei Emitteranschlußleiter 15 pro Teiltransistor vorgesehen sind, wird somit ein Transistor erhallen, der für hohe Leistung geeignet ist und der auch noch sehr gute Hochfrequenzeigenschaften aufweist. Jede Ecke des Emitterbereiches 5 ist in eine gebogene Form mit einem geeigneten Krümmungsradius abgerundet, um /u 'Vhindern, daß sich der Strom an den Ecken konzentriert.

Die oben beschriebenen Teiltransistoren und der aus diesen bestehende Transistor können beispielsweise durch ein Verfahren hergestellt werden, wie dies nachfolgend angeführt wird.

Der Kollektorbereich 3 kann gebildet werden, indem eine N-Ieitende Halbleiterschicht auf einem N+ -leitenden Halbleitersubstrat durch Epitaxie gebildet wird. Der P-leitende Basisbereich kann durch Diffusion in dem Halbleitersubstrat geschaffen werden. Der Basiskontaktbereich, in dem die Dotierstoffkonzentration höher als die im P-Ieitenden Basisbereich ist. kann durch Diffusion in dem P-leitenden Basisbereich gebildet werden. Die N+ -leitenden Emitterbereiche können durch Diffusion in dem P-Ieitenden Basisbereich gebildet werden. Die P⁺-ieitenden Widerstandsbereiche können durch Diffusion in den Emitterbereichen geschaffen werden. In diesem Zusammenhang ist darauf hinzuweisen, daß es nicht erforderlich ist, daß die Diffusionstiefe in den Basiskontaktbereichen einen genau vorbestimmten Wert erhält und deshalb die Basiskontaktbereiche gieichzeitig mit den Widerstandsbereichen gebildet werden können, bei denen ein bestimmter Wert der Tiefe erhalten werden soll.

Als ein Beispiel für eine Isolierschicht kann eine Schicht aus Siliziumdioxid (S1O2) genannt werden, die durch thermische Oxidation oder Dampfwachstum gebildet wird. Siliziumdioxid kann auch in Kombination mit Siliziumnitrid (S13N4) oder Phosphorsilikatglas (PSG) verwendet werden.

Die Emitteranschlußleiter, die Basisanschlußleiter und die Emitterverbindungsleiter können gebildet werden, indem Aluminium verdampft wird und dann aus der Aluminiumschicht ein Muster von Leiterbahnen gebildet wird. Diese Leiterbahnen sind elektrisch jeweils mit den Teiltransistorbereichen durch die Fenster verbunden, die in der Isolierschicht gebildet sind.

In F i g. 4 sind Kennlinien zum Vergleich zwischen den elektrischen Eigenschaften eines Transistors nach den Fig. 1 bis 3 und den elektrischen Eigenschaften von bekannten Transistoren gezeigt. Diese Kennlinien zeigen jeweils den Verlauf der Änderung des Stromverstärkungsfakiors hFE in Abhängigkeit von dem Wert des, Kollektorstroms IC. wenn 5 V Kollektor-Emitter-Spannung angelegt wird. Die Kurve fojzeigt die Eigenschaften eines Transistors nach den Fig. I bis 3, und die Kurve (b)zeigt die Eigenschaften eines bekannten Transistors mit einer Widerstandsschicht, die innerhalb eines Basisbereiches, der von einem ringförmigen Emitterbereich umgeben ist, in einer Stufe unterschiedlich von der Stufe zum Bilden des Emitterbereiches geformt ist. Die Kurve (c) zeigt die Eigenschaften eines bekannten Transistors mit einer Widerstandsschicht, die innerhalb eines Basisbereiches, der von einem ringförmigen Emitterbereich umgeben ist, in derselben Stufe wie beim Bilden des Emitterbereiches gebildet ist. Wie sich aus Fi g. 4 ergibt, unterliegt der Transistor nach dem genannten Ausführungsbeispiel zu der Erfindung nicht einem Abfall des Stromverstärkungsfaktors, auch wenn er unter der Bedingung verwendet wird, bei der ein großer Kollektorstrom fließt. Es ist deshalb festzustellen, daß dieser Transistor vorteilhaft als Hcchlsistungsstransistor verwendet werden kann.

Die F i g. 5 bis 7 zeigen einen Transistor nach einem anderen Ausbildungsbeispiel zu der Erfindung. In einem Teiltransistor 21 eines Transistors 20. wie in den F i g. 5 bis 7 gezeigt, ist ein Emitterbereich 22 mit einem aktiven Emitterumfangsteil 22a nahe dem Basiskontaktbereich 16 und einem inaktiven Emittermittelteil 226 angeordnet, der getrennt während eines anderen Diffusionsschrittes als dem zum Bilden des Emitterumfangsteils 22a gebildet ist. Die Dotierstoffkonzentration in dem Emittermittelteil 22b ist niedriger als die in dem Emitterumfangsteil 22a, und die Tiefe des Emittermittelteils 226 ist kleiner als die des Emitterumfangsteils 22a. Der Widerstandsbereich 7 ist in dem inaktiven Emittermittelteil 22b durch Diffusion gebildet. Bei diesem Aaifbau sind nicht nur eine

Trägerinjektion von dem Widerstandsbereich 7 zu dem Basisbereich 4 und eine Verringerung des Stromverstärkungsfaktors vollständig verhindert, sondern der Widerstandsbereich 7 ist auch im wesentlichen von dem aktiven Emitterumfangsteil 22a isoliert. In den Fig.5 bis 7 sind dieselben Teile und Abschnitte, wie sie in den F i g. 1 bis 3 gezeigt sind, durch dieselben Bezugszahlen oder Buchstaben bezeichnet, wie sie in den F i g. 1 bis 3 verwendet sind. Der Transistor 20 ist identisch mit dem Transistor 1 mit der Ausnahme aufgebaut, daß der in jedem Teiltransistor gebildete Emitterbereich unterschiedlich von dem des Teiltransistors 6 des Transistors 1 gebildet ist.

Qbwohl der Emitterumfangsteil 22a und der Emittermittelteil 226 in dem Teiltransistor 21 nach den F i g. 5 bis 7 so· geformt sind, daß sie einander benachbart sind, kann bei einem Teiltransistor, so wie dies bei dem Teiltransistor 23 in F i g. 8 bis 10 dargestellt ist, der inaktive Emittermittelteil 22b im Abstand von dem aktiven Emitterumfangsteil 22a angeordnet sein und ohne Kontakt durch einen Anschluß- oder Verbindungsleiter bleiben.

Bei einem weiteren Ausführungsbeispiel des Transistors hat, so wie dies bei dem Teiltransistor 24 in den Fig. 11 bis 13 dargestellt ist, ein Emitterbereich 25 eingezogene Teile 25a und 256, die in einem Teil seines Umfangs gebildet sind, um die Umfangslänge des Emitterbereiches 25 zu vergrößern. Eine Vergrößerung der Umfangslänge des Emitterbereiches verbessert bekanntlich den Transistor für den Hochfrequenzbetrieb. Dementsprechend ist auch das Hochfrequenzverhalten des Transistors nach den F i g. 11 bis 13 gegenüber dem in den Fig. 1 bis 3 dargestellten Transistor 1 verbessert. Anstatt der eingezogenen Teile 25a und 25b können auch vorstehende Teile gebildet werden. Wenn, der eingezogene Τεϋ als ein Teil des Urnfangs des Erniuerbercicnes 24 gebildet ist, kann ein zusätzlicher Basiskontaktbereich 40 in dem Basisbereich 4 an den Stellen vorgesehen sein, die jeweils den eingezogenen Teilen gegenüberliegen, was das Hochfrequenzverhalten gegenüber einem Transistor mit eingezogenen Umfangsteilen der Emitterbereiche allein weiter verbessert.

Ein weiteres Ausführungsbeispiel des Transistors ist in den Fig. 14 bis 16 dargestellt. Bei diesem ist ein Transistor 26 in der Weise gebildet, daß die Basiskontaktbereiche 27 die Form von Streifen aufweisen, die die Emitterbereiche 5 umfassen. Bei diesem Aufbau ist die Fläche, innerhalb welcher der Emitterbereich 5 dem Basiskontaktbereich 27 gegenüberliegt, stark vergrößert und dementsprechend der Basiswiderstand riii'verringert, so daß die Hochfrequenzeigenschaft des Transistors ebenfalls verbessert wird. Die Zahl 28 bezeichnet ein Fenster zum Ausführen der Verbindung zwischen dem Basiskontaktbereich 27 und dem Basisanschlußleiter 18.

Fig. 17 ist eine Draufsicht eines vollständigen Transistors 29, der 36 in einer Halbleiterscheibe 30 gebildete Teiltransistoren aufweist, die durch strichpunktierte Linien umrissen sind. In F i g. 17 ist 32 ein Emitteranschluß-Ie !ter, 33 ein Emitteranschluß, 34 ein Basisanschlußleiter, 35 ein Basisanschluß und 36 ein Emitterverbindungsleiter, der einen Widerstandsbereich mit einem diesen enthaltenden Emitterbereich verbindet. In Fig. 17 sind die Widerstandsbereiche weggelassen.

Bei einem solchen Transistor 29, dessen jeweilige Teiltransistoren so aufgebaut sind, wie dies in den F i g. 1 bis 3 dargestellt ist, und der vom NPN-Typ und wie in der folgenden Liste angegeben bemessen ist, wurden die in den Fig. 18 bis 20 dargestellten elektrischen Eigenschaften erhalten.

Spezifischer Widerstand des N+ -leitenden Halbleitersubstrats 0,012 Ohm · cm

Spezifischer Widerstand der epitaktischen N-Ieitenden Schicht 16 Ohm · cm

Dicke der epitaktischen N-leitenden Schicht 35 μηι j~

Flächendotierstoffkonzentration der P-leitenden Basisbereiche 1 χ 10¹⁸ Atomzahl/cm³

Tiefe der P-leitenden Basisbereiche 5 μιη

Flächendotierstoffkonzentrationder P⁺-Ieitenden Basiskontaktbereiche 2 χ 10²⁰ Atomzahl/cm³

Tiefe der P+-leitenden Basiskontaktbereiche 1,5 μιη

Länge einer Seite der N ⁺ -leitenden Emitterbereiche 360 μιτι

Krümmungsradius einer Ecke der N ⁺ -leitenden Emitterbereiche 20 μπι

Länge der P⁺-leitenden Widerstandsbereiche 240 μπι

Breite der P⁺-leitenden Widerstandsbereiche (Maximum) 80 um

Breite der P⁺-leitenden Widerstandsbereiche (Minimum) 40 μιτι

Widerstandswert des Widerstandsbereiches (kombinierter Widerstandswert des Widerstandes zwischen den

Fenstern 11 und 13 und des Widerstandes zwischen den Fenstern 11 und 14) 3,75 Ohm

Dicke der Isolierschicht 1 μπι

Breite der Emitteranschlußleiter (pro Stück) 110 μιη

Breite der Basisanschlußleiter (pro Stück) 50 μπι

Breite der Emitterverbindungsleiter (pro Stück) 50 μπι

Dicke jedes der Anschlußleiter und der Verbindungsleiter 4 μιη

Fig. 18 ist eine graphische Darstellung der Transitfrequenz /Tdes NPN-Transistors 29 nach der Fig. 17 in bezug auf einen Kollektorstrom IC. Diese Kennlinie wurde unter den folgenden Bedingungen gemessen:

VCE= 10 V (fest); Eingangssignalfrequenz 10 MHz und Temperatur 25°C

Wie das Ergebnis zeigt, hat der Transistor einen sehr guten Verlauf der Transitfrequenz /Tvon 42 bis 80 MHz im Bereich von /C= 0,1 bis 4 A.

Fig. 19 ist eine graphische Darstellung der Stromverstärkungsfaktorkennlinie AFEdes Transistors 29 unter Bezug auf einen Kollektorstrom IC. Dieser wurde mit VCE= 4-5 V (fest) bei einer Temperatur von 25"C eemessen.

Wie aus Fig. 19 zu sehen ist, zeigt der Transistor einen sehr guten Verlauf des Stromverstärkungsfaktors hFE von 60 bis 84 im Bereich von /C= 0,05 bis 7 A.

F i g. 20 ist des weiteren eine graphische Darstellung der Fläche der Kennlinie des sicheren Betriebes (abgekürzt »ASO« oder »50/4«) des Transistors. Diese Kennlinie wurde bei einer Temperatur von 25° C gemessen. In der Figur ist A die Fläche des sicheren Betriebes bezüglich eines Gleichstroms und ßdie Fläche des sicheren Betriebes bezüglich eines einzelnen Impulses mit einer Breite von 10 ms.

Wie aus Fig.20 zu sehen ist, ist die Fläche des sicheren Betriebes des Transistors für Gleichstrom oder Impulse von beträchtlicher Größe.

Obwohl aile vorangehenden Ausführungsformen und -beispiele für NPN-Transistoren erläutert sind, ist es selbstverständlich, daß diese auch als PN P-Transistoren ausführbar sind.

Hierzu 9 Blatt Zeichnungen

Claims

Patentansprüche:

1. Transistor, bei dem ein Kollektorbereich eines ersten Leitfähigkeitstyps, ein Basisbereich des zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps benachbar' ;.u dem Kollektorbereich, mehrere innerhalb des Basisbereiches gebildete Emitterbereiche des ersten Leitfäbigkeitstyps und im Stromweg zwischen den Emitterbereichen und Emitieranschluß als Stabilisierungswiderstände wirksame Widerstandsbereiche auf einem Halbleitersubstrat gebildet sind, die durch Emitterverbindungsleiter mit den Emitterbereichen verbunden und durch von diesen Emitterverbindungsieitern getrennte Emitteranschlußleiter kontaktiert ;>nd, dadurch gekennzeichnet, daß innerhalb jeden Emitterbereiches (5) des ersten Leitfähigkeitstyps to als Stabilisierungswiderstände wirksame Widerstandsbereiche (7) des zweiten Leitfähigkeitstyps gebildet sind.

2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Emitteranschlußleiter (15) in der Form von Metallschichten auf einer Isolierschicht (8) vorgesehen sind, die eine Hauptfläche des Halbleitersubstrats (2) bedeckt.

3. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß innerhalb des Basisbereiches (4) Basiskontaktbereiche (16) in Matrixform angeordnet sind, die den gleichen Leitfähigkeitstyp wie der Basisbereich (4) und eine höhere Dotierungskonzentration als die des Basisbereiches (4) aufweisen, und daß wenigstens ein streifenförmiger Basisanschlußleiter (18), der Basiskontaktbereiche (16) kontaktiert, auf der Isolierschicht (8) so gebildet ist, daß sich seine Längsachse im wesentlichen parallel zu den streifenförmigen und parallelen EmitteransdiluBIeitern (15) erstreckt.

4. Transistor nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß die Emitterbereiche (5) in einer Linie oder in Linien angeordnet sind, daß die länglichen Widerstandsbereiche (7) so angeordnet sind, daß ihre Längsachsen die Linie oder die Linien der Anordnung der Emitterbereiche (5) kreuzen, daß wenigstens ein streifenförmiger, parallel zu den Linien der Anordnung der Emitterbereiche (5) verlaufender Emitteranschlußleiler (15) mit den länglichen Widerstandsbereichen (7) verbunden ist und daß streifenförmige. parallel zu den Linien der Anordnung der Emitterbereiche (5) verlaufend? Emitterverbindungsleiter (12) benachbart zu den streifenförmigen Emitteranschlußleitern (15) angeordnet sind und die länglichen Widerstandsbereiche (7) jeweils mit den die länglichen Widerstandsbereiche (7) enthaltenden Emitterbereichen (5) verbinden, ohne die zu ihnen benachbarten Emitteranschlußleiter (15) zu berühren.

5. Transistor nach Anspruch 4, dadurch gekennzeichnet, daß jeder der Emitterbereiche (22) einen Umfangsteil (22J) aufweist, der tiefer als dessen Mittelteil (22£>) in den Basisbereich (4) eindringt, und daß jeder der Widerstandsbereiche (7) i— Mittelteil (226) der Emitterbereiche (22) gebildet ist.

6. Transistor, bei dem ein Kollektorbereich eines ersten Leitfährgkeitstyps, ein Basisbereich des zweiten, zum ersten entgegengesetzten ^:_eitfähigkeitstyps benachbart zu dem Kollektorbereich, mehrere innerhalb des Basisbereiches gebildete Emitterbereiche des ersten Leitfähigkeitstyps und im Stromweg zwischen den Erniiierbereichen und Err.ittcranschiüß ais Stabnisierüngswidersiände wirksame Widerstandsbereiche auf einem Haibleitsrsubstrat gebildet sind, die durch Emitterverbindungsleiter mit den Emitterbereichen verbunden und durch von diesen Emitterverbindungsleitern getrennte Emitteranschlußleiter kcmtaktiert sind, dadurch gekennzeichnet, daß die Emitterbereiche (22a) ringförmig gebildet und in einer Linie oder ir Jnien

40 angeordnet sind, daß der Basisbereich (4) in den von den ringförmigen Emitterbereichen (2?a) umgebenen

Teilen in einem Abstand von jedem ringförmigen Emitterbereich (22a) jeweils einen Bereich (22b) des ersten Leitfähigkeitstyps ohne Kontakt durch einen Anschluß- oder Verbindungsleiter (15 bzw. 12) enthält, daß die Widerstandsbereiche (7) des zweiten Leitfähigkeitstyps jeweils innerhalb dieser zentralen, von den ringförmigen Emitterbereichen (22a) umgebenen Bereiche (22b) des ersten Leitfähigkeitstyps in länglicher Form gebildet sind, daß die länglichen Widerstandsbereiche (7) so angeordnet sind, daß ihre Längsachsen die Linie oder die Linien der Anordnung der ringförmigen Emitterbereiche (22a) kreuzen, daß wenigstens ein streifenförmiger, parallel zu den Linien der Anordnung der ringförmigen Emitierbereiche (22a) verlaufender Emitteranschlußleiter (15) mit den länglichen Widerstandsbereichen (7) verbunden ist und daß streifenförmige, parallel zu den Linien der Anordnung der ringförmigen Emitterbereiche (22a) verlaufende Emitterverbindungsleiter (12) benachbart zu den streifenförmigen Emitteranschlußleitern (15) angeordnet sind und die länglichen Widerstandsbereiche (7) jeweils mit den sie umgebenden ringförmigen Emitterbereichen (22a) verbinden, ohne die zu ihnen benachbarten Emitteranschluüleiter (15) zu berühren.