DE2939300B2

DE2939300B2 - Nichtflüchtiger Speicher

Info

Publication number: DE2939300B2
Application number: DE2939300A
Authority: DE
Inventors: Roger Green Neshanic Station N.J. Stewart
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1978-10-04
Filing date: 1979-09-28
Publication date: 1981-07-09
Also published as: DE2939300C3; FR2438318A1; IT1123266B; GB2033656B; US4185319A; IT7925898A0; DE2939300A1; JPS5552274A; SE7907382L; GB2033656A; SE436667B; FR2438318B1; JPS627714B2; JPS5829199A

Description

■«>

Die Erfindung betrifft einen nichtflüchtigen Speicher mit einer erste und zweite, durch eine dritte Halbleiterzone auf Abstand gesetzte Halbleiterzonen aufweisenden Floating-Gate-Speicherzelle, wobei die

erste und die zweite Zone die Drainzone bzw. Sourcezone und die dritte Zone die Kanalzone der Speicherzelle bilden und wobei die Speicherzelle außerdem ein erstes oberhalb der Kanalzone isoliert von dieser liegendes, leitendes Floating-Gate und ein zweites wenigstens oberhalb eines Teils des ersten Gates isoliert von diesem liegendes, leitendes Steuergate aufweist

Speicher mit Lawinen-Injektion und Floating-Gate sind beispielsweise aus den US-PS 36 60 819 und 37 28 695 bekannt und werden seit mehreren Jahren verwendet. Floating-Gate-Transistoren besitzen im allgemeinen Source- und Drainzonen des einen Leitungstyps, welche in einem Substrat des anderen Leitungstyps bzw. an dessen Oberfläche gebildet worden sind. Der Raum bzw. Abstand zwischen den Source- und Drainzoner definiert die Kanalzone des Transistors. Oberhalb der Kanalzone wird eine Gatestruktur gebildet, indem zunächst eine erste dünne isolierende (Oxid) Schicht und auf diese eine leitende Schicht (das Floating-Gate) aufgebracht wird. Das Floating-Gate wird anschließend in eine zweite isolierende Schicht vollkommen eingehüllt, so daß das Floating-Gate gegenüber dem Rest des Transistor-Bauelemen'.s isoliert ist.

Auf die zweite isolierende Schicht wird eine zweite leitende Schicht (das Steuergate) aufgebracht.

Bauelemente dieser Art können dadurch programmiert werden, daß auf ihren Floating-Gates eine Ladung durch Anlegen einer Spannung mit einem vorgegebenen Stromstärkeniveau zwischen den Source- und Drainzonen gespeichert wird. In typischen Fällen werden zum Programmieren bekannter P-Kanal-Floating-Gate-Bauelemente Signale mit einer Amplitude von etwa 35 Volt bei einer Stromstärke von etwa 5 Milliampere gebraucht. Für integrierte Schaltkreise werden solche Signale als Hochleistungswerte angesehen. Diese hohen Leistungswerte sind nicht nur schwierig zu erzeugen und zu dekodieren, es wird vielmehr so viel Verlustleistung erzeugt, daß ein kontinuierliches Programmieren unmöglich und der Benutzer gezwungen ist, komplizierte Impuls- und Schleifen-Programmierer zu entwickeln.

Der Erfindung liegt die Aufgabe zugrunde, ein Floating-Gate-Bauelement zu schaffen, das mit viel niedrigerer Spannung und Stromstärke als bisherige Bauelemente voll zu programmieren ist. Die erfindungsgemäße Lösung besteht darin, daß bei die Drainzone umgebender und in sich geschlossener Kanalzone die Kapazität des Übergangs zwischen Floating-Gate und Sourcezone größer ist als diejenige des Übergangs zwischen Floating-Gate und Drainzone, daß die Sourcezone sich im wesentlichen ringförmig um die Kanalzone herum erstreckt und daß das Floating-Gate ebenfalls im wesentlichen ringförmig ausgebildet ist. Verbesserungen und weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben.

Bei den erfindungsgemäßen Floating-Gate-Bauelementen ist die Drainzone von der Kanalzone und diese von der Sourcezone umgeben. Die Kanal- und Sourcezonen sollen also eine rahmenartig geschlossene Geometrie aufweisen und sich zum Beispiel wie eine quadratische oder rechteckige Ringkammer in sich selbst schließen. Das isoliert auf der Kanalzone liegende Floating-Gate soll dabei der rahmenartigen Kontur der Kanalzone folgen und wie diese eine geschlossene Geometrie aufweisen. Vorzugsweise sollen die Source-, Kanal- und Drainzonen des erfindungsgemäßen Floa-

ting-Gate-Bauelements in einem auf einem isolierenden Substrat befindlichen Halbleiterkörper gebildet sein.

In Ausgestaltung der Erfindung ist ein nichtflüchtiger Speicher des Floating-Gate-Bauelement-Typs vorgesehen, welcher ohne weiteres in Form einer x-y-Matrix so ί herzustellen ist, daß das jeweilige an einer Schnittstelle einer gegebenen Reihe und Spalte liegende Einzelelement zum Programmieren, Umprogrammieren oder Lesen leicht zugänglich ist Das erfindungsgemäße, eine geschlossene Floating-Gate-Geometrie aufweiserde ι ο Feldeffekt-Biiuelement ist daher als Speicherelement in einem nichtflüchtigen Speicher geeignet.

Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert Es zeigt ι ·>

F i g. 1 eine Draufsicht auf einen Teil einer erfindungsgemäßen, integrierten Schaltkreisanordnung, F i g. 2 einen Querschnitt längs der Linie 2-2 in F i g. 1, F i g. 3 einen Querschnitt längs der Linie 3-3 in F i g. 1,

Fig.4 eine Ersatzschaltung einer Einzelzelle der _> <> Anordnung gemäß F i g. 1 und

F i g. 5 eine Ersatzschaltung eines Floating-Gate-Bauelements.

In F i g. 1 ist ein Teil eines eine Anordnung von Speicherzellen 10 aufweisenden integrierten Schaltkrei- >■> ses 8 dargestellt. Zu jeder Zelle gehören — wie sich aus Fig.4 ergibt — ein als Speicherelement dienender Floating-Gate-Transistor Ps und ein Impuls bzw. Wortleitungs-Schalttransistor Pw. Der Schalttransistor Pw wird entweder zum Isolieren eines bestimmten i<> Speichertransistors Ps gegenüber einer Spannungsquelle Vdd oder zum engen Ankuppeln des Speichertransistors Ps an die Spannungsquelle Vdd verwendet und könnte auch durch ein geeignetes in einer Richtung leitendes Bauelement (z. B. eine Diode) oder eine andere r> Schaltanordnung ersetzt werden. Da die Speicherzellen einander ähnlich sind, werden Form und Herstellung im einzelnen nur für eine Zelle beschrieben. In den folgenden Ausführungen wird die Erfindung zwar unter Anwendung der Silizium-auf-Saphir-Technologie (SOS) beschrieben, die erfindungsgemäßen Bauelemente und Anordnungen können jedoch auch aus massivem Silizium oder mit Hilfe anderer Techniken als beschrieben hergestellt werden.

Die Zelle 10 kann wie in den Fig. 1, 2 und 3 ί> dargestellt, ausgebildet werden. In Fig. 1 wird eine Drainzone 22 eines Speicherelements Psdargestellt, die an ihrem Oberflächenu^fang von einem Gate 25a umgeben ist. Um das Gate 25a herum erstreckt sich eine Sourcezone 26. Das rahmenartige Gate 25a ist isoliert von einer darunterliegenden zwischen den Zonen 22 und 26 gemäß F i g. 2 und 3 gebildeten Kanalzone 24 und besitzt eine geschlossene Geometrie. Das bedeutet, daß das Gate irgendeine in sich geschlossene Form mit einer zentralen öffnung aufweist. Rechteckige Formen — wie dargestellt — können ebenso wie jede beliebige topologisch geschlossene Form angewendet werden. Die rechteckige Form wird jedoch wegen ihrer Eigenschaft, in integrierten Schaltkreisen mit relativ hoher Packungsdichte untergebracht werden zu können, bevorzugt.

An der Oberfläche erstreckt sich längs des Umfangs der Sourcezone 26 um diese herum eine aus polykristallinem Silizium bestehende rahmenartige Schicht 28, die als Feldschirm wirkt. Die Schicht 28 ist μ ein gemeinsames Bauelement benachbarter Zellen einer Spalte und bildet einen auch als Wortleitung bezeichne ten, sich über die Länge einer Spalte erstreckenden Leiter. Die Struktur 28 wirkt dabei als Feldschirm zwischen benachbarten Zellen einer Spalte und gleichzeitig als Gate-Elektrode der Wort-Transistoren Pw längs einer Reihe. Zu den Source- und Drainzonen der Wori-Transistoren Pw gehören eine mit einer Spannung (+Vo₀ Volt) zu beaufschlagende Zone 42 bzw. eine Zone 25.

Aus F i g. 2 ergibt sich, daß die Zelle 10 auf einem aus Saphir bestehenden und eine Hauptfläcl.e 14 besitzenden Substrat 12 hergestellt wird. Wie in der SOS-Technik bekannt, wird auf dem Substrat 12 eine Siliziumschicht 16 epitaxial aufgewachsen. Diese epitaxiale Siliziumschicht 16 weist anfangs einen vorgegebenen Leitungstyp (im Ausführungsbeispiel N-Leitung) auf und besitzt eine Oberfläche 18. In die epitaxiale Siliziumschicht 16 eindiffundierte P+-Zonen bilden die Source- und Drainzonen des Speicher- oder Floating-Gate-Transistors (Ps) und des Worttransistors (Pw)- Die P⁴ -Zone 22 stellt die Drainzone von Ps (Speichertransistor) dar. Um die Zone 22 erstreckt sich eine die Kanalzone des Speichertransistors Ps bildende N-Zone 24, die unterhalb der Floating-Gate-Elektrode 25a angeordnet und gegenüber dieser isoliert wird. Angrenzend an die Zone 24 folgt eine P+-Zone 26, die als Sourcezone des Speichertransistors Ps und als Drainzone des Worttransistcrs /fydient Die Zone 26 umgibt die Zone 24. An die Zone 26 grenzt eine N-Ieitende Zone 27 an, die als Schutzbard (oder als Isolierung) zwischen aneinander grenzenden Bauelementen längs einer Spalte (2-2-Richtung) dient Außerdem fungiert die N-Zone 27 als Kanalzone des Worttransistors Piv längs der Reiher.-Richtung (3-3). Oberhalb und isoliert von der N-Zone 27 liegt die leitende Feldschirm-Schicht 28, welche — insoweit es den Speichertransistor Ps und die Zelle 10 angeht — dieselbe rahmenartige Konfiguration wie die N-Zone 27 besitzt. Zwischen der Zone 27 einer Spalte und der entsprechenden Zone 27' einer benachbarten Spalte befindet sich eine diffundierte, längs der Spalte verlaufende Zone 42. An diese als Sourcezone der längs zweier aneinander grenzender Spalten gebildeten Worttransistoren Pw fungierende Zone 42 wird eine Spannung von + Vdd Volt angelegt.

Die Source- und Drainzonen werden in der epitaxialen Siliziumschicht 16 gebildet, auf der eine im folgenden als Gate-Oxid-Schicht 36 bezeichnete Siliziumdioxid-Schicht bis zu einer Dicke von etwa 100 nm (F i g. 2 und 3) thermisch aufgewachsen wird. Auf der Oxidschicht 36 wird dann eine Polysiliziumschicht niedergeschlagen oder aufgewachsen und anschließend so maskiert sowie geätzt, daß sowohl die Floating-Gate-Elektroden 25a der Speichertransistoren Ps als auch die die Wortlinien-Spaltenleiter darstellenden Zonen 28 entstehen. Die Polysilizium-Zonen 25a und 28 werden hochdotiert, um sie leitend zu machen. Die Dicke der Polysiliziumschicht liegt in der Größenordnung von etwa 500 nm. Aus F i g. 3 kann entnommen werden, daß die Wortleitung 23 als Gate-Elektrode eines P-Kanal-Bauelements Pw (Worttransistor) mit Source- und Drainzonen 42 bzw. 26 und mit Kanalzone 27 fungiert. Der konzentrische Aufbau der Floating-Gate- bzw. Speichertransistoren ergibt sich auch aus den F i g. 2 und 3.

Nach dem Bilden von Floating-Gate 25a und Gate 28 wird auf diesen zunächst eine zweite Schicht 37 aus isolierendem Feldoxid bis zu einer Dicke von etwa 100 nm thermisch aufgewachsen. Die Gates 25a und 28 weiden daher vollständig von dem thermisch aufgewachsenen Oxid umgeben und bedeckt. Da es sich bei

dem ersten thermischen Oxid um ein solches relativ guter Qualität handelt, wird die Geschwindigkeit, mit der Ladung von dem Floating-Gate 25a abfließen kann, relativ niedrig. Die Schichtdicke des Feldoxids kann anschließend mit einem eine weniger gute Qualität als das thermische Oxid aufweisenden Oxid um weitere etwa 300 nm aufgewachsen werden. Die Bedeutung der Tatsache, daß zwei Oxidtypen zum Herstellen des Feldoxids benutzt werden, wird weiter unten erläutert.

Beim Herstellen werden nun in die Feldoxidschicht 37 Kontaktöffnungen 54 eingeätzt, in die Metallkontakte eingebracht (aufgewachsen oder niedergeschlagen) werden, um die Drainzonen 22 zu kontaktieren. Zum Vervollständigen der Anordnung werden durch zum Beispiel Niederschlagen einer Metallschicht, z. B. Aluminium, Maskieren und Ätzen metaiiische Bitieitungen (BLu BLi) und wenigstens eine metallische Sättigungssteuerleitung (65 in F i g. 2) gebildet.

jede der sich über die Länge einer Reihe erstreckenden Bitleitungen BL\, BLi kontaktiert über die Kontaktlöcher 54 die Drainzonen 22, 22' aller Speichertransistoren Psdieser dieser Reihe.

Die Sättigungssteuerleitung bzw. das Sättigungssteuergate 65 ist gemeinsames Bauteil aller Zellen der Anordnung 8, es können aber auch individuelle Steuergate-Streifen jeweils für eine Reihe oder zwei benachbarte Reihen hergestellt werden.

Es werden ferner Schaltanschlüsse zu den verschiedenen Wort- (28, 28') und Bitleitungen (BLu BL₂ usw.) hergestellt, um die Potentiale dieser Leitungen zum getrennten Eingeben von Informationen bzw. Lesen des Inhalts des Speichers eines ausgewählten Wortes schalten zu können. Die Bit- und Wortleiter werden daher dekodiert.

Das auf dem Feldoxid gebildete metallische Sättigungssteuer-Gate 65 überlappt das Floating-Gate und kann als Bootstrap-Kondensator fungieren. Da das Sättigungssteuer-Gate durch ein dickes Oxid (normalerweise 400 nm) gegenüber dem Rest des Schaltkreises isoliert ist, können an das Steuergate sehr hohe Spannungen angelegt werden, ohne einen Schaden (d. h. einen Bruch des Oxids oder anderer Komponenten) am Floating-Gate-Bauelement zu verursachen.

Bei Betrieb der Speicheranordnung kann die Sättigungssteuerung als passive Elektrode, auf die große Spannungsschwankungen, zum Beispiel 0 bis 200 Volt, zu geben sind, betrieben werden. Normalerweise wird die an das Sättigungs-Steuergate angelegte Spannung Vr,s während der vollen Dauer des Betriebs, z. B. Schreiben, Löschen und Lesen, auf festem Wert gehalten. Seine Spannung könnt dekodiert und geschaltet werden wie die Bit- und Wortleitungen. Das würde jedoch für eine hohe Spannungen geeignete Beschallung erfordern.

Erfindungsgemäße Anordnungen sind mit relativ niedrigen Spannungen (z.B. 10VoIt) und extrem geringen Strömen (z. B. 1 Mikroampere) zu programmieren. Die zum Programmieren einer erfndungsgemäßen Speicheranordnung erforderliche Leistung (1 xiO-⁶ Ampere χ 10 Volt = 1Ox 10 ⁶ Watt) ist um viele Größenordnungen kleiner als die zum Programmieren bisheriger Floating-Gate-Anordnungen erforderliche Leistung (z. B. 500Ox 10⁶ Ampere χ 35 Volt = 175 000 χ 10-* Watt). Als Vorteil zu der wesentlich verminderten Energieaufnahme kommt hinzu, daß die erfindungsgemäßen Bauelemente wegen der Programmierbarkeit bei viel kleinerer Spannung (z.B. 10 Volt anstelle von 35 Volt) ohne die Gefahr von Durchbrüchen viel kleiner und dichter als bisherige Anordnungen dieser Art herzustellen sind. Ferner ermöglicht die wesentlich geringere Stromaufnahme der erfindungsgemäßen Bauelemente eine Entlastung der Beschallung , zur Energieversorgung, so daß Spannungsabfälle und -spitzen längs der stromführenden Leitungen und Schaltelemente vermindert sind. Schließlich lassen sich die erfindungsgemäßen Vorrichtungen bei erheblich unterhalb der normalen Source/Drain-Durchbruchs-

i.i spannung (z.B. 33 Volt bei 1 Mikroampere) der Bauelemente liegenden Spannungen programmieren und bei relativ niedrigen Sättigungs-Steuerspannungen löschen.

Die beträchtlichen erfindungsgemäß zu erzielenden

v, Vorteile sind vermutlich auf eines oder mehrere der folgenden Merkmale (einzeln oder in Kombination) zurückzuführen:

a) die rahmenartige Struktur der Floating-Gate-Elemente;

''" b) die geometrische Asymmetrie von Source- und Drainzone des Floating-Gate-Elements;

c) die Möglichkeit, große Spannungen an das Sättigungs-Steuergate anzulegen;

d) Struktur und Eigenschaften des epitaxial auf einem -'' isolierenden, z. B. aus Saphir bestehenden. Substrat

aufgewachsenen Siliziumfilms 16; und

e) die unterschiedlichen zum Herstellen der Feldoxid-Schicht verwendeten Oxide.

in Zum Programmieren eines Floating-Gate-Bauteils Ps (Speicher-Transistor) muß eine elektrische Ladung auf das zugehörige Floating-Gate 25a gegeben werden. Das wird durch Einschalten des Transistors Pw erreicht, da der Sourcc/Drain-Pfad dieses Transistors in Reihe mit

r- demjenigen des Transistors Ps geschaltet ist. Wenn auch an die Wortleitung bzw. das Gate 28 in der Schaltung gemäß Fig. 4 eine gegenüber Vdd (die Spannung Vdd soll dabei z.B. 15VoIt betragen) negative Spannung angelegt wird, erfolgt ein Einschalten des Transistors

4ü Pw, so daß die Spannung Vdd über den leitend gewordenden Pfad durch den Transistor Pw an der Zone 26, aiso der Sourcezone, des Transistors Ps anliegt. Zum Programmieren des Elements Ps wird daher das zugeordnete Bauelement Pw zunächst durch Anlegen

4S eines geeigneten Impulses an die Wortleitung eingeschaltet, so daß Vdd Volt an die als Sourcezone des Speichertransistors Ps fungierende Zone 26 angelegt werden. Die mit einer Bitleitung (z. B. BL\) verbundene Drainzone 22 des Transistors Ps wird auf einem gemeinsamen Potential, z. B. auf Erdpotential, gehalten. Auf das Sättigungs-Steuergate 65 wird ein positives Potential von zum Beispiel 50 Volt geschaltet.

Zum Schreiben der gewünschten Information in das Bauelement Ps müssen die am Steuergate 65 anliegenden 50 Volt, die an der Sourcezone 26 anliegenden 15VoIt und die Erdung der Drainzone 22 für eine Zeitdauer von z.B. 10 Millisekunden aufrechterhalten werden. Wenn diese Bedingungen erfüllt werden, entsteht eine große Verarmungszone bzw. -schicht

to unterhalb der nahe der Oberfläche des Leitungskanals zwischen Source- und Drainzonen von Ps gebildeten Inversionsschicht Angeregte Elektronen der Verarmungsschicht durchdringen die Gateoxidschicht 36 und werden auf dem Floating-Gate 25a eingefangen.

Diese Injektion angeregter Ladungsträger durch die Gateoxidschicht 36 tritt auf, wenn die Elektronen eine ausreichende Energie zum Überspringen des Bandabstandes an der Grenzfläche zwischen Siliziumsubstrat

und Siliziumdioxid-Gale-Schicht 36 besitzen.

Durch die rahmenartige Struktur des Roating-Gates 25.·) wird erreicht, daß die Elektronen mit größerem Wirkungsgrad als bisher gesammelt werden, da die gesamte Elektronen emittierende Zone von dem Floating-Gate 25a umgeben ist. Die konzentrische Form des Gates 25a und 28 bewirkt sowohl für den Feldschirm 28 als auch für das Speichergate 25a in Anordnungen mit hoher Packungsdichte die Funktion eines Sperrschirms gegenüber dem Fluß angeregter Elektronen zwischen einem gerade programmierten Elemente und benachbarten Speicherzellen.

Das Floating-Gate 25a besitzt eine innere Umfangsgrenzlinie zur Zone 22 hin und gegenüber der Zone 26 eine äußere Umfangsgrenzlinie. Die Lange des Umfangs der inneren Grenzlinie und damit der entsprechende Kontaktbereich zwischen Floating-Gate und Drainzone ist offensichtlich kleiner als die Länge der äußeren Grenzlinie bzw. des entsprechenden Kontaktbereichs zwischen Floating-Gate und Sourcezone.

Die Kapazität (C\) zwischen Floating-Gate und Sourcezone ist daher größer als die Kapazität (C2) zwischen Floating-Gate und Drainzone. Dieses Ergebnis ist besonders vorteilhaft, da es hierdurch möglich ist, einen wesentlich größeren Teil der an die Source-Elektrode angelegten Spannung an das Floating-Gate anzukoppeln.

Gemäß Fig. 5 kann das Floating-Gate-Bauelement Ps als P-Kanal-Transistor Pi mit einem zwischen seine Sourcezone und sein Floating-Gate Gr geschalteten Kondensator Ci und einem zwischen das Floating-Gate Gi und die Drainzone geschalteten Kondensator C? verkörpert sein. In Fig. 5 wird außerdem ein zwischen das Floating-Gate G;-und das Sättigup.gs-Steuergate Cj geschalteter Kondensator Cj dargestellt, der die Kapazität zwischen dem Feldoxid und dem Floating-Gate repräsentieren soll. Als Beispiel sei ferner vorausgesetzt, daß Q = 2 C?und =6 C₃ sein soll und daß der Transistor Ps zum erstenmal programmiert werde. Unter der Bedingung von 15VoIt an die Sourcezone angelegter Spannung — bei geerdeter Drainzone und Gj — wird dann G/ infolge der kapazitiven Teilung zwischen Q, Ci und Cj mit 9 Volt angesteuert. Die positive Spannung von 9 Volt auf dem Gate zieht die angeregten Elektronen mittels Injektion durch das Gateoxid hindurch. Der diesbezügliche Einfangwirkungsgrad wird außerdem, wie oben angegeben, durch die rahmenartige Form des Floating-Gates vergrößert, da das Gate die die Elektronen emittierende Zone umschließt. Die Elektronen werden so lange vom Gate angezogen, bis dessen Potential auf einen Wert von zum Beispiel 0 Volt abfällt. Wenn diese Situation erreicht ist, wird ein abstoßendes Feld aufgebaut, durch das eine anschließende Entladung des Floating-Gates, d. h. ein Anziehen von Elektronen, verhindert wird.

Wenn C\ und C2 einander gleich und gleich (9/2) Cs wären und wenn dieselbe Schreibspannungsverteilung (V₅= 15 Volt Vas= V₀=O Volt) vorgesehen wäre, wie oben angegeben, würde Gf nur bis zu +6,75 Volt getrieben werden. Das hätte natürlich nur ein Beladen der Gates bis zu einem niedrigeren Potential zur Folge. Die Asymmetrie zwischen Ci und d (mit Ci > C₂) wird durch den konzentrischen Ring bzw. die rahmenartige Form mit der Drainzone im Zentrum und der sich mit Abstand um die Drainzone herum erstreckenden Sourcezone gesteigert Durch die erfindungsgemäße Ausbildung wird daher sichergestellt daß Ci stets STÖßer als Cz ist

Durch die Existenz des Sättigungs-Steuergates Cs wird ferner ermöglicht, G/ auf ein höheres Potential zu bringen als bei Abwesenheit von Gs- Das Nettoergebnis von zum Beispiel 50 Volt an Cs angelegter Spannung ^r> besteht darin, daß V_c,i — infolge der Teilerwirkung zwischen Ci, Cj und Cj — von 9 Volt auf 14 Volt angehoben wird. Das hat zwei Wirkungen:

a) es vergrößert die an G/ anliegende Spannung Va noch weiter und bewirkt, daß C/ mehr Elektronen anzieht und schließlich negativer beladen ist, wenn die an die Sourcezone und das Sättigungs-Steuergate angelegten Spannungen auf 0 Volt abfallen; und

b) das Anlegen einer höheren Spannung, z. B. 14 Volt, '' an Gr vermindert die Spannung, z.B. 15VoIt,

zwischen Gate und Source von Ps, wobei die Leitfähigkeit des Leitungspfades von P_x und damit der Leislungsverlust von Ps stark vermindert werden. Durch Anlegen einer ausreichend hohen

Spannung an das Sättigungs-Steuergate ist es tatsächlich möglich, das Floating-Gate-Bauelement ohne wesentliche Leitung (d. h. 1 Mikroampere oder weniger) im Source/Drain-Pfad des Bauelements voll zu programmieren. Hierdurch ergibt

^2> sich eine beträchtliche Verminderung des Leistungsverlustes sowie des Energieverbrauchs. Die Sättigungs-Steuerelektrode kann daher in doppelter Weise benutzt werden, nämlich zum Vergrößern des effektiven Schwellenwertes des Transistors fs und außerdem zum gleichzeitigen Vermindern der Leitfähigkeit dieses Transistors während des Programmieren.

Wenn das Floating-Gate-Bauelement nach dem

is Beaufschlagen mit den Schreib-Spannungen stationäre Zustände erreicht hat, kann angenommen werden, daß Gr auf 0 Volt ist. Die anschließende Rückkehr der Source-Spannung auf 0 Volt — am Ende eines Schreibzyklus — erscheint als ein negativer Schritt von

4(i 15VoIt Amplitude, durch den die Spannung Vor — durch die Wirkung der Kapazitäts-Teilung zwischen Ci, C2 und Cj — um 9 Volt vermindert wird, so daß G-, dann auf dem Potential - 9 Volt liegt.

Ähnliches gilt für den Fall einer Sättigungs-Steuer-

4-> Spannung von 50 Volt: wenn nämlich diese Spannung von 50 Volt auf 0 Volt herabgesetzt wird, vermindert sich die Spannung Vor um weitere 5 Volt auf — 14 Volt. Der Transistor Ps hat dann eine effektive Schwellen-Spannung von -14VoIt und ist in einen besser

so leitenden, einem Gate/Source-Potential von —14 Volt entsprechenden Zustand geschaltet worden. Hierdurch wird, weil größere Ströme fließen können, ein schnellerer Zugang zu dem Speicher erreicht und es werden eingespeicherte Daten besser festgehalten, weil eine längere Zeit zum Abbau einer auf dem Floating-Gate gespeicherten Ladung erforderlich ist.

In dem epitaxial aufgewachsenen Siliziumfilm 16 nehmen die Kristallqualität, die Elektronenbeweglichkeit die Minoritätsträger-Lebensdauer und damit die

Μ) mittlere freie Weglänge zwischen Kollisionen von der Grundfläche 14 zur oberen Fläche 18 des Epitaxialfilms 16 zu. Bei SOS-Bauelementen wird angenommen, daß die zum Beladen des Floating-Gates führenden Lawinen in der Verarmungszone in der Nähe der Oberfläche 18

<>5 der epitaxialen Siliziumschicht 16 stattfinden, während im Gegensatz dazu in in massivem Silizium hergestellten Bauelementen die jeweilige Lawine an anderen Punkten zwischen den diffundierten Zonen auftreten

In einem epitaxial auf Saphir aufgewachsenen Film, z. B. in der Siliziumschicht 16, befinden sich viele als Korn bezeichnete kristalline Bereiche, welche ähnlich sind, aber nicht exakt aufeinander ausgerichtet sind. Zwei verschiedene Körner definieren zwischen sich eine Korngrenze. Es wird angenommen, daß die Größe der Körner im Film vergleichbar mit derjenigen der Verarmungszone in der Nähe der Drainzone ist. Hierdurch wird das Auftreten örtlich begrenzter Lawinen längs von Korngrenzen bei Spannungen ermöglicht, welche niedriger sind als die zum Anregen von über die ganze Verarmungszone reichenden großflächigen bzw. großvolumigen Lawinen erforderlichen Spannungen. Der resultierende örtlich begrenzte Durchbruch und die Erzeugung angeregter Elektronen sind in den wie vorbeschrieben strukturierten Bauelementen so wirkungsvoll, daß das Programmieren bei Lawinenströmen erfolgt, die niedriger sind als (bisher) normalerweise gemessene Leckströme des Bauelements. Hierdurch wird zumindes¹ zum Teil erklärlich, warum zum Programmieren erfindungsgemäßer, in SOS-Bauweise hergestellter Bauelemente eine niedrigere Spannung erforderlich ist.

Die auf dem Floating-Gale Gi gespeicherte Elektronenladung kann elektrisch durch Anlegen einer hohen positiven Spannung (z. B. 20 bis 200 Volt) an das Sättigungs-Steuergate und durch z. B. Erden der Source- und Drainzone von /^entfernt werden.

Es wird angenommen, daß das Bilden eines z. B. 370 nm dicken Oxids von relativ höherer Leitfähigkeit (schlechterer Qualität) auf einem dünnen thermisch gewachsenen Oxid (von z. B. 30 nm Dicke) mit relativ niedriger Leitfähigkeit (guter Qualität), welches seinerseits auf dem Floating-Gate liegt, einen wesentlichen Faktor zum Verbessern der Löschfähigkeit des Bauelements auf elektrische Weise darstellt. Das elektrische Löschen des erfindungsgemäßen, im Bereich des Feldoxidsein ungleichmäßiges Dielektrikum aufweisenden Floating-Gate-Bauelcments ist bei viel kleineren Spannungen möglich als das für Strukturen mit ähnlicher Größe und homogenem Feldoxid zu erwarten wäre. Infolge der Inhomogenität des Feldoxids im Falle des erfindungsgemäßen Bauelements werden die elektrischen Felder in dem Dielektrikum so umverteilt, daß die Feldstärke in der am nächsten an dem Floating-Gate liegenden Zone des Oxids vergrößert wird. Dieser Effekt führt in Verbindung mit der durch die Oberflächenrauhigkeit des Polysilizium-Floating-Gates verursachten entsprechend örtlichen Feldstärkenvergrößerung zu einem sogenannten Fowler-Nordheim-Tunneln bei niedrigeren Spannungen, als das bei homogenem Feldoxid zu erwarten gewesen wäre.

Ein ausgewähltes Bauelement eines Wortes (oder alle Bauelemente einer Reihe) wird bzw. werden durch Einschalten des zugehörigen /Vund Abfühlen des durch Ps zur auf die Drainzone von Ps geschalteten Bit-Leitung fließenden Stroms gelesen.

Das Lesen des Bauelements erfolgt durch Anlegen einer relativ niedrigen Spannung (5 Volt) zwischen seiner Source- und Drainzone. Bei dem vorgenannten Beispiel mit Q =2 G = 6 G einer nichtprogrammierten Speicherzelle wird an deren Gate eine Spannung von + 3VoIt liegen und daher zwischen Sourcezone und Drainzone eine Potential-Differenz von 2 Volt bestehen. Wenn die Schwellenspannung gleich 2 Volt oder höher ist, leitet das Bauelement außer Leckstrom keinen Strom. Das programmierte Bauelement wird jedoch eine Spannungsdifferenz von 16 Volt zwischen Sourcezone und Drainzone besitzen, wodurch sichergestellt ist, daß hohe Ströme von der Drainzone in einen die Stromdifferenz zwischen den beiden Zuständen messenden Richtungsverstärker fließen.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Nichtflüchtiger Speicher mit einer erste und zweite, durch eine dritte Halbleiterzone auf Abstand gesetzte Halbleiterzonen aufweisenden Floating-Gate-Speicherzelle, wobei die erste und zweite Zone die Drainzone bzw. Sourcezone und die dritte Zone die Kanalzone der Zelle bilden und wobei die Zelle außerdem ein erstes, oberhalb der Kanalzone liegendes und sich über deren gesamte Länge erstreckendes, von dieser isoliertes leitendes Floating-Gate und ein zweites, zumindest oberhalb eines Teils des ersten Gates isoliert von diesem liegendes, leitendes Steuergate aufweist, dadurch gekennzeichnet, daß bei der Drainzone (22) umgebender und in sich geschlossener Kan?lzone (24) die Kapazität des Übergang: zwischen Floating-Gate und Sourcezone größer ist als diejenige des Übergangs zwischen Floating-Gate und Drainzone, daß die Sourcezone (26) sich im wesentlichen ringförmig um die Kanalzone (24) herumerstreckt und daß das Floating-Gate (25a) ebenfalls im wesentlichen ringförmig ausgebildet ist.

2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste (22), zweite (26) und dritte (24) Zone innerhalb des Halbleiterkörpers (16) auf einem isolierenden Substrat (12) angeordnet sind.

3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Sourcezone (26) von einer vierten in sich geschlossenen halbleitenden Zone umgeben ist, daß oberhalb der vierten Zone (27) isoliert von dieser und in sich geschlossen eine dritte — als Feldschirm dienende — leitende Schicht (28) liegt und daß die erste (22), zweite (26), dritte (24) und vierte (27) Zone innerhalb eines auf einem isolierenden Substrat (12) angeordneten Halbleiterkörpers (16) gebildet sind.

4. Speicher nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste (22) und dritte (26) Zone den einen Leitungstyp (P) und die zweite (24) und vierte (27) Zone den anderen Leitungstyp (N) besitzen.

5. Speicher nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine fünfte halbleitende, mit einem Potential zu beaufschlagende Zone (42) des ersten Leitungstyps vorgesehen ist und daß die dritte leitende Schicht (28) als Gate-Elektrode eines bei Betrieb das Potential auf die zweite Zone (26) schaltenden Feldeffekttransistors mit der zweiten (26) und fünften (42) Zone als Source- bzw. Drainzone ausgebildet ist.

6. Speicher nach einem oder mehreren der Ansprüche 1 bis 5, gekennzeichnet durch Mittel zum Bilden einer ersten relativ dünnen, das erste Floating-Gate (25a,/ vollkommen umgebenden, hochisolierenden Schicht und einer zweiten relativ dicken, hochisolierend^n Schicht auf der ersten hochisolierenden Schicht.

ίο