DE2933991A1

DE2933991A1 - Speichersteuerkreis

Info

Publication number: DE2933991A1
Application number: DE19792933991
Authority: DE
Inventors: Yoshio Osakabe; Hiroshi Yasuda
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-08-22
Filing date: 1979-08-22
Publication date: 1980-03-13
Also published as: FR2434458A1; GB2029147B; GB2029147A; JPS6021485B2; FR2434458B1; NL7906359A; DE2933991C2; NL193128C; AU5015979A; CA1124902A; JPS5528644A; AU532057B2; US4267603A; NL193128B

Description

Die Erfindung bezieht sich allgemeine auf einen Speichersteuerkreis und insbesondere auf einen solchen, der verhindert, daß der Inhalt eines Speichers bei einer bestimmten Anzahl von Eingaben verzerrt wird.

Bei einem Frequenzsynthesierertuner mit einem Phasenregelkreis ist es bekannt, daß eine Rundfunkstation, die empfangen wird, wenn eine Betriebsspannungsquelle ausgeschaltet ist, in einem Speicher gespeichert wird. Dabei verwendet man zur Energieversorgung keine Batterie, sondern einen Permenentspeicher, z.B. einen MNOS-Speicher. Es ist bekannt, daß ein Permanentspeicher viel Zeit erfordert, um Informationen einzugeben, und daß seine Speicherfunktion verschlechtert wird, wenn die Anzahl der Eingaben zunimmt. Bisher ist noch kein Speichersteuerkreis verfügbar, der für einen Permanentspeicher geeignet ist.

Der Erfindung liegt die Aufgabe zugrunde, einen Speichersteuerkreis für einen Permanentspeicher zu schaffen, bei dem die Anzahl der Eingaben in den Speicher begrenzt ist.

Gelöst wird diese Aufgabe gemäß der Erfindung durch die im Anspruch 1 angegebenen Merkmale. Zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen .

Die Erfindung wird nachstehend anhand der Figuren 1 bis 4 beispielsweise erläutert. Es zeigt:

Figur 1 und 2 Blockschaltbilder bekannter Speichersteuerkreise,

Figur 3 ein Blockschaltbild eines Beispiels des Speichersteuerkreises der Erfindung, und

Figur 4 ein Blockschaltbild eines Frequenzsynthesierertuners bzw. eines Empfängers, auf den die Erfindung angewandt ist.

030011/0712

Fig. 1 zeigt ein Blockschaltbild eines bekannten Speichersteuerkreises. In Fig. 1 bezeichnet 1 ein Datenregister, das Daten wie sich eine beliebig ändernde Empfangsfrequenz speichert. Das Ausgangssignal des Datenregisters 1 wird einem Permanentspeicher, z.B. einem MNOS-Speicher 2 zugeführt, der dann den Inhalt des Datenregisters 1 speichert und im allgemeinen eine Eingabezeit von mehr als 10 ms erfordert. Die Eingabeadresse des Speichers 2 wird von einem Adressenregister 3 gesteuert, und für den Speicher ist ein Eingabesteuerkreis 4 vorgesehen. Das Datenregister 1, der Speicher 2, das Adressenregister 3 und der Eingabesteuerkreis 4 bilden eine Speichervorrichtung K. Ein Teilungsverhältnis-Einstellregister 5 ist vorgesehen, um Daten wie eine Empfangsfrequenz oder dergleichen, die sich beliebig ändern, z.B. einem programmierbaren Frequenzteiler (nicht gezeigt) eines Frequenzsynthesiererempfängers mit einem Phasenregelkreis zuzuführen. Die Daten wie die Empfangsfrequenz, die durch das Einstellregister 5 eingestellt wird, werden im Datenregister 1 sequentiell gespeichert.

In Fig. 1 bezeichnet 6 die Spannungsversorgungsstufe des Empfängers, der mit der Speichervorrichtung K versehen ist. Die Spannungsversorgungsstufe 6 hat einen Netzstecker 7, der zwei Ausgangsanschlüsse hat, die über einen Netzschalter 8 mit den beiden Enden der Primärwicklung 9a eines Netztransformators 9 verbunden sind. Der Transformator 9 hat eine Sekundärwicklung 9b, deren eines Ende über eine Gleichrichterdiode 10 mit einem Betriebsspannungsanschluß 11 für die entsprechenden Teile des Empfängers verbunden ist und deren anderes Ende an Masse liegt. Ein Glättungskondensator 12 ist zwischen den Ausgang der Diode 10 und Masse geschaltet. Eine Reihenschaltung eines Schalters 13, der gegensinnig zum Netzschalter 8 gekuppelt mit diesem ein- und ausgeschaltet wird, und eines Widerstandes 14, der zur Entladung des Kondensators 12 dient, sind

030011/0712

parallel zum Kondensator 12 geschaltet. Der Verbindungspunkt des Schalters 13 und des Widerstandes 14 ist über einen Inverter 15 mit dem Steuereingang eines Eingabesteuerkreises 4 und dem Rückstelleingang R eines Adressenregisters 3 verbunden.

Es wird nun die Art beschrieben, in der eine Empfangsfrequenz unmittelbar vor der Ausschaltung eines Netzschalters im Speicher durch die Schaltung der Fig. 1 gespeichert wird. Wenn der Netzschalter 8 ausgeschaltet wird, wird der damit gekuppelte Schalter 13 gleichzeitig eingeschaltet. Damit fließt die im Glättungskondensator 12 gespeicherte Ladung über den geschlossenen Schalter 13 zum Widerstand 14. Die dann über dem Widerstand 14 erzeugte Spannung wird vom Inverter 15 umgekehrt und dem Eingabesteuerkreis 4 als Eingabesteuersignal und auch dem Adressenregister 3 als Rückstellsignal zur Festlegung der Adresse "000" zugeführt. Danach werden die Daten bzw. die Empfangsfrequenz unmittelbar vor der Ausschaltung des Netzschalters 8 über das Einstellregister 5 und das Datenregister 1 im Speicher 2 an der vom Adressenregister 3 bestimmten Adresse "000" gespeichert. Bei der bekannten Schaltung ist es erforderlich, die Kapazität des Kondensators 12 ausreichend groß zu wählen, um über eine ausreichende Zeitperiode zu verfügen, innerhalb der die Daten in den Speicher 2 eingegeben werden. Außerdem kann die Gefahr bestehen, daß die Eingabe der Daten in den Speicher 2 nicht sicher erfolgt.

Bei dem bekannten Beispiel der Fig. 2, in der die gleichen Bezugszeichen wie in Flg. 1 die gleichen Elemente bezeichnen, wird, wenn der Inhalt des Teilungsverhältnis-Einstellregisters 5 geändert wird, von einem Triggerimpulsoszillator 4a, der mit dem Ausgang des Registers 5 verbunden ist, ein Triggerimpuls erzeugt. Dieser Triggerimpuls wird auf den Eingabesteuerkreis 4 als Eingabesteuersignal und auch

030011/0712

auf das Adressenregister 3 als Rückstellsignal gegeben. Das Adressenregister 3 gibt sofort die Adresse eines Permanent-MNOS-Speichers 2 als "000" an, und damit speichert der Speicher 2 die Daten wie die Empfangsfrequenz, die den Inhalt des Registers bildet, an seiner Adresse "000".

Bei dem bekannten Beispiel der Fig. 2 besteht jedoch der Nachteil, daß ein schneller Betrieb wie eine sogenannte Abtastung im Speicher 2 nicht erreicht werden kann, und daß ein Speicher, der eine lange Eingabezeit benötigt, nicht als Speicher 2 verwendet werden kann. Außerdem besteht der wesentliche Nachteil, daß kein Speicher, dessen Speicherfähigkeit bei einer Zunahme der Eingabenanzahl, z.B. ein MNOS-Speicher, nicht als Speicher 2 verwendet werden kann.

Anhand der Fig. 3 wird nun der Speichersteuerkreis der Erfindung beschrieben, in der die gleichen Bezugszeichen wie in den Fig. 1 und 2 die gleichen Elemente bezeichnen, die daher nicht mehr beschrieben werden.

Bei dem Beispiel der Fig. 3 ist in der Speichervorrichtung K ein Detektorkreis 20 vorgesehen, der feststellt, daß, wenn sich der Inhalt des Datenregisters 1, d.h. des Einstellregisters 5 ändert, erinnerhalb einer bestimmten Zeitperiode nicht mehr geändert wird. Das Ausgangssignal des Detektorkreises 20 wird auf den Rückstelleingang R des Adressenregisters 3 und auch auf den Eingabesteuerkreis 4 zu deren Steuerung gegeben, und danach wird der Inhalt des Datenregisters 1 an einer bestimmten Adresse in den Speicher 2 eingegeben.

Der Detektorkreis 20 besteht aus einem Triggerimpulsoszillator 4a, einem RS-Flip-Flop 16, einem Taktimpulsoszillator 17 und einem voreinstellbaren Zähler 18. Jedesmal, wenn

030011/0712

der Inhalt des Einstellregisters 5 geändert wird, gibt der Triggerimpulsoszillator 4a, der mit dem Ausgang des Registers 5 verbunden ist, einen Triggerimpuls ab, der dann auf den Setzeingang S des Flip-Flops 16 bzw. den Rückstelleingang R des Zählers 18 gegeben wird. Der Rückstelleingang R des Flip-Flops 16 erhält von dem Zähler ein Rückstellsignal. Das Ausgangssignal des Flip-Flops wird auf den Eingang des Oszillators 17 gegeben, dessen Taktimpulssignal auf den Takteingang CLK des Zählers 18 gegeben wird. Bei der Zufuhr des Taktimpulssignals beginnt der Zähler 18 zu zählen und gibt sein Ausgangssignal auf den Rückstelleingang R des Adressenregisters 3 und den Eingabesteuerkreis 4, wenn der Inhalt des Einstellregisters 5 innerhalb eines bestimmten Zeitintervalls (von z.B. 4 Sekunden), das durch einen voreingestellten Wert an den Eingängen 19 des Zählers 18 bestimmt ist, nicht geändert wird. Der Inhalt des Datenregisters 1 wird somit in den Speicher 2 an der Adresse "000" eingegeben. Wenn die Daten des Einstellregisters 5 geändert werden, bevor das eingestellte Zeitintervall des Zählers 18 beendet ist, wird das von dem Oszillator 4a erzeugte Triggerimpulssignal auf den Rückstelleingang R des Zählers 18 gegeben, um diesen zurückzustellen. Dabei wird die Adressenfestlegung "000" im Speicher 2 vom Adressenregister 3 nicht erreicht.

Fig. 4 zeigt einen Frequenzsynthesierertuner bzw. einen Empfänger mit einem Phasenregelkreis und einer Speichervorrichtung unter Verwendung des Speichersteuerkreises der Erfindung. In Fig. 4 bezeichnen die gleichen Bezugszeichen wie in Fig. 3 die gleichen Teile, die nicht mehr beschrieben werden.

Bei dem Empfänger der Fig. 4 wird das von einer Antenne 21 empfangene HF-Signal von einem HF-Verstärker 22 verstärkt und dann einem Mischer 23 zur Umwandlung in ein ZF-Signal zugeführt. Das ZF-Signal des Mischers 23 wird

030011/0712

von einem ZF-Verstärker 24 verstärkt und dann von einem Gleichrichter 25 gleichgerichtet. Das gleichgerichtete Ausgangssignal wird von einem NF-Verstärker 26 verstärkt und dann einem Lautsprecher 27 zur Wiedergabe zugeführt.

In Fig. 4 bezeichnet 34 einen Frequenzsynthesierer mit einem Phasenregelkreis, in dem ein Schwingungsausgangssignal eines Empfangs- bzw. Uberlagerungsoszillators 28 dem Mischer 23 und einer Voreinstelleinrichtung 29 zugeführt wird. Das in der Frequenz geteilte Ausgangssignal der Einstelleinrichtung 29 wird einem programmierbaren Frequenzteiler 30 zur weiteren Teilung entsprechend den Frequenzteilungs-Einstelldaten des Registers 5 zugeführt. Das Ausgangssignal des Teilers 30 wird auf einen Phasenkomparator 31 gegeben, dem auch das Ausgangssignal eines Bezugssignaloszillators 32 zugeführt wird, so daß die Phase des Ausgangssignals des Teilers 30 vom Phasenkomparator 31 mit der des Bezugssignals des Bezugssignaloszillators 32 verglichen wird. Das Fehlersignal des Phasenkomparators 31 wird einem Tiefpaßfilter 33 zugeführt, das eine bestimmte Frequenzkomponente durchläßt und diese dem Oszillator 28 als Schwingungsfrequenz-Steuersignal zuführt.

Bei dem Beispiel der Fig. 4 ist ein Vor/Rückwärts-Zähler 35 in Verbindung mit dem Einstellregister 5 derart vorgesehen, daß, wenn das Frequenzteilungsverhältnis des programmierbaren Teilers 30 von Hand eingestellt wird, zuerst eine Taste (nicht gezeigt) gedrückt wird, um einen bestimmten Impuls dem Zähler 35 zuzuführen und diesen in einen gewünschten Zählzustand in Abhängigkeit von einem bestimmten Teilungsverhältnis zu bringen. Die Daten des Zählers 35 werden dann dem Einstellregister 5 zur Speicherung zugeführt, und die vom Register 5 ausgegebenen Daten werden dem Teiler 30 zur Einstellung eines bestimmten Teilungsverhältnisses und auch einer Frequenzanzeigeein-

030011/0712

richtung 36 über einen Decoder (nicht gezeigt) zur Anzeige der Empfangsfrequenz zugeführt. Die ausgegebenen Daten des Registers 5 werden außerdem über das Datenregister 1 dem Eingang des Zählers 2 zugeführt.

Die obigen Vorgänge werden sequentiell durchgeführt, wenn das Teilungsverhältnis des Teilers 30 eingestellt ist. Jedesmal, wenn die Daten des Zählers 35, die auf das Einstellregister gegeben werden, geändert werden, erzeugt der Oszillator 4a einen Triggerimpuls, der dann dem Setzeingang S des Flip-Flops 16 im Detektorkreis 20 als Setzsignal und auch dem Rückstelleingang R des Zählers 18 als Rückstellsignal zugeführt wird. Ähnlich dem anhand der Fig. 3 beschriebenen Vorgang stellt der Detektorkreis 20 dann fest, ob nach der Änderung des Inhalts des Registers 5 dieser innerhalb der bestimmten Zeitperiode von z.B. etwa 4 Sekunden nicht mehr geändert wird. Das Ausgangssignal des Detektorkreises 20 wird dann auf den Rückstelleingang R des Adressenregisters 3 als Rückstellsignal gegeben, um z.B. die Adresse ¹¹OOO" zu bestimmen, sowie weiterhin auf den Eingabesteuerkreis 4. Das Adressensignal der vorbestimmten Adresse wird dann vom Adressenregister 3 dem Speicher 2 zugeführt, der auch ein Befehlssignal vom Eingabesteuerkreis 4 erhält, so daß der Inhalt des Registers 5 bzw. des Datenregisters 1 in den Speicher 2 an der vorbestimmten Adresse eingegeben werden.

Wie zuvor beschrieben, wird bei dem Speichersteuerkreis der Erfindung ermittelt, ob der Inhalt des Datenregisters bzw. des Teilungsverhältnis-Einstellregisters, das beliebig änderbare Daten speichert, sich ändert und innerhalb einer bestimmten Zeitperiode sich nicht mehr ändert. Danach werden das Adressenregister und der Eingabesteuerkreis gesteuert und daraufhin wird der Inhalt des Daten-

030011/0712

registers an einer bestimmten Adresse in den Speicher eingegeben. Wenn die Erfindung z.B. auf einen Empfänger angewandt wird, können die Daten wie eine Empfangsfrequenz, die unmittelbar vor der Ausschaltung des Netzschalters empfangen wird, im Speicher innerhalb einer ausreichenden Eingabezeitperiode ohne Erhöhung der Kapazität des Glättungskondensators gespeichert werden.

Wenn die Erfindung auf einen Empfänger angewandt wird, wird selbst bei einer Änderung des Inhalts des Datenregisters, das beliebig änderbare Daten speichert, die Empfangsfrequenz bzw. der Inhalt des Datenregisters nicht sofort im Speicher gespeichert. Daher kann als Speicher ein solcher verwendet werden, dessen Speicherfunktion nicht verschlechtert wird, wenn sich die Anzahl der Eingaben ändert, bzw. es kann ein Speicher verwendet werden, dessen Lebensdauer kurz ist.

Die Erfindung ist auch auf einen Speicher anwendbar, der die Daten unmittelbar vor der Ausschaltung des Netzschalters speichert.

Wenn die Erfindung auf einen Frequenzsynthesierertuner bzw. -empfänger mit einem Phasenregelkreis angewandt wird, kann das Teilungsverhältnis des programmierbaren Frequenzteilers leicht von Hand eingestellt werden.

030011/0712

Leerseite

Claims

Ansprüche

Speichersteuerkreis, bestehend aus einer Dateneingabeeinrichtung, deren Inhalt sich zeitlich ändert, einem Speicher, dem das Ausgangssignal der Dateneingabeeinrichtung zugeführt wird, einem Adressensteuerkreis, der mit dem Speicher verbunden ist, um dessen Adresse zu wählen, und einem Schreibsteuerkreis zur Steuerung des Eingabevorgangs des Speichers, gekennzeichnet durch einen Steuersignalgenerator zur Erzeugung eines Steuersignals, wenn der Inhalt der Dateneingabeeinrichtung ohne Änderungen innerhalb einer bestimmten Zeitperiode beibehalten wird, und einen Kreis, der das Steuersignal dem Adressensteuerkreis und dem Eingabesteuerkreis zuführt, um das Ausgangssignal der Dateneingabeeinrichtung an der ausgewählten Adresse des Speichers einzugeben, wenn das Steuersignal des Steuersignalgenerators vorhanden ist.
2. Steuerkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Dateneingabeeinrichtung aus einem Register besteht.

011/0712
3. Speichersteuerkreis nach Anspruch 2, dadurch g e k e η η zeichnet, daß der Steuersignalgenerator besteht aus einem Triggerimpulsoszillator, der mit dem Register verbunden ist und einen Triggerimpuls erzeugt, wenn sich der Inhalt des Registers ändert, einem RS-Flip-Flop, dessen Setzeingang der Triggerimpuls des Triggerimpulsoszillators zugeführt wird, einem Taktimpulsoszillator, dessen Eingang mit dem Ausgang des RS-Flip-Flops verbunden ist, und einem voreinstellbaren Zähler, dessen Rückstelleingang der Triggerimpuls des Triggerimpulsoszillators zugeführt wird, dessen Takteingang mit dem Ausgang des Taktimpulsoszillators verbunden ist, und dessen Ausgang das Steuersignal abgibt, wenn der Zählerstand des voreinstellbaren Zählers mit einem voreingestellten Wert übereinstimmt.
4. Steuerkreis nach Anspruch 3, gekennzeichnet durch einen den Ausgang des voreinstellbaren Zählers mit dem Rückstelleingang des RS-Flip-Flops verbindenden Kreis, um den Betrieb des Taktimpulsoszillators zu unterbrechen.
5. Steuerkreis nach Anspruch 4, dadurch gekennzeichnet , daß der voreingestellte Wert des Zählers extern steuerbar ist.
6. Steuerkreis nach Anspruch 5, dadurch gekennzeichnet, daß der Speicher ein Permanentspeicher ist.
7. Steuerkreis nach Anspruch 6, gekennzeichnet durch einen Phasenregelkreis mit einem überlagerungsoszillator, einem programmierbaren Teiler, der mit dem Oszillator verbunden ist, einem Bezugssignaloszillator, einem Phasenkomparator, dem das Ausgangssignal des programmierbaren Teilers und des

030011/0712

Bezugssignaloszillators zugeführt wird und der ein Steuersignal proportional der Phasendifferenz erzeugt, und einem Tiefpaßfilter, dem das Steuersignal zugeführt wird, um ein Gleichspannungs-Steuersignal zur Steuerung des Überlagerungsoszillators zu erzeugen und die Phase des Überlagerungsoszillators auf die Phase des Bezugssignaloszillators zu synchronisieren, wobei der programmierbare Teiler vom Ausgangssignal des Registers gesteuert wird.

030011/0712