NL7906359A - Geheugenregelschakeling. - Google Patents

Description

* Ca/Lu/eh/1039 r 3 79-DU34S79P99

Sony Corporation (Sony Kabushiki Kaisha) te Tokio, Japan "geheugenregelschakeling"

De onderhavige uitvinding heeft betrekking op een geheugenregelschakeling, en meer in het bijzonder op een dergelijke schakeling, waarbij voorkomen wordt, dat een geheugen verslechterd als gevolg van het meerdere malen inlezen van 5 data in het geheugen.

In een afstemeenheid met een frequent ie synthe s iz er (engels: frequency synthesizer timer) volgens de huidige stand der techniek, die gebruik maakt van een fasevergrendelde lus wordt een zendstation, dat ontvangen wordt wanneer de voedings-10' spanning uitgeschakeld is, in een geheugen opgeslagen. In dit geval wordt geen batterij voor achtergrondvoeding toegepast, zodat in het algemeen een "non-volatile"-geheugen gebruikt wordt. Een non-volatile-geheugen is een geheugen waarbij de informatie niet verloren gaat als de electrische energietoe-15 voer onderbroken wordt, een voorbeeld hiervan is het MNOS-ge-geheugen. Het is bekend, dat een non-volatile-geheugen veel tijd vraagt voor het inlezen van informatie, terwijl de geheugenfunctie slechter wordt wanneer het aantal inleesfases toeneemt.

Tot dusver is er echter nog geen geheugenregelschakeling, die 20 geschikt is voor toepassing met een non-volatile-geheugen.

De onderhavige uitvinding stelt zich nu ten doel, hierin verbetering te brengen door een geheugenregelschakeling te verschaffen, die geschikt is voor toepassing met een non-volatile-geheugen .

25 Een ander doel van de uitvinding is het verschaffen van een geheugenregelschakeling, waarbij het aantal inleesfases in een geheugen beperkt is.

Daartoe verschaft de onderhavige uitvinding een voorbeeld van een geheugenregelschakeling, die voorzien is van een 30 dataingang, waarvan de inhoud verandert als functie van de tijd, een geheugenschakeling waaraan het uitgangssignaal van de dataingang toegevoerd wordt, een met de genoemde geheugenschakeling verbonden adresregelschakeling voor het kiezen van het betreffende adres, een inleesregelschakeling voor het regelen 35 van het inleesproces van het geheugen, een schakeling voor het 790 6 3 59 t pi ^ - 2 - opwekken van een regelsignaai wanneer de inhoud van de data-ingang zonder veranderingen vastgehouden wordt binnen een voorafbepaalde tijd, en een schakeling voor het toevoeren van het regelsignaai aan de adresregelschakeling en de inleesregel-5 schakeling, waardoor het uitgangssignaal van de dataingang in het gekozen adres van de geheugenschakeling ingelezen wordt wanneer het regelsignaai uit de het regelsignaai opwekkende schakeling aanwezig is, waarbij voorkomen wordt dat het geheugen verslechterd.

10 De uitvinding zal worden verduidelijkt in de nu volgende beschrijving aan de hand van de bijbehorende tekening van enige uitvoeringsvormen, waartoe de uitvinding zich echter niet beperkt. Irrde tekening tonen: figuren 1 en 2, blokdiagraramen van geheugenregel-15 schakelingen volgens de huidige stand der techniek; figuur 3 een blokdiagram van een uitvoeringsvorm van de geheugenregelschakeling volgens de onderhavige uitvinding; en figuur 4, een blokdiagram van een afstemeenheid of 20 ontvanger met een frequentiesynthesizer, waarin de onderhavige · uitvinding toegepast is.

Voordat een beschrijving gegeven wordt van de onderhavige uitvinding zal eerst een geheugenregelschakeling volgens de huidige stand der techniek behandeld worden.

25 Figuur 1 toont een blokdiagram van een geheugenregel schakeling volgens de huidige stand der techniek. In figuur 1 heeft het verwijzingsnummer 1 betrekking op een dataregister, dat data opslaat, zoals bijvoorbeeld een ontvangen frequentie, dht willekeurig, verandert. Het uitgangssignaal van het data-30 register 1 wordt toegevoerd aan een non-volatile-geheugen (bijvoorbeeld een MNOS-geheugen) 2, dat de inhoud van het dataregister 1 onthoudt en in het algemeen een inleestijd van meer dan 10 mm vergt. Het inleesadres van het geheugen 2 wordt geregeld door een adresregister 3, waarbij een inleesregelscha-35 keling 4 voor het geheugen 2 aanwezig is. In dit geval vormen het dataregister 1, het geheugen 2, het adresregister 3 en de inleesregelschakeling 4 te zamen een geheugeninrichting K. Een 790 6 3 59 - 3 - ί « deelverhouding bepalend register 5 dient voor het toevoeren van data, zoals bijvoorbeeld de ontvangen frequentie, welke willekeurig verandert, aan bijvoorbeeld een programmeerbare frequentiedeler (niet weergegeven) van een PUL (fasevergrendelde 5 lus) van de ontvanger met frequentiesynthesizer. De data, zoals bijvoorbeeld de ontvangen frequentie, dat door het deel-verhouding bepalend register 5 bepaald is, wordt in volgorde in het dataregister 1 opgeslagen.

In figuur 1 heeft het verwijzingsnummer 6 betrek-10 king op het voedingsgedeelte van de ontvanger, dat bij de ge-heugeninrichting K behoort. Dit voedingsgedeelte 6 is voorzien van een netsteker (AC)-plug 7, dat een tweetal uitgangs-aansluitingen bevat, die via een voedingsschakelaar 8 verbonden zijn met beide uiteinden van een primaire wikkeling 9a 15 van de voedingstransformator 9. .De voedingstransformator 9 bezit een secondaire wikkeling 9b, waarvan het ene uiteinde via een gelijkrichtdiode 10 verbonden is met een voedingsaan-sluiting 11 voor de betreffende gedeelten van de ontvanger, terwijl het andere uiteinde geaard is. Tussen de uitgangszijden 20 van de dioden 10 en het aardpunt is een afvlakcapaciteit 12 opgenomen. Parallel aan de capaciteit 12 is een serieschakeling bestaande uit een schakelaar 13 en een weerstand 14 opgenomen, waarbij de schakelaar 13 in-en uitgeschakeld in een ritme dat tegengesteld is aan die van de voedingsschakelaar 8 waarmee 25 hij gekoppeld is, terwijl de weerstand 14 dient voor het ontladen van de capaciteit 12. Het gemeenschappelijke punt tussen de schakelaar 13 en de weerstand 14 is via een omkeerschakeling 15 verbonden met de regelaansluiting van de inleesregelscha-keling 4 en met de "resef-regelaansluiting R van het adres-30 register 3. De "reset"-aansluiting wordt ook wel vrijgeefaan-sluiting genoemd.

De wijze waarop een ontvangen frequentie net voor het uitschakelen van de voedingsschakelaar in het geheugen opgeslagen wordt door middel van de in figuur 1 beschreven scha-35 keling zal nu worden beschreven. Op hetzelfde ogenblik,cht de voedingsschakelaar 8 uitgeschakeld wordt, wordt de daarmee gekoppelde schakelaar 13 ingeschakeld. De in de afvlakcapaciteit 790 63 59 ' *> * - 4 - 12 opgeslagen lading wordt derhalve via de gesloten schakelaar 13 naar de weerstand 14 afgevoerd. De dan over de weerstand 14 opgewekte spanning wordt door de omkeerschakeling 15 geïnverteerd en als inleesregelsignaal toegevoerd aan de inlees- 5 regelschakeling 4 en tevens als het vrijgeefsignaal aan het adresregister 3 voor het toekennen van het adres "000". De data of ontvangen frequentie net voordat de voedingsschakelaar 8 uitgeschakeld is wordt dan via het deelverhouding bepalend register 5 en het dataregister 1 in het geheugen 2 opgeslagen 10 in het adres "000",. dat door het adresregister 3 aangewezen is. In deze schakeling volgens de huidige stand der techniek, is het noodzakelijk, dat een capaciteit 12 met een voldoende grote capaciteitswaarde gekozen wordt teneinde voldoende tijd te verschaffen voor het inlezen van de data in het geheugen 2. Boven-15 dien bestaat de mogelijkheid, dat het inlezen van de data in het geheugen 2 niet zeker is.

In het in figuur 2 weergegeven voorbeeld volgens de huidige stand der techniek, waarbij dezelfde verwijzingsnuiraners gebruikt zijn als in figuur 1, wordt een triggerpuls afgegeven 20 wanneer de inhoud van het deelverhouding bepalend register 5 gewijzigd wordt, genoemde triggerpuls wordt afgegeven door een triggerpulsoscillator 4a, die verbonden is met de uitgangs-zijde van het register 5. Deze triggerpuls wordt, toegevoerd aan de inleesregelschakeling 4 als het inleesregelsignaal en even-25 eens aan het adresregister 3 als het vrijgeefsignaal. Het adresregister 3 zal dan direct het adres van het non-volatile-MNOS-. geheugen 2 als "000" aanwijzen, waardoor het geheugen 2 de data zoals bijvoorbeeld de ontvangen frequentie opslaat, waarbij genoemde data de inhoud van het register in zijn adres "000" is, 30 (het zogenaamde laatste kanaalgeheugen).

Het nadeel van de stand der techniek volgens figuur 2 ligt hierin, dat snelle processen of verwerkingen zoals bijvoorbeeld het zogenaamde aftasten (engels: scanning) niet mogelijk is in het geheugen 2, terwijl bovendien verwerkingen 35 met een lange inleestijd niet mogelijk zijn met hef geheugen 2. Een ander belangrijk nadeel is het feit, dat geheugentypen waarbij het vasthoudvermogen slechter wordt wanneer het aantal in- 7906359 i- i - 5 - leesprocessen toeneemt, zoals bijvoorbeeld een MNOS-geheugen niet voor het geheugen 2 gebruikt kunnen worden.

Aan de hand van figuur 3 zal nu een uitvoeringsvorm van de geheugenregelschakeling volgens de onderhavige uit-5 vinding, welke bevengenoemde in de huidige stand der techniek aanwezige nadelen niet bevat, beschreven worden, waarbij dezelfde verwijzingsnummers en -letters als in de figuren 1 en 2 betrekking hebben op dezelfde elementen en gedeelten, zodat een gedetailleerde beschrijving daarvan niet gegeven zal worden.

10 In de uitvoeringsvorm van de uitvinding, weergegeven in figuur 3, is in de geheugeninrichting K een detectiescha-keling 20 aangebracht, die detecteert wanneer de inhoud van het dataregister 1 respectievelijk het deelverhouding bepalend register 5 gewijzigd wordt, binnen een voorafbepaalde tijd on-15 dergaat het verder geen verandering. Het uitgangssignaal van de detectieschakeling 20 wordt aan de vrijgeefaansluiting R van het adresregister 3 toegevoerd en eveneens aan de inlees-regelschakeling 4 ten behoeve van de regeling daarvan, waarna de inhoud van het dataregister 1 op een vooraf bepaald adres 20 in het geheugen 2 ingelezen wordt.

De detectieschakeling 20 bestaat uit de triggerpuls-oscillator 4a, een R-S flip-flopschakeling 16, een klokpuls-oscillator 17 en een vooraf instelbare teller 18. Elke keer, dat de inhoud van het deelverhouding bepalend register 5 ge-25 wijzigd wordt,, geeft de triggerpulsoscillator 4a, die verbonden is met de uitgangsaansluiting van het register 5, een trigger-puls af die toegevoerd wordt aan de setaansluting S van de R-S flip-flopschakeling 16 en de resetaansluiting R van de vooraf instelbare teller 18 (engels: pre-settable counter 18).

30 Ondertussen wordt aan de resetaansluiting R van de R-S flip-flopschakeling 16 een resetuitgangssignaal van de vooraf instelbare teller 18 toegevoerd. Het uitgangssignaal van de R-S flip-flopschakeling 16 wordt toegevoerd aan de ingangs-aansluiting van de klokpulsoscillator 17, waarvan het klok-35 pulssignaal toegevoerd wordt aan een klokingangsaansluiting CLK van de vooraf instelbare teller 18. Op het tijdstip, dat het klokpulssignaal toegevoerd wordt, begint de vooraf instel- 790 6 3 59 * Λ- * - 6 - bare teller 18 te tellen en wordt zijn uitgangssignaal toegevoerd aan de resetaansluiting R van het adresregister 3 en aan de inleesregelschakeling 4 wanneer de inhoud van het deel-verhouding bepalend register 5 niet gewijzigd wordt binnen 5 een vooraf bepaald tijdinterval (bijvoorbeeld 4 seconden), dat bepaald wordt door een vooraf ingestelde waarde aan de aansluitingen 19 van de vooraf instelbare teller 18. De inhoud van het dataregister 1 wordt derhalve in het geheugen 2 ingelezen in het adres "000". Wanneer de data in het deelverhouding 10 bepalend register 5 gewijzigd wordt voordat het settijdinter-val (ofwel activeertijdinterval ofwel insteltijdinterval) in de vooraf instelbare teller 18 beëindigd is, wordt het uit de triggerpulsoscillator 4a afkomstige triggerpulssignaal toegevoerd aan de resetaansluiting R van de vooraf instelbare 15 teller 18 teneinde deze in de reset-toestand (ofwel vrijgeef-toestand) te brengen. Op dit tijdstip is de adrestoekenning "000" in het geheugen 2 door middel van het adresregister 3 nog niet tot stand gebracht.

In figuur 4 is een afstemeenheid of ontvanger met 20 PLL frequentiesynthesizer, voorzien van een geheugeninrichting weergegeven waarin een uitvoeringsvorm van de geheugenregel-schakeling volgens de onderhavige uitvinding toegepast is. In figuur 4 zijn dezelfde verwijzingsnummers en -letters gebruikt voor de daaraan corresponderende in figuur 3 voorkomende ele-25 menten en gedeelten, een nadere beschrijving hiervan zal niet worden gegeven.

In de PLL frequentiesynthesizerontvanger volgens figuur 4 wordt het door een antenne 21 ontvangen hoogfrequente signaal versterkt door de hoogfrequent (RF)-versterker 22 en 30 vervolgens aan een mengschakeling 23 toegevoerd, teneinde hierin geconverteerd te worden in een middenfrequentsignaal (engels: intermediate frequency signal). Het middenfrequentsignaal uit de mengschakeling 23 wordt beperkt door de middenfrequent (IF)-versterker 24 en vervolgens door een de-35 tectieschakeling 25 gedetecteerd. Het gedetecteerde uitgangssignaal wordt door een laagfrequent (AF)-versterker 26 versterkt en vervolgens voor weergave toegevoerd aan een luid- 790 63 59 I ί - 7 - spreker 27.

In figuur 4 heeft het verwijzingsnummer 34 in het algemeen betrekking op een PLL frequentiesynthesizer, waarbij een uitgangssignaal van een locale oscillator 28 toegevoerd 5 wordt aan een mengschakeling 23 en een voor-dimensionerings-schakeling (engels: pre-scalar) 29. Het in frequentie gedeelde uitgangssignaal van de voor-dimensioneringsschakeling 29 wordt afgegeven aan een programmeerbare frequentiedeler 30 teneinde verder gedeeld te worden in overeenstemming met 10 de voor frequentiedeling benodigde insteldata van het register 5. Het uitgangssignaal van de deler 30 wordt toegevoerd aan een fasecomparator 31, waaraan ook het uitgangssignaal van een referentiesignaaloscillator 32 toegevoerd wordt, waardoor het uitgangssignaal van de deler 30 in fase vergeleken wordt .15 met het referentiesignaal uit de oscillator 32, het vergelijken van de betreffende fases geschiedt door middel van de fasecomparator 31. Het resulterende foutsignaal uit de fasecomparator 31 wordt toegevoerd aan een laagdoorlaatfilter 33, dat een vooraf bepaalde frequentiecomponent doorlaat en deze als 20 oscillatiefrequentieregelsignaal aan de locale oscillator 28 toevoert.

In de uitvoeringsvorm volgens figuur 4 is een OP/NEER-teller (engels: UP/DOWN-counter) 35 aangebracht, die verbonden is met het deelverhouding bepalend register 5, zodanig, dat 25 wanneer de frequentiedeelverhouding van de programmeerbare deler 30 met de hand ingesteld is, een drukknop (niet weergegeven) eerst ingedrukt wordt om een vooraf bepaald impulsvormig signaal toe te voeren aan de OP/NEER-teller 35, teneinde deze in de gewenste teltoestand te brengen in reactie op een 30 vooraf bepaalde deelverhouding. De data van de OP/NEER-teller 35 wordt voorts toegevoerd aan het deelverhouding bepalend register 5 teneinde daarin opgeslagen te worden, waarna de uit het register 5 uitgelezen data aan de programmeerbare deler 30 toegevoerd wordt teneinde een vooraf bepaalde deelverhouding 35 in te stellen en aan een frequentieweergeefpaneel (engels: frequency display) 36, via een decodeerinrichting (niet weergegeven) , teneinde de ontvangen frequentie weer te geven. De 790 6 3 59 r * - 8 - uit het register 5 uitgelezen data wordt vervolgens via het dataregister 1 aan de ingang van het geheugen 2 toegevoerd.

Opgemerkt zij, dat bovengenoemde bewerkingen in volgorde uitgevoerd worden wanneer de deelverhouding van de pro-5 grammeerbare deler ingesteld is. Elke keer, dat de data uit de OP/NEER-teller 35 die aan het deelverhouding bepalend register toegevoerd wordt gewijzigd wordt, geeft de triggerpulsoscilla-tor 4a een triggerpuls af, die toegevoerd wordt aan de setaan-sluiting S van de flip-flopschakeling 16 in de detectiescha- .

10 keling 20, en wel als set- of activeer signaal, welke triggerpuls eveneens toegevoerd wordt aan de resetaansluiting R van de vooraf instelbare teller 18, en wel als het reset-of vrijgeef-signaal. Analoog aan de werking, beschreven met betrekking tot figuur 3, detecteert de detectieschakeling 20 dat nadat de in-15 houd van het register 5 eenmaal gewijzigd is, het niet meer gewijzigd wordt binnen een vooraf bepaalde periode, bijvoorbeeld 4 seconden. Het gedetecteerde uitgangssignaal van de detectieschakeling 20 wordt dan als reset- of vrijgeefsignaal aan de resetaansluiting R van het adresregister 3 toegevoerd teneinde 20 het adres, bijvoorbeeld "000" aan te wijzen, terwijl het zelfde gedetecteerde uitgangssignaal ook aan de inleesregelschakeling 4 toegevoerd wordt. Het adressignaal in het vooraf bepaalde adres wordt dan vanuit het adresregister 3 toegevoerd aan het geheugen 2, waaraan eveneens het commandosignaal uit de inlees-25 regelschakeling 4 toegevoerd wordt, waardoor de inhoud van het register 5 op de data van het register 1 op het vooraf bepaalde adres in het geheugen 2 ingelezen wordt.

Zoals hierboven beschreven is geldt dus voor de geheugen-regelschakeling volgens de onderhavige uitvinding, dat detec-30 tie plaatsvindt van het feit, dat de inhoud van het dataregister of het deelverhouding bepalend register, dat data wijzigbaar en naar wens opslaat, eenmaal gewijzigd is, waarna het verder binnen de vooraf bepaalde periode niet meer gewijzigd wordt, waarna het adresregister en de inleesregelschakeling gestuurd 35 worden, waarna de inhoud van het dataregister in het voorafbepaalde adres in het geheugen ingelezen wordt. Wanneer de onderhavige uitvinding nu toegepast wordt op bijvoorbeeld een 790 6 3 59 «r- .ff -9 - ontvanger, kan data in de vorm van bijvoorbeeld ontvangen frequentie, dat ontvangen wordt net voordat de voedingsscha-kelaar van de ontvanger uitgeschakeld is, met voldoende in-leestijd in het geheugen opgeslagen worden zonder daarbij de 5 capaciteitswaarde van de afvlakcondensator te vergroten.

Bij toepassing van de onderhavige uitvinding in een ontvanger zal zelfs bij wijziging van de inhoud van het data-register, dat willekeurig veranderende data opslaat, de ontvangen frequentie of inhoud van het dataregister niet direct in het geheugen opgeslagen worden. In de onderhavige uit-10 vinding kan derhalve voor het geheugen gebruik gemaakt worden van een geheugentype, waarvan de houdfunctie slechter wordt bij het toenemen van het aantal inleesfases, of van een geheugen met een korte levensduur.

Ook is de onderhavige uitvinding geschikt voor toe-15 passing als laatste kanaalgeheugen, welke de data juist voordat de voedingsspanning uitgeschakeld wordt opslaat.

Bovendien kan bij toepassing van de onderhavige uitvinding in een afstemeenheid of ontvanger met PLL frequentie-synthesizer, de frequentiedeelverhouding van de programmeerbare 20 frequentiedeler op eenvoudige wijze en met de hand ingesteld· worden.

De uitvinding is uiteraard niet beperkt tot de in het voorafgaande beschreven en in de tekening weergegeven uitvoeringsvormen. Verschillende wijzigingen kunnen in de beschre-25 ven onderdelen en in hun onderlinge samenhang worden aangebracht, zonder dat daardoor het kader van de uitvinding wordt overschreden.

790 6 3 59

Claims (7)

1. Geheugenregelschakeling, voorzien van: a. een data-ingang, waarvan de ingang als functie van de tijd varieert; b. een geheugenschakeling waaraan het uitgangs- 5 signaal van de data-ingang toegevoerd wordt; c. een met de geheugenschakeling gekoppelde adres-regelschakeling voor het kiezen van het adres daarvan; en d. een inleesregelschakeling voor regeling van het inlezen in de geheugenschakeling; 10gekenmerkt door: e. een regelsignaal opwekkende schakeling voor afgifte van een regelsignaal wanneer de inhoud van de data-in-gang binnen een vooraf bepaalde tijdsduur onveranderd gehouden wordt; en 15 f. een schakeling voor afgifte van het regelsignaal aan de adresregelschakeling en de inleesregelschakeling teneinde het uitgangssignaal van de data-ingang in het geselecteerde adres van de geheugenschakeling in te lezen wanneer het regelsignaal uit de regelsignaal opwekkende schakeling aan- 20wezig is, waarbij voorkomen wordt dat het geheugen verslechterd.

2. Schakeling volgens conclusie 1, met het kenmerk, dat de data-ingang een register bevat.

3. Schakeling volgens conclusie 2, met het kenmerk, dat de regelsignaal opwekkende schakeling voorzien is van: 25 a. een met het register gekoppelde triggerpulsoscil- lator, die een triggerpuls afgeeft wanneer de inhoud van het register veranderd; b. een R-S flip-flopschakeling met set (instel of activeer), reset (ofwel vrijgeef) en uitgangsaansluitingen, 30waarbij aan de setaansluiting de triggerpuls van de trigger-pulsoscillator toegevoerd wordt; c. een klokpulsoscillator waarvan de ingangsaan-sluiting verbonden is met de uitgangsaansluiting van de R-S flip-flopschakeling; en 35 d. een vooraf instelbare of vooraf activeerbare 790 6 3 59 - 11 - ' g teller met een resetaansluiting, een klokingangsaansluiting en uitgangsaansluitingen, waarbij aan de resetaansluiting de triggerpuls uit de triggerpulsoscillator toegevoerd wordt, de. klokingangsaansluiting verbonden is met de uitgang van de klok-5 pulsoscillator, en de uitgangsaansluiting een regelsignaal af-geeft wanneer de tellerwaarde van de vooraf instelbare of vooraf activeerbare teller overeenkomt of samenvalt met een vooraf ingestelde waarde.

4. Schakeling volgens conclusie 3, welke bovendien 10 voorzien is van een schakeling voor het verbinden van de uitgang van de vooraf instelbare teller met de resetaansluiting van de R-S flip-flopschakeling, teneinde de werking van de klokpulsoscillator te stoppen.

5. Schakeling volgens conclusie 4, met het kenmerk, 15 dat de vooraf ingestelde waarde van de vooraf instelbare teller extern regelbaar is.

6. Schakeling volgens conclusie 5, met het kenmerk, dat de geheugenschakeling een geheugen van het non-volatile type bevat. 20

7. Schakeling volgens conclusie 6, welke bovendien voorzien is van een fasevergrendelde lus met een locale oscillator, een met de locale oscillator gekoppelde programmeerbare deler, een referentiesignaaloscillator, een fasecomparator, waaraan de beide uitgangssignalen van zowel de programmeerbare 25 deler als de referentiesignaaloscillator toegevoerd worden en welke een regelsignaal afgeeft, evenredig aan het faseverschil tussen genoemde signalen, en een laagdoorlaatfilter waaraan genoemd regelsignaal toegevoerd wordt, welke een” gelijk-spanningsregelsignaal afgeeft voor regeling van de locale 30 oscillator teneinde de fase van de locale oscilator te vergrendelen met de fase van de referentiesignaaloscillator, waarbij de programmeerbare deler geregeld wordt door het uitgangssignaal van het register. 790 63 59