DE2931272A1

DE2931272A1 - Halbleiterbauelement

Info

Publication number: DE2931272A1
Application number: DE19792931272
Authority: DE
Inventors: Elie Said Ammar; Thurman John Rodgers
Original assignee: American Microsystems Holding Corp
Current assignee: American Microsystems Holding Corp
Priority date: 1978-10-05
Filing date: 1979-08-01
Publication date: 1980-04-24
Also published as: FR2438342A1; NL7905402A; CA1115426A; GB2032686A; IT7926258A0; IT1123772B; JPS5552273A

Description

1. August 19

AMERICAN MICROSYSTEMS INC 38oo Homestead Road Santa Clara, California 95o51

Halbleiterbauelement

Die Erfindung betrifft ein Halbleiterbauelement und insbesondere solche mit geätzten Gruben oder Vertiefungen, die in einem kristallinen Halbleiterwerkstoff gebildet sind.

Es ist bekannt, MOS-Transistoren (MOS = Metalloxidhalbleiter bzw. - silizium) mit relativ niedriger Kapazität zu bilden (US-PS 3 975 221)

in Verbindung mit V-förmigen Gruben oder Vertiefungen, die in der Oberfläche des Siliziumwerkstoffs gebildet sind. Obwohl diese V-MOS-Transistoren als

"O300-17/05flß

Logik-Bauelemente vorgesehen sind, wurde die Anwendung der V-MOS-Technologie für das Schalten hoher Ströme als auch für Ton- und Hochfrequenz-Vermittlung bzw. -Übertragung vorgeschlagen.

Um jedoch die für viele Anwendungsfälle notwendige Strombelastbarkeit zu erreichen, ist eine grosse Anzahl von Elementen auf einem Halbleiterchip erforderlich. Die Verwendung von V-MOS-Elementen ergab einige Vorteile über Lateral- oder Planar-MOS-Elemente durch die Verringerung der erforderlichen Fläche, jedoch können die bekannten V-MOS-Bauelemente nicht das Problem bezüglich Leistungsbauelementen überwinden.

Bei V-MOS-Bauelementen werden die V-Gruben oder Vertiefungen durch Ätzen des kristallinen Siliziumwerkstoffs längs deren <111>-Ebenen gebildet. Bei einem solchen kristallinen Werkstoff der in Wafer- oder Scheibenform geschnitten ist, derart, dass dessen<100>-Ebene dessen horizontale Oberfläche bildet, sind die<Ci11>-Ebenen unter einem Winkel von 54,74° gegenüber der horizontalen O0Q>-Ebene gerichtet. Daher erzeugt ein anisotropes Ätzmittel die gewünschten V-förmigen Gruben längs«O11>-Ebenen, unabhängig davon,wo es aufgebracht wird.

Es ist auch bekannt, dass dann, wenn eine Siliziumscheibe so geschnitten ist, dass deren«C110>-Ebene ihre horizontale -Oberfläche bildet, vier von deren <11 1>~Ebenen vertikal zur die Oberfläche bildenden <110>-Ebene sind und dass ein anisotropes Ätzmittel U-förmige Gruben oder Vertiefungen in dem Siliziumwerkstoff erzeugt (vergl. "On Etching Very" Narrow Grooves in Silicon", Applied Physics Letter, Bd.26 (15. Februar 1975) Nr.4). Derartige U-förmige Gruben be-

030017/0598

sitzen parallele und vertikale Seitenwände, da das Ätzmittel nicht auf die <111>-Ebenen einwirkt, die senkrecht zur die <110>-Ebene bildenden horizontalen Oberfläche sind.

Ein Vorteil der parallelen und vertikalen Seitenwände ist, dass die Tiefe der U-förmigen Gruben nicht proportional zu ihrer Breite ist. Dies ist dort wesentlich , wo es notwendig ist, dass sich die Grube vollständig durch eine Epitaxialschicht auf dem Bauelementsubstrat erstreckt, das als gemeinsamer Source-Bereich dient. Jedoch ist ein ernsthafter Nachteil einer U-Grube, die bei einem Werkstoff mit einer durch die <110>-Ebene gebildeten Oberfläche geätzt ist, dass während des Ätzens der Siliziumwerkstoff auch längs verschiedener anderer Ebenen geätzt wird, wodurch unregelmässige Oberflächenmuster am Boden und an den Enden bezüglich der parallelen und vertikalen Wände erzeugt werden,

Es ist Aufgabe der Erfindung unter Vermeidung dieser Nachteile ein Hochstrom-U-MOS-Halbleiterbauerement zu schaffen.

Die Merkmale und die Vorteile der Erfindung ergeben sich aus einem Ausführungsbeispiel, bei der ein Halbleiterbauelement ein Siliziumsubstrat ersten Leitfähigkeitstyps aufweist, das mit einer Epitaxialschicht ausreichender Dicke, z.B. 3,5 μπι, bedeckt ist. Transistorelemente des Bauelements werden im Zusammenhang

030017/0598

mit länglichen schmalen Vertiefungen oder Gruben gebildet, die ü-förmigen Querschnitt besitzen und sich durch die Epitaxialschicht in das Bauelement-Substrat erstrecken, das einen gemeinsamen Source-Bereich für das MOS-Baue leine nt bildet. Eine Reihe solcher Elemente sind in einer eng beabstandeten parallelen Anordnung auf dem Halbleiterchip vorgesehen. Eine dünne Schicht aus Siliziumdioxid überdeckt die vertikalen Wände und die Bodenwand jeder Vertiefung und ist mit leitfähigem polykristallinem Silizium gefüllt, das den Gate des Bauelements bildet. Die allen Elementen gemeinsame Gate-Schicht erstreckt sich zu einer Seite der Anordnung der Elemente. Der Leiterwerkstoff dieser Gate-Schicht füllt im wesentlichen den vollständigen Hohlraum jeder Vertiefung einschliesslich der Bereiche oder Flächen, die normalerweise an sich gegenüberliegenden Enden der Vertiefung auftreten. An dem Oberende jeder Vertiefung und sich zwischen benachbarten Vertiefungen erstreckend, sind Drain-Bereiche eines Werkstoffs gleichen Leitfähigkeitstyps wie der des Substrat-Werkstoff vorgesehen. Diese Drain-Bereiche erstrecken sich über eine gemeinsame leitende Schicht zu einem länglichen Kontaktkissen, das von den Enden der Vertiefungen beabstandet ist. Eine dickere Schicht aus isolierendem Oxidwerkstoff- überdeckt die Drain-Elemente oder -Bereiche um das Ober- _ ende jeder Vertiefung herum. Da die Tiefe jeder U-MOS--Vertiefung keine Beziehung zu deren Fläche an der

03 0 0 1-7/0 59B

Oberfläche besitzt, kann die Anordnung der U-MOS-Transistoren mit einer relativ dicken Epitaxial- . schicht ausgebildet sein, die zur Optimierung der Bauelement-Arbeitsweise und auch der Fertigungsausbeute erforderlich sein kann. Daher erfordert ein relativ hochstrombelastbares Bauelement, das mehrere derartige U-MOS-Transistoren verwendet, wesentlich weniger Chip-Fläche, als herkömmliche Bauelemente mit V-MOS-Elementen. Dies, sowie andere Vorteile der Erfindung sind auch für Halbleiterlogik- und Speicher-Bauelemente aus solchen U-MOS-Transistoren zutreffend.

Die Erfindung gibt also ein verbessertes Halbleiterbauelement mit relativ hoher Strombelastbarkeit pro Flächeneinheit an» Weiter wird ein Halbleiterbauelement angegeben, das zumindest eine U-Vertiefung oder -Grube aufweist zur Bildung von mindestens einem MOS-Transistorelement des Bauelements. Weiter gibt die Erfindung ein Hochstrom-Halbleiterbauelement an, dass eine minimale Flächenausdehnung der Chip-Oberfläche erfordert.

Die Erfindung gibt weiter ein Hochstrom-Halbleiterbauelement an, das mehrere U-Gruben verwendet, deren Tiefe unabhängig von der Breite sind und die daher als Anordnung von parallelen und eng beabstandeten Elementen angeordnet werden können. Weiter wird durch die Erfindung ein Halbleiterbauelement aus Ü-MOS-Elementen angegeben, das geringe Chip-Fläche erfordert und dabei

030017/0508

mit höherer Geschwindigkeit arbeitet, als herkömmliche Elemente. Die Erfindung gibt weiter ein Hochstrom-Halbleiterbauelement aus mehreren länglichen U-MOS-Transistorelementen an, die in einer parallelen, eng beabstandeten Anordnung vorgesehen sind, die sich in eine gemeinsame Source erstrecken, wobei Drain-Bereiche mit einer gemeinsamen Kontaktfläche verbunden sind.

Durch die Erfindung wird ein besseres Verfahren zur Herstellung von hochstrombelastbaren U-MOS-Halbleiterbauelementen angegeben.

Die Erfindung gibt also ein Halbleiterbauelement an, das aus mehreren U-MOS-Elementen besteht, deren jedes eine schale längliche Vertiefung mit U-Querschnitt aufweist, die durch ein anisotropes Ätzmittel in einem Silizium-Substratwerkstoff gebildet ist, das eine Oberfläche mit einer <11 0>-Kristallebene und zwei zu der Oberfläche senkrechte <111>-Ebenen besitzt. Drain-Bereiche für jedes Element sind in der Oberfläche einer Epitaxialschicht ausgebildet, die sich über den Substratwerkstoff erstreckt, das gleichen Leitfähigkeitstyp wie die Drain-Bereiche be- _■ sitzt und eine gemeinsame Source für alle U-MOS-Elemente bildet. Zwischen der Epitaxialschicht und dem Substrat ist eine massig dotierte Zwischenschicht vorgesehen mit entgegengesetzter Leitfähigkeit diesem gegenüber, wodurch ein wirksamer Bauelement-Kanal zwischen dem Drain- und dem Source-Bereich gebildet ist. Die U-MOS-Elemente besitzen ungewöhnliche und erhöhte Strombelastbarkeit und höhere

0300 17/059*

Geschwindigkeit gegenüber herkömmlichen Bauelementen, wobei ausserdem höhere Bauelementdichte pro Flächeneinheit des Chips erreichbar ist.

Die Erfindung wird anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen

Fig.1 in Aufsicht eine Siliziumscheibe mit einer Oberfläche in einer -<£100>~Kristallebene, wobei einzelne geätzte V-Gruben in der Oberfläche vorgesehen sind,

Fig.2 in Aufsicht eine Siliziumscheibe mit einer Oberfläche in der < 11 O_>-Kristallebene, wobei einzelne geätzte U-Gruben in der Oberfläche vorgesehen sind,

Fig.3a,3b,

4a, 4b,

5a, 5b in Aufsicht und perspektivisch schematische Ansichten der fortschreitenden Ausbildung einer U-Grube in Silizium mit<110>-Ebene,

Fig.6 in Teil-Aufsicht ein V-MOS-Leistungsbauelement,

Fig.7 vergrössert den Schnitt 7-7 in Fig. 6,

Fig.8 in Teil-Aufsieht, ein U-MOS-Leistungsbauelement gemäss der Erfindung,

Fig.9 vergrössert den Schnitt 9-9 in Fig. 8,

Fig.10 eine Darstellung der Abmessungsbeziehungen nützlicher bzw. brauchbarer V-MOS- und U-MOS-Bauelemente,

Fig.11 eine repräsentative Darstellung des Drain- **" - - . -

Stroms über der Drain/Source-Spannung für ein typisches ü-MOS-Bauelement.

030017/0596

Die Fig. 1 und 2 der Zeichnung sind zur Darstellung der Charakteristiken zweier unterschiedlicher Arten von kristallinem Siliziumwerkstoff vorgesehen, von denen lediglich eine Art bei der Erfindung verwendet wird. Fig. 1 zeigt eine übliche Siliziumscheibe 20, deren Indexabflachung 22 parallel zur <110>-Kristallebene ist und deren horizontale Oberfläche parallel zur O00>-Kristallebene ist. In einer solchen Scheibe strecken sich die <111>-Kristallebenen nach innen von der Scheibenoberfläche unter einem Winkel. Folglich besitzen, wenn ein anisotropes Ätzmittel zur Bildung von Vertiefungen 24 an der Scheibenoberfläche verwendet wird (wie das durch die überlagerten Vertiefungsdarstellungen wiedergegeben ist), diese Vertiefungen an der Oberfläche den Grundriss eines rechtwinkligen Rechtecks, bei dem die Seitenränder und die Endränder parallel und senkrecht zur<11l>Indexabflachung sind, und einen V-förmigen Vertikalschnitt. Im Gegensatz dazu zeigt Fig. 2 eine Siliziumscheibe 26, deren Indexabflachung 28 parallel zu einer der <111>-Kristallebenen der Scheibe 26 ist, die senkrecht zur<110>-Kristallebene ist, die die Scheibenoberfläche bildet. Eine weitere solche <111>-Kristallebene ist ebenfalls senkrecht zur Scheibenoberfläche jedoch unter einem Winkel zur anderen <111^-Ebene und der dazu parallelen Indexabflachung 28 ausgerichtet. Für den Winkel gilt & = cos ~¹ (1/3) = 70,53°, was aus der Geometrie des Silizium-Kristallaufbaus ableitbar ist. Daher bildet in dieser letzteren Scheibe 26 ein anisotropes Ätzmittel eine Vertiefung 30 an der Scheiben-

030017/05δΒ

oberfläche aus (wie das durch die überlagerten Vertiefungsdarstellungen wiedergegeben ist) mit im wesentlichen Parallelogramroform, wobei sich gegenüberliegende Seitenwände 32 parallel zur <111> -Indexfläche erstrecken und/oder (abhängig von der Maskenausrxchtung) eine Vertiefung 30a mit Seitenwänden 32a parallel zur einer <111>^- Kristallebene.

Die Endwände der Vertiefungen 30 und 30a bestehen aus sich schneidenden Flachen, die parallel zu anderen <1ΐϊ>-" Ebenen des Kristallaufbaus sind. Jedoch besitzt jede Vertiefung 30, 30a über den grössten Teil ihrer Länge U-förmigen vertikalen Querschnitt mit konstanter Breite, die unabhängig von deren Tiefe innerhalb der Scheibe ist.

Die fortschreitende Bildung der Vertiefung 30 unter Verwendung eines anisotropen Ätzmittels auf der Siliziumscheibe 26 bei dem Kristallaufbau gemäss Fig. 2 ist schematisch in den Fig. 3a - 5b dargestellt. Zum Beginnen des Xtzvorgangs wird eine Oxidmaske mit einer rechteckförmigen öffnung 34 verwendet, wie das in Fig. 3a dargestellt XSt₇ mit zwei parallelen Seiten 36, die auch parallel zur<111>-Richtung oder Indexabflachung 28 der Scheibe 26 sind. Diese öffnung ist perspektivisch in Fig. 3b dargestellt, wobei Strichlinien die Seitenebenen 36 darstellen, die parallel zur Indexabflachung sind, sowie quergerichtete und schiefe Endebenen 38 parallel zu anderen <111>-Ebenen des Kristalls.

ORIGINAL INSPECTED 030 0 17/0596

Die Fig. 4a und 4b zeigen die Vertiefung 30, wie sie sich weiter während des Ätzvorgangs ausbildet, wobei sie beginnt sechs Wände zu bilden, die parallel zu den verschiedenen 011>-Kristallebenen sind. Zwei dieser Wände sind die sich gegenüberliegenden Seitenwände 36, die senkrecht zu der <110>-Indexebenen-Fläche der Scheibe 26 sind. Endwände, die durch die <111>-Ebenen 38 an den Enden der Vertiefung 30 gebildet sind, sind ebenfalls senkrecht zu der Scheibenoberfläche. Ebenfalls parallel zur fünften und sechsten *£111>-Ebenen des Kristalls sind zwei nach innen geneigte Endflächen 40 und 42 gebildet. In den Fig. 4a und 4b sind diese Endflächen die vom Oberflächenrand 44 nach unten geneigt sindι an sich gegenüberliegenden Enden eines
horizontalen Bodens 46 der Vertiefung 30 beendet.

Wie in den Fig. 5a und 5b dargestellt, wird, bei weiter fortgesetztem Ätzvorgang eine Selbststoppung auslösende Tiefe erreicht, wenn die geneigten Endflächen 40 und 42 den horizontalen Boden beseitigen und schliesslich eine gemeinsame Linie 48 maximaler Tiefe erreichen. Längs
den oberen Rändern der Vertiefung schneiden sich die
Oberflächen mit den Ebenen 36 und mit den zusätzlichen
•O 11>-Endebenen 38, die weiter gegenüber den Ebenen 36 schief gestellt sind.

Aus der vorstehenden Analyse des anisoticpen Ätzvorgangs des Siliziumwerkstoffs, der bezüglich einer Indexfläche mit O10>-Ebene orientiert ist, ergibt sich, dass, wenn die Vertiefung 30 ziemlich lang im Vergleich zur Tiefe
ausgebildet wird, deren geneigte Endebenen 40 und 42 an den entgegengesetzten Enden eines länglichen, horizontalen Bodens 46 enden. In einer solchen Vertiefung werden die

ORIGINAL INSPECTED 6-3001-7/ΟΒββ

unregelmässig geformten Enden der Vertiefung elektrisch unbedeutend und bildet die gesamte Vertiefung im wesentlichen einen schmalen Schlitz mit parallelen sich gegenüberliegenden Wänden, einem flachen Boden und U-förmigem Querschnitt. Wie erläutert, können solche längliche Vertiefungen zur Bildung von U-MOS-Leistungs-Bauelementen und auch von U-MOS-Logik-Bauelementen gemäss den Grundsätzen der vorliegenden Erfindung verwendet werden.

Fig. 6 zeigt einen Teil eines Halbleiterbauelements 5O₇ das insbesondere für Anwendungsfälle hoher Strombelastung, wie bei Hochlast-Schalteinrichtungen ausgebildet ist. Im allgemeinen weist dieses Bauelement eine Reihe von V-Gruben MOS-Transistoren auf, die mittels einer gemeinsamen Gate-Elektrode 52 und einer gemeinsamen Drain-Elektrode 54 parallel geschaltet sind. Wie in dem vergrösserten Querschnitt gemäss Fig. 7 dargestellt, besteht das Bauelement aus einem Substra 56, aus stark dotiertem Werkstoff vom N-Leitfähigkeitstyp (z.B. N-

A Q In

Dotierung mit Antimon im Bereich von 2x10 bis 1x10 Atomen pro cm³), dessen horizontale Oberfläche parallel zur <C 110>*-Kristallebene ist und auf dem sich eine Epitaxialschicht 58 aus schwach dotiertem Werkstoff vom P- bzw. V-Leitfähigkeitstyp befindet.Zwischen der Epitaxialschicht 58 und dem Substrat 56 befindet sich eine Zwischenschicht aus stärker dotiertem Werkstoff vom P-Leitfähigkeitstyp, das durch Ausdiffusion von P-Werkstoff von dem Substrat 56 gebildet ist. In die Oberfläche des Bauelements 50 ist eine Reihe von V-förmigen Gruben 62 geätzt, die gebildet werden, wenn ein anisotropes Ätzmittel auf einer <100>- Oberflächenebene des Siliziumwerkstoffs verwendet wird. Die V-Gruben

030017/05S8

62 sind voneinander um einen minimalen Entwurfsabstand ( z.B. 3 μπι ) beabstandet und erstrecken sich jeweils durch die Epitaxialschicht 58, die Zwischenschicht 60 und in das Substrat 56. Das Substrat 56 dient als gemeinsame Source für alle V-Gruben MOS-Transistoren, kurz V-MOS-Transistoren. Jede der geätzten V-Gruben 62 ist so länglich ausgebildet, dass deren Länge ein mehrfaches deren Breite beträgt, wobei die Wände jeder V-Grube 62 mit einer dünnen Gate-Oxidschicht 64 aus Siliziumdioxid versehen sind. Eine Gate-Elektrode 66,die ein geeignetes Metall oder polykristallines Silizium sein kann, überdeckt die dünne Oxidschicht 64 in jeder Vertiefung und bildet die gemeinsame Elektrode 52, die sich im wesentlichen senkrecht zu jedem V-Gruben-Element erstreckt. Zwischen den parallelen V-Gruben-Elementen sind N-Drain-Bereiche 68 diffundiert, die im wesentlichen die gleichen Charakteristiken wie der Source-Substratwerkstoff besitzen. Jeder dieser Drain-Bereiche 68 bedeckt eine isolierende Oxidschicht 70.

Ein Halbleiterbauelement 72 gemäss den Grundsätzen der Erfindung ist in den Fig. 8 und 9 dargestellt. Hier weist das Halbleiterbauelement ein Substrat 74 aus N-Siliziumwerkstoff auf, wobei die Oberfläche in der <110>- Kristallebene ausgebildet ist, wie das in Fig. 2 dargestellt ist. Es besitzt auch eine Epitaxialschicht 76 und eine Zwischenschicht 78 mit den gleichen Charakteristiken wie die entsprechenden Elemente 58,60 des V-Gruben-Bauelements 50. In der Oberfläche des Bauelements 72 befindet sich eine Reihe schmaler, länglicher :

030017/OB98

geätzter U-förmiger Gruben oder Vertiefungen 30 derart, wie sie gemäss der Erläuterung zu den Fig. 3a bis 5b gebildet werden. Wie in Fig. 9 dargestellt, besitzen diese Vertiefungen 30 vertikale parallele Seitenwände und erstrecken sich durch die Epitaxialschicht 76, die Zwischenschicht 78 und in das Substrat 74. An den sich gegenüberliegenden Enden jeder Vertiefung 30 erzeugt der Ätzvorgang die sich schneidenden und geneigten Flächen 40 und 42, die den schrägen <T111> -Kristallebenen folgen. Weil jedoch die Vertiefungen 30 relativ lang und schmal sind, sind diese unregelmässigen Flächen an jedem Ende ohne Folge bzw. ohne Einfluss auf die elektrische Wirkungsweise und auf die Herstellung des Bauelements und sind die Vertiefungen 30 im wesentlichen gleichförmig in ihrem U-£örmigen Querschnitt mit fl.acher Bodenfläche 46 über deren Länge.

Innerhalb dieser Vertiefung 30 befindet sich eine dünne Oxidschicht 80, die ein Gate-Oxid bildet. Überdeckt wird diese dünne Oxidschicht und vollständig gefüllt wird jede Vertiefung 30 durch einen Leiterwerkstoff 82? wie ein geeignetes Metall oder vorzugsweise polykrxstallines Silizium, das die Gate-Elektrode für jedes U-MOS-Element bildet. Wie bei dem V-MOS-Bauelement sind diese Gate-Elektroden für jedeseiner Reihe der U-MOS-Elemente, die das Bauelement 72 bilden, als einstückiges, leitendes Element 84 miteinander verbunden, das sich an einer

Seite der Anordnung der Vertiefungen 30 erstreckt. Zwischen den U-förmigen Vertiefungen 30 sind diffundierte

030017/0593 ORIGINAL INSPECTED

N -Drain-Bereiche 86 wie bei dem V-MOS-Bauelement 50 vorgesehen, wobei diese Drain-Bereiche 86 auch mit einer isolierenden Oxidschicht 88 überdeckt sind. Die Drain-Bereiche 86 erstrecken sich über die Enden der Vertiefungen 30 hinaus und sind miteinander mittels eines gemeinsamen Kontaktkissens 90 an der Oberseite des Bauelements 72 verbunden .

Wesentliche Vorteile des ü-MOS-Bauelements gegenüber dem V-MOS-Bauelement ergeben sich aus der folgenden Analyse. Unter der Annahme der gegenwärtig üblichen Entwurfsregeln der Halbleiterindustire bezüglich der Begrenzungen bei der Photolithographie für das Layout des Bauelements und unter Berücksichtigung der Notwendigkeit, dass sich sowohl die V-Gruben als auch die U-Gruben durch die Epitaxialschicht in das gemeinsame Source-Substrat erstrecken, muss die geringste Breite einer V-MOS-Vertiefung 5 μπι betragen. Da nun die sich gegenüberliegenden Seitenwände jedes U-MOS-Elements vertikal sind und sich bis zu irgendeiner Tiefe erstrecken körinen die für das Durchdringen der Epitaxialschicht 76 erforderlich ist, kann die Breite eines solchen U-MOS-Elements 1"μπι betragen. Die Längen von sowohl V-MOS-als auch U-MOS-Elementen sind vergleichbar, ebenso wie der Abstand zwischen den Elementen, d.h. , 3 μπι. Folglich beträgt die gesamten Oberflächenbreite, die für ein V-MOS-Element erforderlich ist, 8 μπι, während die gesamte Breite für ein U-M0S-Element 4 μπι beträgt. Daher erfordere jedes V-MOS-Element die doppelte Fläche eines U-MOS-Elements. Bezüglich der Kanallänge L sei

0 3 0 Ö 1 7 / 0 5 3 6

nun angenommen, dass die Kanallänge, d.h., der Abstand vom diffundierten Drain-Bereich zum Söurce-Substrat,für das U-MOS-Element dem Wert 1 entspricht ,wobei sich ergibt das geometrisch die Kanallänge längs jeder geneigten Seitenwand des V-MOS-Elements dem Wert ·γ3/ -y2 entspricht. Bezüglich des Kanalleitwerts, der proportional der reziproken Kanallänge, d.h., /^ 1/1 ist,und unter der Annahme, dass das V-MOS-Element einen Kanalleitwert von 1,0 besitzt, besitzt ein vergleichbares U-MOS-Element einen Kanalleitwert von 1,22. Als Mass für den Bauelement-Wirkungsgrad kann der Wert oder Betrag <ler Transistorfläche für einen gegebenen Leitwert bestimmt werden. Wenn bei dem obigen Beispiel das V-MOS-HaIbleiterelement einen Flächen/Leitwert-Faktor von 1,0 besitzt, besitzt das U-MOS-Halbleiterlement einen entsprechenden Faktor von 0,41. Es ergibt sich also, dass das ü-MOS-Halbleiterelement die gleiche elektrische Arbeitsleistung besitzt bei lediglich 41% der Fläche eines vergleichbaren V-MOS-Halbleiterelements. Unter Berücksichtigung der normalerweise für die Peripherie-Logik erforderlichen Fläche kann ein Leistungstyp-Chip der beschriebenen Art etwa 1300 μΐη² ( 200 mil² ) erfordern, wenn es V-MOS-Aufbau besitzt, während ein Chip mit einer äquivalenten Anzahl von U-MOS-Transistoren und mit gleichen elektrischen Fähigkeiten lediglich etwa 820 μπι² ( 128 mil²) erfordert. Wenn diese Tatsache bei den bekannten statistischen Beziehungen bei der Fertigungsausbeute und der Chip-Fläche berücksichtigt wird, ergibt sich durch die erhöhte Ausbeute,die mit dem kleinere Grosse aufweisenden Chip erreichbar ist, ein erheblicher Vorteil.

0 3 0 0 1 7 / 0 5 9 S ORIGINAL INSPECTED

Um den Flächenvorteil über V-MOS-Halbleiterelemente gemäss der beschriebenen Art zu erreichen, sollte das U-MOS-Bauelement eine Mindestbreite zwischen seinen vertikalen parallelen Seitenwänden besitzen, wobei diese Breite im Idealfall zwischen 1 und 2 μπι liegt. Aufgrund des Kristallaufbaus des Siliziums mit einer Oberfläche gemäss der <110>-Kristallebene wird die U-Grube gemäss den Fig. 3a bis 5b geätzt und ist selbststoppend. Versuche haben gezeigt, dass diese selbststoppende Tiefe der U-Gruben eine Funktion sowohl der Breite als auch Länge der'Ma*:enöf fnung ist. Die Abmessungsbeziehung der U-Gruben-Breite und -Länge, die notwendig ist, um die Durchdringung einer gleichförmigen Epitaxialschicht X„ mit 2,4 μΐη Dicke zu erreichen, ist in Fig. 10 dargestellt. Daraus ergibt sich, dass für praktische U-MOS-Bauelemente die Länge jeder geätzten U-Grube grosser als 8 und zumindest etwa 10 μπι bei der Annahme einer Mindestbreite von etwa 1 μπι sein sollte, um eine geeignete Durchdringung einer Epitaxialschicht von etwa 2,4 μΐη zu erreichen. Aus der Darstellung gemäss Fig. 10 ergibt sich auch, dass für jedes U-MOS-Bauelement das länger als 8 - 10 μι ist, eine geeignete Durchdringung der Epitaxialschicht für je^gliche Breite der U-Grube, unabhängig wie schmal diese ist, erreichbar ist. Bei Aufrechterhalten der geringsten Breite von etwa 1 μπι nehmen-die Vorteile des U-MOS-Bauelements mit zunehmender Länge zu.

Einweiterer wesentlicher Vorteil eines U-MOS-Bauelements gegenüber einem V-MOS-Bauelement ähnlicher Grosse ist, dass es inhärent schneller im Schaltungsbetrieb ist. Dies ergibt

0-3 0-0 1 7/0 59Ö

sich daraus, dass für zwei schmale, gleich lange und gleich tiefe V-MOS- und U-MOS-Bauelemente die V-MOS-Gate-Kapazität C um "/^/ /T grosser ist, als die ü-MOS-Gate-Kapazität und dass der V-MOS-Durchlass- oder - Ein-Widerstand R_n-V₁/ der proportional der Kanallänge L ist, um 7^3/ 7~2* grosser ist, als der U-MOS-Durchlass-Widerstand. Wie das an sich bekannt ist, ist die Bauelementgeschwindigkeit eine Punktion der Zeitfaktorkonstante T ι die das Produkt dessen Durchlass-Widerstand R^„ und dessen Gate-Kapazität C ist. Bei ON ^c g

der Annahme, dass diese Paktoren bei einem U-MOS-Bauelement den Wert 1 besitzen, besitzt daher ein V-MOS-Bauelement einen Wert von γ = R χ C = ( -j 3/ -j 2 ) χ ( «y 3/ η/ 2) = 1,5, d.h., dass das U-MOS-Bauelement etwa um das 1,5-fache schneller ist, als ein V-MOS-Bauelement ähnlicher Grosse.

Der Durchlass-Widerstands-Faktor kann mit Bezug auf Fig. erläutert werden, die eine I/V-Kennlinie für ein 1 μΐη breites und 25 μΐη langes U-MOS-Bauelement zeigt. In dieser Kurve bzw. Kurvenschar ist der Drain-Strom gegenüber der Drain/Source-Spannung für verschiedene Gate-Spannungen, die in das Bauelement eingeprägt sind, aufgetragen. Der Durchlass-Widerstand, der der Widerstand ist, der auftritt, wenn das Bauelement durchschaltet ist, ist im wesentlichen die Anfangs- oder Anlauf-Steilheit jeder Einzelkurve. Untersuchungen von Bauelementen der Fig. 11 zugrundeliegenden Art haben gezeigt, dass ein U-MOS-Bauelement gleicher Kanalbreite wie ein V-MOS-Bauelement einen kleineren Durchlass-Widerstand und damit grössere Stromfestigkeit oder -Belastbarkeit und zwar um einen Paktor von etwa •/~3/ ηΓ~2 besitzt.

030017/0598

Bei der Herstellung eines U-MOS-Bauelements 72 können die verwendeten Verfahrensschritte primär diejenigen sein, die bisher im allgemeinen bei der Herstellung von V-MOS-Bauelementen durchgeführt worden sind. Beispielsweise kann die Bildung des Substrats, der Epitaxialschicht und der Zwischenschicht in der in der US-PS 3 975 221 beschriebenen Weise erfolgen, mit der Ausnahme, dass das Substrat ein Material mit <T 110>- Kristallebene sein muss. Wenn die U-MOS-Gruben gebildet werden, werden sie anisotropisch geätzt durch rechteckige Oxidfenster parallel zu den

■< 11 Ό>- oder Ό11>· —Ebenen, wie das in den Fig. 3a bis 5b dargestellt ist, wobei sie relativ lang, grosser als 10 μΐη, sind, im Vergleich zu deren Breite von 1 μπι. Die sich ergebenden U-förmigen Gruben sind allgemein parallelogrammförmig mit vier vertikalen Wänden und zwei geneigten Endwänden. Die dünne Gate-Oxidschicht innerhalb der geätzten U-Gruben wird unter Verwendung üblicher Maskierungs- und Niederschlags-Techniken ausgebildet und die Drain-Bereiche werden vorzugsweise mittels Ionenimplantation gebildet. Die Gate-Elektroden, vorzugsweise aus polykristallinem Siliziumwerkstoff, werden ebenfalls durch Niederschlags-Techniken gebildet und füllen vorzugsweise jede schmale U-Grube aus. Die verbindenden Leiter zwischen Elementen können simultan aus dem gleichen Werkstoff oder aus Metall gebildet werden. Bei gefüllten U-Gruben oder -Vertiefungen kann eine metallisierte Schicht für verbindende Leiterabschnitte der Schaltung leicht ohne Vertiefungen oder Täler aufgebracht werden, die Bruchstellen oder Kurzschlüsse in dem Bauelement verursachen können. Dieser Paktor ist

0 3 0 017/05 £ 8

wesentlich, um eine hohe Ausbeute beim Herstellungsverfahren zu erreichen.

Selbstverständlxch sind noch zahlreiche weitere Ausführungsformen möglich*

P gfcen t aWalt

030017/0 596

e e r s e 11 e

Claims

Piaoniarv.vaiie öipl.-lng H. MlTSCHERtICH Dipl -ing K. GUNSCHMANN Cr ι-ir. nat. VV. KORBER Dipl.-Ing- J. SCUMIOT-EVEflS Ste.iiiäürrisU.IO, 8000.MONCHtN 22

1. August 1979

AMERICAN MICROSYSTEMS INC 38oo Homestead Road Santa Clara, California 95o51

ANSPRÜCHE

Halbleiterbauelement, gekennzeichnet durch, ein Substrat (74) aus kristallinem Siliziumwerkstoff^

dessen Oberfläche in einer <110>~Kristallebene liegt und mit einer Dotierungsstoff-Konzentration zur Bildung einer Source mit erstem Leitfähigkextstyp, eine Epitaxialschicht (76) auf dem Substrat (74) mit einer Dotierungsstoff-Konzentration zur Erzeugung eines zweiten Leitfähigkeitstyps,

0300 17/0508

eine relativ dünne Zwischenschicht (78) zwischen dem Substrat (74) und der Epitaxialschicht (76), die vom zweiten Leitfähigkeitstyp ist, jedoch höhere Konzentration aufweist,

eine Reihe länglicher, beabstandeter und paralleler Vertiefungen (30 ), die sich von der Oberfläche des Bauelements durch die Epitaxial- und die Zwischenschicht (76, 78 ) und in das Substrat (74 ) erstrecken, wobei jede Vertiefung ( 30 ) parallele, sich gegenüberliegende Seitenwände besitzt, die senkrecht zur <110>-Kristallebene der Oberfläche des Bauelements sind und eine U-förmige Grube über im wesentlichen deren gesamten Länge bilden,

eine dünne Oxidschicht (80 ) innerhalb jeder Vertiefung (30 ^[relativ seichte Drain-Bereiche (86) eines Werkstoffs mit erstem Leitfähigkeitstyp, die nahe den Oberenden der Seitenwände jeder Vertiefung (30) angeordnet sind,

eine relativ dicke Schicht (88) aus isolierendem Oxidwerkstoff, die sich über jeden Drain-Bereich (86) erstreckt,

eine Schicht (82) aus Leiterwerkstoff, die die dünne Oxidschicht (8 0) in jeder Vertiefung (30) überdeckt, Leiterglieder die sich zwischen benachbarten Vertiefungen (30) über den isolierenden Werkstoff und die Drain-Bereiche (86) zu einem ersten Kontaktglied erstrecken, -.._■■

Einrichtungen, die die Drain-Bereiche (86) mit einem zweiten Kontaktglied verbinden, und eine Einrichtung, die einen Kontakt mit der Source des Substrats erreicht.

030017/059

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,

dass die Drain-Bereiche ( 86 ) zwischen benachbarten Vertiefungen (30) miteinander verbunden sind.

3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet,

dass sich das zwischen benachbarten Vertiefungen (30) erstreckende Leiterglied eine Fortsetzung der Werkstoff-Schicht ist, die die dünne Oxidschicht (80) in jeder Vertiefung (30) überdeckt.

4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Längen/Breiten-Verhältnis jeder Vertiefung (30) grosser als 10 ist.

5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Breite zumindest einiger Vertiefungen (30) zwischen eins und zwei μπι liegt und die Länge grosser als TO μΐη ist.

6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Substrat (74) und die Drain-Bereiche (86) N-Leitfähigkeit besitzen und das die Epitaxialschicht (76) gering dotierte P-Leitfähigkeit besitzt.

030017/0606

7· Halblexterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Vertiefung (30) vier Wände besitzt, die senkrecht zur Oberfläche des Bauelements sind, sowie zwei Wände an sich gegenüberliegenden Enden jeder Vertiefung (30), die von der Oberfläche nach innen geneigt sind.

8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Schicht aus leitendem Werkstoff (82) innerhalb jeder Vertiefung (30) die dünne Oxidschicht (80) vollständig überdeckt und die Vertiefung (30) ausfüllt.

9. Halbleiterbauelement nach einem der Ansprüche

1 bis 8, dadurch gekennzeichnet,

dass die_Epitaxialschicht (76) zwischen

2 und 3 μΐη dick ist.

030017/0598