DE2926200C2 - - Google Patents

Info

Publication number
DE2926200C2
DE2926200C2 DE2926200A DE2926200A DE2926200C2 DE 2926200 C2 DE2926200 C2 DE 2926200C2 DE 2926200 A DE2926200 A DE 2926200A DE 2926200 A DE2926200 A DE 2926200A DE 2926200 C2 DE2926200 C2 DE 2926200C2
Authority
DE
Germany
Prior art keywords
tape
etching
layer
strip
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2926200A
Other languages
English (en)
Other versions
DE2926200A1 (de
Inventor
Carmen Daniel San Jose Calif. Us Burns
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE2926200A1 publication Critical patent/DE2926200A1/de
Application granted granted Critical
Publication of DE2926200C2 publication Critical patent/DE2926200C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839Assembly of a flat lead with an insulating support, e.g. for TAB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die Herstellungsverfahren, die zur Fertigung von Halbleiterbauelementen eingesetzt werden, sind rasch bis zu einem Punkt fortgeschritten, wo höchst komplizierte Halbleiterplättchen mit Vielfachfunktionen zuverlässig unter solchen Kosten produziert werden können, die nahe bei oder selbst unter den Kosten für ein geeignetes Gehäuse liegen. Infolgedessen ist automatisches Verfahren zum Zusammenbau von Gehäusen große Aufmerksamkeit gewidmet worden. Eine der zweckmäßigeren Vorgehensweisen besteht darin, ein Mehrschichtband aus einem isolierenden Streifen mit darauf befindlichen Leitermustern herzustellen. Das jeweilige Leitermuster hat die Form von metallischen Fingern, die sich auf dem isolierenden Streifen befinden. Der Streifen hat Teilungs- und Transportlöcher, die an einem oder an beiden Rändern entlang angeordnet sind. Auf diese Teilung ist eine Folge von Leitermustern bezogen. Jedes Leitermuster hat eine Anordnung von leitenden Fingern, deren innere Endbereiche derart angeordnet sind, daß sie zu den Anschlußflächen passend angelegt sind, die normalerweise zur Herstellung der Leitungsverbindungen zu herkömmlichen Halbleiterplättchen verwendet werden. In der gegenwärtigen Technologie ist es wünschenswert, die Positionstoleranzen der metallischen Finger auf ±25,4 µm zu halten. Daher ist eine präzise Bearbeitung erforderlich. Die äußeren Endbereiche der Finger erstrecken sich bis zu einer Position, die mit derjenigen der Leiter der Struktur übereinstimmt, auf der das Halbleiterplättchen anzubringen ist. Dies kann eine typische Leiterrahmenanordnung sein, die zur Herstellung spritzpreßgeformter Gehäuse geeignet ist, oder die Leitermusteranordnung auf dem Substrat einer gedruckten Schaltung, wie man sie typischerweise in Hybrid-Baugruppen findet. Gewöhnlich werden die inneren Endbereiche der Finger derart ausgelegt, daß sie sich bis in eine auf dem isolierenden Streifen vorgestanzte Ausnehmung hinein erstrecken. Die Ausnehmung wird geringfügig größer als die Leiteranordnung des darauf anzuschließenden Halbleiterplättchens gemacht.
Zur Kontaktierung mit dem Halbleiterplättchen sind die Kontakte gewöhnlich vorspringend ausgeführt. Bei dieser Vorgehensweise wird der Halbleiterbaustein, noch in der Form eines Halbleiterplättchens, bearbeitet, um erhabene metallische Vorsprünge auf jeder der Kontaktierungsflächen zu erzeugen. Dies kann durch eine Kombination eines Maskierungs-, eines Metallisierungs- und eines Metallätzvorganges ausgeführt werden. Die Vorsprünge sind typischerweise aus Gold oder Kupfer und befinden sich oben auf geeigneten metallischen Grenzschichten, die oben auf den Kontaktierungsflächen herkömmlicher Halbleiterplättchen niedergeschlagen sind. Die Metalle werden nach den Gesichtspunkten des kostengünstigen Einsatzes, der Zuverlässigkeit und der Einfachheit der Herstellung der Verbindung ausgewählt. Typischerweise werden die Leitermuster über den Halbleiterplättchen mit ihren Vorsprüngen ausgerichtet und gleichzeitig durch ein Warmpreßverfahren mit den Vorsprüngen verbunden. Damit ist das Halbleiterplättchen physikalisch fixiert und kann von dem Mehrschichtstreifen getragen werden.
Im Fall der typischen Hochgeschwindigkeits-Montage werden die Streifen in der Form von Bändern hergestellt, die auf Rollen verarbeitet werden können. Automatische Einrichtungen können bei der Fertigung eines solchen Bandes eingesetzt werden. Sodann wird ein solches Band durch eine Einrichtung zur automatischen Aufbringung von Halbleiterplättchen geleitet, wo jedes Leitermuster ein zugeordnetes Halbleiterplättchen aufnimmt. Dann wird dieses Band durch einen Automaten geführt, der die äußeren Bereiche der metallischen Finger entweder mit einem Leiterrahmen oder einem anderen Substrat, wieder unter Einsatz eines Warmpreßverfahrens zur gleichzeitigen Kontaktierung, verbindet.
Aus den US.-Patentschriften 36 89 991 und 37 63 404 ist ein Verfahren mit einem Mehrschichtband bekannt. Diese Druckschriften beschreiben ein vorgestanztes, isolierendes Band, auf das eine Metallschicht aufgebracht ist. Teile der Metallschicht werden sodann photolithographisch zur Schaffung des gewünschten Leitermusters fortgeätzt.
Da die Aufbringung von Vorsprüngen auf einen Halbleiterplättchen Kosten verursacht und die Zuverlässigkeit nachteilig beeinflussen kann, sind Bemühungen unternommen worden, um die Vorsprünge vielmehr auf dem Band als auf dem Halbleiterplättchen anzubringen. In der US-PS 37 81 596 wird ein Band beschrieben, das ein metallisches Leitermuster aufweist, bei welchem die inneren Endbereiche der metallischen Finger einen erhabenen Teilbereich aufweisen, der sich zur Verbindung mit Halbleiterplättchen ohne eigene Vorsprünge eignet.
Zur Beseitigung einiger der Probleme, die bei der Herstellung von Mehrschichtbändern entstehen, ist die Lehre der DE-OS 26 30 286 derselben Anmelderin anwendbar. Hieraus ist ein Verfahren zur Herstellung eines Mehrschichtbandes bekannt, bei dem ein Band aus Polyimid mit einer Klebeschicht überzogen wird, das beschichtete Band gestanzt wird, um Führungsdurchbrüche, Ausnehmungen zur Aufnahme des Halbleiterplättchens und Durchbrüche für die Abtrennung zu schaffen, bei dem ein Kupferblech warm auf die Klebeschicht aufgewalzt wird, das Kupferblech mit einer Photoresistschicht überzogen wird, eine Ätzung zur Bildung der Verbindungsleiter vorgenommen wird und die Verbindungsleiter mit dem Halbleiterplättchen verbunden werden.
Es hat sich erwiesen, daß die Vorgehensweise nach dem vorbekannten Stand der Technik zweckmäßig gewesen sind, doch sind noch viele Probleme vorhanden. So ist es wünschenswert, die Kosten noch weiter abzusenken, die Zuverlässigkeit zu erhöhen und die Herstellungsrate zu vergrößern. Ferner ist es wünschenswert, ein Verfahren für die Herstellung von Mehrschichtbändern mit Vorsprüngen und mit einer geeigneten Anordnung und Formgebung der Vorsprünge zu schaffen.
Daher ist es Aufgabe der Erfindung, ein Herstellungsverfahren der eingangs genannten Art dahingehend weiterzubilden, daß ein metallischer Streifen teilweise zur Schaffung eines Leitermusters geätzt und dann mit einem dazu passenden isolierenden Trägerband verbindbar ist, worauf der Ätzvorgang zu Ende führbar sein soll.
Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen erläutert. Es zeigt
Fig. 1 eine Draufsicht auf einen Abschnitt eines gestanzten isolierenden Trägerbandes;
Fig. 2 eine Draufsicht auf einen Abschnitt eines gestanzten Metallstreifens;
Fig. 3 eine Draufsicht auf ein Muster von in den Metallstreifen geätzten Fingern aus dem mit 3-3 umgrenzten Teilbereich des Metallstreifens nach Fig. 2;
Fig. 4 eine Draufsicht auf ein einzelnes Muster von Fingern auf dem geätzten Mehrschichtband;
Fig. 5 eine Draufsicht auf ein mit einem einzelnen Muster von Fingern verbundenen Halbleiterplättchen;
Fig. 6 eine Querschnittsansicht des Mehrschichtbandes mit dem Halbleiterplättchen gemäß den Pfeilen 6-6 nach Fig. 5;
Fig. 7 eine Querschnittsansicht des die Finger und das Halbleiterplättchen umfassenden Bereichs der Anordnung nach Fig. 6, die nach der sogenannten "Hybrid"-Schaltungstechnik auf einem Substrat angebracht ist;
Fig. 8 eine Querschnittsansicht einer Anordnung von mit Vorsprüngen versehenen Fingern, die mit einem Halbleiterplättchen verbunden sind; und
Fig. 9 ein Muster eines breiteren Mehrschichtbandes mit einer Vielzahl von Reihen von Leitermustern.
Das Verfahren zur Herstellung des Mehrschichtbandes für die automatische Bestückung erfolgt in der nachstehenden Weise:
Ausgehend von einem Streifen polymeren Schichtmaterials (z. B. eines Polyimidfilms) wird ein isolierendes Trägerband hergestellt. Eine Schicht von 127 µm Stärke wird zuerst mit einer 12,7 µm starken Schicht von Epoxy-B-Kleber beschichtet. Eine 25,4 µm starke polymere Schicht wird als abziehbare Schutzschicht auf der Kleberschicht angebracht. Dieses mehrschichtige, isolierende Trägerband wird nach dem in Fig. 1 dargestellten Muster vorgestanzt. Eine Reihe von Teilungslöchern 11 ist am Rand des Trägerbandes 10 entlang ausgestanzt, und eine Reihe von Ausnehmungen 12 ist im mittigen Bereich des Trägerbandes 10 ausgestanzt. Die Teilungslöcher 11 dienen zur Teilung und Zuordnung, sowie zum Transport des Bandes.
Fig. 2 zeigt einen vorgestanzten Kupferstreifen 13. Zu den Teilungslöchern 11 des Trägerbandes 10 sind passende Teilungslöcher 14 ausgestanzt oder geätzt, und das Trägerband 10 und der Kupferstreifen 13 haben dieselbe Breite. Das Trägerband 10 und der Kupferstreifen 13 können entweder in der Form von Abschnitten festgelegter Länge oder in der Form von Rollen von praktisch jeder gewünschten Länge verarbeitet werden. Die erfindungsgemäßen Verfahrensschritte können in einem kontinuierlichen Arbeitsablauf oder auf Chargen angewendet werden, wobei eine vorgegebene Anzahl von Positionen auf einem Streifen gleichzeitig bearbeitet wird.
Bei dem hier zu beschreibenden Photoresist-Bearbeitungsverfahren kann jedes von zwei herkömmlichen Bearbeitungsverfahren herangezogen werden. Im ersten wird die herkömmliche Photoresist-Bearbeitungstechnik angewendet. Das Photoresistmaterial wird aufgebracht und belichtet, derart, daß nach dem Entwickeln die zu ätzende Oberfläche freigelegt ist, während das hart gewordene Photoresistmaterial die nicht zu ätzenden Flächen bedeckt. Dann wird das Ätzmittel aufgebracht. Beim zweiten Verfahren wird das Photoresistmaterial aufgebracht und belichtet, derart, daß nach der Entwicklung das Metall nur dort freigelegt ist, wo es zurückbleiben soll. Dies ist also zum ersten Verfahren entgegengesetzt. Dann wird ein Metall auf die freigelegten Flächen aufplattiert, und das Photoresistmaterial entfernt. Dieses Material wird so ausgewählt, daß es bei der Ätzung des Metallstreifens 13 nicht gehört wird. So wird beispielsweise beim Ätzen von Kupfer eine 25 bis 50 µm starke Nickelschicht aufgebracht.
Diese Nickelschicht wirkt dann als Abdeckmittel beim Ätzen des Kupfers. Nach der Ausführung der Ätzung des Kupfers kann die Abdeckschicht aus Nickel, wenn gewünscht, entfernt werden, und zwar mittels einer Ätzung, die selektiv Nickel angreift, aber nicht Kupfer.
Dieses zweite Verfahren der photolithographischen Bearbeitung hat den Vorteil, daß das Abdeckmittel bei der Ätzung nicht durch Bearbeitungsschritte bei hoher Temperatur beeinträchtigt wird, die eine herkömmliche organische Photoresistschicht zerstören würden.
Bei dem im folgenden beschriebenen photolithographischen Ätzvorgang kann dies entweder ein metallisches oder ein organisches, der Ätzung widerstehendes Material sein.
Der Kupferstreifen 13 ist vorzugsweise eine 78,7 µm starke Folie einer Kupferlegierung. Teil- oder Vollhärtung kann verwendet werden, aber es wird vorgezogen, die Legierung bis zum halben Härtungswert anzulassen, so daß nach dem Verbinden mit den Halbleitern und der Wärmebehandlung eine homogene, feinkörnige Kristallstruktur vorhanden ist.
Der Kupferstreifen 13 wird gereinigt und auf beiden Seiten mit einem lichtempfindlichen Photoresistmaterial für die Ätzung beschichtet. Wenn gewünscht, kann das Kupfer mit dem Fachmann bekannten Mitteln zur Förderung der Haftung des Photoresistmaterials vorbehandelt werden. Eine Seite wird dann belichtet, entwickelt und geätzt, um das Muster gemäß Fig. 3 zu erzeugen, das einen vergrößerten Teilbereich aus Fig. 2 darstellt. Es werden nur zwei Teilungslöcher 14 gezeigt, und das Muster ist diesen zugeordnet. Wenn gewünscht, können die Finger dieses Musters derart geätzt werden, daß sich Vorsprünge an den inneren Endbereichen ergeben. Die Ätzung wird solange fortgesetzt, bis sie sich bis zur halben Dicke des Metalls erstreckt, so daß sich ein erhabenes Muster ergibt.
An diesem Punkt wird die Schutzschicht auf dem Trägerband 10 entfernt, und der partiell geätzte Kupferstreifen 13 auf die Epoxy-Kleberschicht aufgewalzt. Dieser Vorgang bringt die Teilungslöcher 11 und 14 zur Ausrichtung, und der Epoxy-Kleber wird durch einen Warmpreßvorgang ausgehärtet. Nach dem Aufwalzen wird das innerhalb der Ausnehmungen 12 freiliegende Metall mit einem Schutzmaterial, wie beispielsweise einem Abdecklack, abgedeckt.
Das Photoresistmaterial auf der anderen Seite des Kupferstreifens 13 wird mit einem präzise ausgerichteten Spiegelbild des Leitermusters nach Fig. 3 belichtet. Das lichtempfindliche Photoresistmaterial wird entwickelt, und das freigelegte, belichtete Kupfer fortgeätzt, um das in Fig. 4 gezeigte Fingermuster zu vervollständigen.
Nach einem anderen Ausführungsbeispiel kann das obige Herstellungsverfahren wie folgt abgewandelt werden:
Zuerst wird der Kupferstreifen 13 beidseitig, jedoch nicht vollständig, geätzt. Eine dünne Metallschicht von etwa 12,7 µm Stärke wird im Bereich zwischen den Fingern zurückgelassen. Dann wird, wie oben beschrieben, der Kupferstreifen 13 auf das isolierende Trägerband 10 aufgewalzt, und das innerhalb der Ausnehmungen bei 12 freiliegenden Metall mit einem Abdecklack bedeckt. Die noch freiliegende Metallfläche werden sodann geätzt, um etwa 12,7 µm von der Stärke des Metalls zu entfernen. Dadurch wird die dünne Metallschicht beseitigt, und es bleibt das Muster der Finger nach Fig. 4 übrig. Das Muster der Finger wird fest mit dem Trägerband 10 verklebt, und die Ausnehmung 12 ist dann mit den inneren Endbereichen der Finger ausgerichtet. Es ist festgestellt worden, daß jedes der oben beschriebenen Verfahren es gestattet, die Endbereiche der Finger bezogen auf die Teilungslöcher mit einer Genauigkeitstoleranz von ±25,4 µm zu lokalisieren.
Fig. 5 zeigt nun ein Halbleiterplättchen 16, das durch ein Warmpreßverfahren mit der Struktur nach Fig. 4 verbunden worden ist. Die gestrichelte Linie 17 ist eine Ausschnittlinie, wo das metallische Muster vom Band abgetrennt werden kann, um dadurch ein Halbleiterplättchen mit einem daran angebrachten Leitermuster herzustellen. Die äußeren Endbereiche des Leitermusters können dann durch einen weiteren Warmpreßvorgang mit der endgültigen Halterungs- und Anschlußstruktur des Halbleiterplättchens verbunden werden.
Fig. 6 ist eine Querschnittsansicht der Anordnung nach Fig. 5. Das mit Vorsprüngen 18 versehene Halbleiterplättchen 16 wird durch einen Warmpreßvorgang mit den äußeren Endbereichen der metallischen Finger 19 verbunden. Durch Abscherung an der Ausschnittlinie 17 kann dann das Halbleiterplättchen 16 zusammen mit den Fingern 19 entfernt werden.
Wenn gewünscht, so kann das Halbleiterplättchen wie in Fig. 7 gezeigt verwendet werden. Hierbei befinden sich auf einem allgemeinen in der Hybridschaltungstechnik gebräuchlichen Keramikträger 21 eine metallische Auflagefläche 22 und gedruckte Leiterbahnen 23. Das Halbleiterplättchen 16 wird aufgelötet oder in anderer Weise bei 24 mit der Auflagefläche 22 verbunden, und die als Leitungen dienenden Finger 19 sind durch ein Warmpreßverfahren bei 25 mit den Leiterbahnen 23 verbunden.
Fig. 8 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens. Bei der Ätzung des Kupferstreifens 13 wird die Belichtung des lichtempfindlichen Photoresistmaterials derart durchgeführt, daß die Ätzung einen Vorsprung am Endbereich der Finger 19 erzeugt. Auf der Unterseite des Kupferstreifens 13 wird das Photoresistmaterial in einem solchen Muster belichtet, daß das Material der Abdeckschicht in den mit 28 bezeichneten Bereichen entfernt wird. Die Abdeckschicht wird auf einer kleinen Fläche im innenseitigen Endbereich des metallischen Musters beibehalten, derart, daß beim Ätzvorgang ein Vorsprung 29 auf der Unterseite des Metalls, benachbart zu einem ausgedünnten Bereich, übrigbleibt. Dieser Vorsprung gestattet es, daß das Metall durch einen Warmpreßvorgang mit einem nicht mit Vorsprüngen versehenen Halbleiterplättchen 22′ wie gezeigt verbunden werden kann. Nach der Herstellung der Verbindungen wird die Baugruppe mit dem Halbleiterplättchen 22′ und dem Metall in herkömmlicher Weise weiterverarbeitet. Wenn auch nicht hier dargestellt, so können die Finger 19 auch an den Verbindungsbereichen bei 25 gemäß Fig. 7 mit Vorsprüngen versehen sein, um die Herstellung dieser Verbindungen zu erleichtern.
Fig. 9 zeigt eine Ausgestaltung eines breiten Mehrschichtbandes, des für die Hochgeschwindigkeitsfertigung geeignet ist. Das breite Mehrschichtband weist drei jeweils 19 mm breite Reihen in einem Bandformat von 70 mm Breite auf. Wenn auch nur drei Muster als in Querrichtung über das breite Band verlaufend hier dargestellt sind, so ist es selbstverständlich, daß sich diese Muster in Intervallen in der Längsrichtung des Bandes wiederholen, wodurch drei getrennte Mehrschichtbänder gleichzeitig geschaffen werden. Nachdem das breite Mehrschichtband wie oben beschrieben bearbeitet worden ist, wird dieses Band an Trennlinien 31 entlang geschlitzt, um drei voneinander getrennten Mehrschichtbänder zu erzeugen, die an ihren Enden miteinander verbunden werden können, um, wenn gewünscht, ein einziges langes Band zu schaffen. Zwei Reihen von Transportlöchern 32 werden dazu verwendet, das breitere Band zu teilen und zu transportieren. Das Herstellungsverfahren entspricht dem in Verbindung mit Fig. 1 bis Fig. 4 beschriebenen Herstellungsverfahren. Das vorgestanzte, isolierende Trägerband schließt die Transportlöcher 32, die Reihen 11′ von Teilungslöchern und Ausnehmungen 12′ ein. Es ist festzustellen, daß der Abschnitt für das mittige Trägerband geringfügig gegenüber den äußeren Abschnitten versetzt ist, um die Zuordnung der Teilungslöcher 11′ zu verschieben. Wenn auch nicht unbedingt notwendig, so kann sich dies als vorteilhaft erweisen. Der Kupferstreifen wird vorgestanzt oder zuvor geätzt, um die Transportlöcher 32 und die Teilungslöcher 11′ herzustellen. Trägerband und Metallstreifen werden wie oben beschrieben verarbeitet. Sodann, nach dem Aufwalzvorgang und der abschließenden Ätzung, wird das breite Mehrschichtband an den Trennlinien 31 geschlitzt. Diese Verfahrensweise hat den Vorteil der Erhöhung der Produktivität. Die Teilungs- und Transportlöcher 32 werden nicht mehr verwendet, sobald einmal das Mehrschichtband vereinzelt worden ist. Wenn also die Teilungslöcher 11′ verwendet werden, um das Halbleiterplättchen mit dem Leitermuster zu verbinden, so sind diese Teilungslöcher 11′ nicht durch einen vorhergegangenen Gebrauch verformt. Diese noch unbenutzten Teilungs- und Transportlöcher 11′ ergeben also die höchstmögliche Genauigkeit beim Aufbringen und Anschließen des Halbleiterplättchens.
Bei einem typischen Ablauf der Herstellung wird das sich innerhalb der Ausnehmungen des isolierenden Trägerbandes erstreckende Metall sorgfältig gereinigt und galvanisch mit einer dünnen Gold- oder Nickelschicht beschichtet, wobei die letztere Schicht mit einer dünnen Goldschicht überzogen wird. Dies wirkt korrosionsverhindernd für das Kupfer und begünstigt die Warmpreßverbindung der Leiter. Das Mehrschichtband wird nun entweder gelagert für einen späteren Gebrauch oder sofort für den Arbeitsgang der Bestückung, verwendet.

Claims (9)

1. Verfahren zur Herstellung eines Mehrschichtbandes, bei dem ein Trägerband aus einem isolierenden Werkstoff mit einer Klebeschicht überzogen wird, das beschichtete Band gestanzt wird, um Führungsdurchbrüche, Ausnehmungen zur Aufnahme des Halbleiterplättchens und Durchbrüche für die Abtrennung zu schaffen, bei dem ein Metallstreifen warm auf die Klebeschicht aufgewalzt wird, der Metallstreifen mit einer Photoresistschicht überzogen wird, eine Ätzung zur Bildung der Verbindungsleiter vorgenommen wird und die Verbindungsleiter mit einem Halbleiterplättchen verbunden werden, dadurch gekennzeichnet, daß auf die Klebeschicht des Trägerbandes (10) eine abziehbare Schutzschicht aufgebracht wird und daß der Metallstreifen (13) vor dem Aufwalzen auf das Trägerband (10) teilweise geätzt wird, so daß die Verbindungsleiter noch durch eine dünne Metallschicht miteinander verbunden bleiben, und nach dem Aufwalzen auf das Trägerband das Ätzen weitergeführt wird, um die dünne Metallschicht zu entfernen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß folgende Schritte vorgesehen sind:
- die Ätzung einer ersten Oberfläche des metallischen Streifens (13) bis zur Hälfte seiner Dicke;
- das Aufwalzen der ersten Oberfläche auf das Trägerband (10); und
- die Ätzung der zweiten Oberfläche in Übereinstimmung mit dem auf der ersten Oberfläche geätzten Muster bis zur vollständigen Durchdringung des metallischen Streifens in den zu ätzenden Bereichen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor der Ätzung der zweiten Oberflächen die in den Ausnehmungen (12; 12′) freiliegenden Teile der ersten Oberfläche mit einem Abdeckmittel beschichtet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Ätzmuster auf der ersten und der zweiten Oberfläche voneinander verschieden sind, wodurch die leitenden Finger (19) in ihrer Stärke konturiert werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß folgende Schritte vorgesehen sind:
- die gleichzeitige Ätzung beider Seiten des metallischen Streifen (13) zur Erzeugung eines Musters in diesem Streifen;
- den Abbruch der Ätzung vor der vollständigen Durchdringung des metallischen Streifens (13) derart, daß das Muster in diesem Streifen (13) durch einen dünne Metallschicht verbunden bleibt;
- die Aufwalzung des metallischen Streifens (13) auf das Trägerband (10); und
- die Ätzung des Mehrschichtbandes zur Entfernung der dünnen Metallschicht.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß vor der Ätzung des Mehrschichtbandes die innerhalb der Ausnehmung (12; 12′) freiliegenden Teile des metallischen Streifens mit einem Abdeckmittel beschichtet werden, so daß die Ätzung des Mehrschichbandes auf die nicht aufgewalzte Seite des metallischen Streifens beschränkt ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Ätzung des Mehrschichtbandes nicht selektiv erfolgt.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein breites Mehrschichtband mit einer Vielzahl von Reihen von Mustern und Ausnehmungen (12′) hergestellt wird, wobei jede Reihe getrennter Löcher (11′) für die Teilung und den Transport aufweist, die den Ausnehmungen (12′) zugeordnet sind, und daß das von dem Trägerbund (10) und dem metallischen Streifen (13) gebildete Mehrschichtband eine Vielzahl von im Randbereich befindlichen Löchern (32) für die Teilung und den Transport des Mehrschichtbandes bei seiner Herstellung aufweist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das breite Mehrschichtband in eine Vielzahl von Mehrschichtbändern aufgeteilt wird.
DE19792926200 1978-07-26 1979-06-29 Verfahren zur herstellung eines fuer die bestueckung mit halbleiterbausteinen oder -plaettchen geeigneten mehrschichtbandes Granted DE2926200A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/921,643 US4209355A (en) 1978-07-26 1978-07-26 Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices

Publications (2)

Publication Number Publication Date
DE2926200A1 DE2926200A1 (de) 1980-02-14
DE2926200C2 true DE2926200C2 (de) 1989-12-28

Family

ID=25445730

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792926200 Granted DE2926200A1 (de) 1978-07-26 1979-06-29 Verfahren zur herstellung eines fuer die bestueckung mit halbleiterbausteinen oder -plaettchen geeigneten mehrschichtbandes

Country Status (6)

Country Link
US (1) US4209355A (de)
JP (1) JPS5519900A (de)
CA (1) CA1124407A (de)
DE (1) DE2926200A1 (de)
FR (1) FR2433830A1 (de)
GB (1) GB2025129B (de)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295912A (en) * 1978-07-03 1981-10-20 National Semiconductor Corporation Apparatus and process for laminating composite tape
US4283839A (en) * 1978-07-26 1981-08-18 Western Electric Co., Inc. Method of bonding semiconductor devices to carrier tapes
US4439918A (en) * 1979-03-12 1984-04-03 Western Electric Co., Inc. Methods of packaging an electronic device
US4355463A (en) * 1980-03-24 1982-10-26 National Semiconductor Corporation Process for hermetically encapsulating semiconductor devices
WO1982000937A1 (en) * 1980-09-08 1982-03-18 Proebsting R Single layer burn-in tape for integrated circuit
US4616412A (en) * 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
FR2498814B1 (fr) * 1981-01-26 1985-12-20 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
US4386389A (en) * 1981-09-08 1983-05-31 Mostek Corporation Single layer burn-in tape for integrated circuit
EP0102988B1 (de) * 1982-03-08 1988-09-21 Motorola, Inc. Leiterrahmen für integrierte schaltung
US4396457A (en) * 1982-03-17 1983-08-02 E. I. Du Pont De Nemours And Company Method of making bumped-beam tape
GB2129612B (en) * 1982-09-30 1987-05-07 Sumitomo Metal Mining Co Manufacture of carrier tapes
US4551912A (en) * 1983-06-30 1985-11-12 International Business Machines Corporation Highly integrated universal tape bonding
US4607779A (en) * 1983-08-11 1986-08-26 National Semiconductor Corporation Non-impact thermocompression gang bonding method
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
US4754912A (en) * 1984-04-05 1988-07-05 National Semiconductor Corporation Controlled collapse thermocompression gang bonding
US4707418A (en) * 1985-06-26 1987-11-17 National Semiconductor Corporation Nickel plated copper tape
DE3522852C2 (de) * 1985-06-26 1994-06-01 Gao Ges Automation Org Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
US4810620A (en) * 1985-06-26 1989-03-07 National Semiconductor Corporation Nickel plated tape
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
GB2211351B (en) * 1986-02-28 1990-03-21 Seiko Epson Corp Method of forming an integrated circuit assembly or part thereof
US4795694A (en) * 1986-06-20 1989-01-03 Siemens Aktiengesellschaft Manufacture of fine structures for semiconductor contacting
EP0264648B1 (de) * 1986-09-25 1993-05-05 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Filmträgers
US4735678A (en) * 1987-04-13 1988-04-05 Olin Corporation Forming a circuit pattern in a metallic tape by electrical discharge machining
US5106784A (en) * 1987-04-16 1992-04-21 Texas Instruments Incorporated Method of making a post molded cavity package with internal dam bar for integrated circuit
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
JPH0526746Y2 (de) * 1987-07-14 1993-07-07
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US4949161A (en) * 1988-12-23 1990-08-14 Micron Technology, Inc. Interdigitized leadframe strip
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
JPH0413302U (de) * 1990-05-25 1992-02-03
DE4017863C1 (de) * 1990-06-02 1991-07-18 Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf, De
US5060052A (en) * 1990-09-04 1991-10-22 Motorola, Inc. TAB bonded semiconductor device having off-chip power and ground distribution
KR930010072B1 (ko) * 1990-10-13 1993-10-14 금성일렉트론 주식회사 Ccd패키지 및 그 제조방법
FR2678428B1 (fr) * 1991-06-27 1993-09-03 Bull Sa Support et element de support de circuits integres et leur procede de fabrication.
JPH07214507A (ja) * 1994-06-13 1995-08-15 Noda Corp 建 材
US5545921A (en) 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP2626621B2 (ja) * 1995-04-21 1997-07-02 日本電気株式会社 半導体装置の製造方法
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JPH08207010A (ja) * 1995-11-17 1996-08-13 Tomiyasu Honda 積層板
JPH08207009A (ja) * 1995-11-17 1996-08-13 Tomiyasu Honda 積層板
US6005287A (en) * 1995-11-24 1999-12-21 Nec Corporation Semiconductor device, and lead frame used therefor
JP3558459B2 (ja) * 1996-02-08 2004-08-25 沖電気工業株式会社 インナーリード接続方法
JPH08309705A (ja) * 1996-03-11 1996-11-26 Noda Corp 建 材
US6277225B1 (en) 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
FR2749974B1 (fr) * 1996-06-13 1998-08-14 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant
KR100216064B1 (ko) * 1996-10-04 1999-08-16 윤종용 반도체 칩 패키지
JPH10150069A (ja) * 1996-11-21 1998-06-02 Sony Corp 半導体パッケージ及びその製造方法
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2000173952A (ja) * 1998-12-03 2000-06-23 Fujitsu Quantum Device Kk 半導体装置及びその製造方法
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
DE10014620A1 (de) * 2000-03-24 2001-09-27 Andreas Plettner Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
JP2006278837A (ja) * 2005-03-30 2006-10-12 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
KR102170192B1 (ko) 2013-08-22 2020-10-26 삼성전자주식회사 본딩 방법, 본딩 장치, 그리고 기판 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3480836A (en) * 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
DE2151765C2 (de) * 1970-11-05 1983-06-16 Honeywell Information Systems Italia S.p.A., Caluso, Torino Verfahren zum Kontaktieren von integrierten Schaltungen mit Beam-Lead-Anschlüssen
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
JPS501786A (de) * 1973-05-02 1975-01-09
DE2350026B2 (de) * 1973-10-05 1979-07-26 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur Herstellung einer mit einem isolierenden Träger verbundenen Vielfach-Elektrodenanordnung
US3968563A (en) * 1975-03-27 1976-07-13 E. I. Du Pont De Nemours And Company Precision registration system for leads
FR2311406A1 (fr) * 1975-05-13 1976-12-10 Honeywell Bull Soc Ind Perfectionnements aux procedes de fabrication de supports de conditionnement de micro-plaquettes de circuits integres
US4063993A (en) * 1975-07-07 1977-12-20 National Semiconductor Corporation Method of making gang bonding interconnect tape for semiconductive devices

Also Published As

Publication number Publication date
US4209355A (en) 1980-06-24
GB2025129B (en) 1982-12-01
JPS5519900A (en) 1980-02-12
DE2926200A1 (de) 1980-02-14
FR2433830A1 (fr) 1980-03-14
JPS647503B2 (de) 1989-02-09
FR2433830B1 (de) 1983-11-10
GB2025129A (en) 1980-01-16
CA1124407A (en) 1982-05-25

Similar Documents

Publication Publication Date Title
DE2926200C2 (de)
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE68910385T2 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE3814469C2 (de)
DE69508835T2 (de) Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden
DE2649374C2 (de) Kontaktvorrichtung und Verfahren zur Herstellung derselben
DE69005785T2 (de) Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung.
DE3125518A1 (de) "duenne verdrahtungsanordnung"
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE3608410C2 (de)
DE69105070T2 (de) Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.
DE602004012650T2 (de) Methode zur TAB-Träger-Herstellung
DE69127186T2 (de) Eine TAB-Packung und eine Flüssigkeitskristallplatte die diese Packung anwendet
DE3834361C2 (de)
WO2016005146A1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
EP0193128A2 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
DE69500635T2 (de) Einpunkt Bondverfahren
DE2630269A1 (de) Verbindungsband fuer warmpressverbindungen bei halbleiterbausteinen, sowie das zugehoerige herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: RICHTER, J., DIPL.-ING., 1000 BERLIN GERBAULET, H., DIPL.-ING., PAT.-ANWAELTE, 2000 HAMBURG