KR102170192B1 - 본딩 방법, 본딩 장치, 그리고 기판 제조 방법 - Google Patents

본딩 방법, 본딩 장치, 그리고 기판 제조 방법 Download PDF

Info

Publication number
KR102170192B1
KR102170192B1 KR1020130099766A KR20130099766A KR102170192B1 KR 102170192 B1 KR102170192 B1 KR 102170192B1 KR 1020130099766 A KR1020130099766 A KR 1020130099766A KR 20130099766 A KR20130099766 A KR 20130099766A KR 102170192 B1 KR102170192 B1 KR 102170192B1
Authority
KR
South Korea
Prior art keywords
stage
pressing
processing substrate
plate
bonding
Prior art date
Application number
KR1020130099766A
Other languages
English (en)
Other versions
KR20150022223A (ko
Inventor
한일영
김경란
심동길
이영주
김병곤
최병갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130099766A priority Critical patent/KR102170192B1/ko
Priority to US14/261,489 priority patent/US9640507B2/en
Publication of KR20150022223A publication Critical patent/KR20150022223A/ko
Application granted granted Critical
Publication of KR102170192B1 publication Critical patent/KR102170192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H01L2224/75803—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H01L2224/75823—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Robotics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

본딩 방법이 제공된다. 본딩 방법은 제 1 전기적 연결 부재를 가지는 제 1 유닛과, 제 2 전기적 연결 부재 및 상기 제 2 전기적 연결 부재를 감싸는 접합 부재를 가지는 제 2 유닛을 가지는 처리 기판에서 상기 제 1 전기적 연결 부재와 상기 제 2 전기적 연결 부재를 본딩한다. 상기 본딩 방법은 상기 접합 부재를 용융시키는 제 1 용융 단계, 용융된 상기 접합 부재를 경화시키는 경화 단계, 그리고 상기 접합 부재가 경화된 상태에서 상기 제 2 전기적 연결 부재를 용융시키는 제 2 용융 단계를 포함한다

Description

본딩 방법, 본딩 장치, 그리고 기판 제조 방법{Bonding apparatus , bonding method, and method for manufacturing substrates}
본 발명은 기판을 제조하는 설비 및 방법에 관한 것으로, 더 상세하게는 반도체 칩을 웨이퍼나 인쇄 회로 기판에 본딩하는 장치 및 방법에 관한 것이다.
전자 산업의 발달로 전자 부품의 고기능화, 고속화 및 소형화 요구가 증대되고 있다. 이러한 추세에 대응하여 현재 반도체 실장 기술은 하나의 기판에 여러 반도체 칩들을 적층하여 실장하거나 패키지 위에 패키지를 적층하는 방법이 사용되고 있다. 이러한 방법에서 기판과 반도체 칩 간에, 그리고 서로 적층된 반도체 칩들 간에 전기적 연결 단자들인 솔더와 패드를 접합하는 본딩 공정이 요구된다.
본 발명은 상술한 본딩 공정을 효율적으로 수행할 수 있는 본딩 장치 및 방법을 제공하는 것을 일 목적으로 한다.
본 발명이 해결하고자 하는 과제는 여기에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시 예에 의하면 본딩 방법이 제공된다. 상기 본딩 방법에 의하면, 저면에 접합 부재를 가지는 하나 또는 복수의 반도체 칩이 기판에 장착된 처리 기판에서 상기 기판과 상기 반도체 칩의 전기적 연결 부재들 간에 또는 서로 적층된 상기 반도체 칩의 전기적 연결 부재들 간에 본딩 공정을 수행한다. 상기 본딩 공정은 상기 처리 기판을 가열하여 상기 접합 부재를 용융시키는 제 1 용융 단계, 상기 처리 기판을 상기 접합 부재를 경화시키는 경화 단계, 그리고 상기 접합 부재가 경화된 상태를 유지하면서, 상기 처리 기판을 가열하여 상기 반도체 칩의 상기 전기적 연결 부재를 용융시키는 제 2 용융 단계를 가진다. 상기 제 1 용융 단계와 상기 경화 단계에서 상기 처리 기판은 상기 전기적 연결 부재의 용융점보다 낮은 온도로 가열되고, 상기 제 2 용융 단계에서 상기 처리 기판은 상기 전기적 연결 부재의 용융점 이상의 온도로 가열된다.
본딩 방법의 다른 예에 의하면, 제 1 전기적 연결 부재를 가지는 제 1 유닛과, 제 2 전기적 연결 부재 및 상기 제 2 전기적 연결 부재를 감싸는 접합 부재를 가지는 제 2 유닛을 가지는 처리 기판에서 상기 제 1 전기적 연결 부재와 상기 제 2 전기적 연결 부재를 본딩한다. 상기 본딩 방법은 상기 접합 부재를 용융시키는 제 1 용융 단계, 용융된 상기 접합 부재를 경화시키는 경화 단계, 그리고 상기 접합 부재가 경화된 상태에서 상기 제 2 전기적 연결 부재를 용융시키는 제 2 용융 단계를 포함한다.
또한, 본 발명의 일 실시 예에 의하면, 본딩 장치가 제공된다. 상기 본딩 장치는 상부 스테이지, 상기 상부 스테이지와 마주보며 기판상에 반도체 칩이 장착된 처리 기판이 놓이는 하부 스테이지, 상기 상부 스테이지 및 상기 하부 스테이지가 상기 처리 기판을 가압하는 가압력을 제공되는 누름 부재, 그리고 상기 하부 스테이지에 놓인 상기 처리 기판을 가열하는 가열 부재를 포함한다. 상기 상부 스테이지는 바디와 상기 바디의 저면에 제공된 탄성판을 가진다.
또한, 본 발명의 일 실시예에 의하면, 기판 제조 방법이 제공된다. 상기 기판 제조 방법은 마운터 장치에서 저면에 접합 부재를 가지는 하나 또는 복수의 반도체 칩을 기판에 장착하여 처리 기판을 제공하는 마운팅 공정을 수행하는 단계와 본딩 장치에서 상기 처리 기판에서 상기 기판과 상기 반도체 칩의 상기 전기적 연결 부재들 간에 또는 서로 적층된 상기 반도체 칩의 상기 전기적 연결 부재들 간에 본딩 공정을 수행하는 단계를 포함하고, 상기 본딩 공정은 상기 처리 기판을 가열하여 상기 접합 부재를 용융시키는 제 1 용융 단계, 상기 접합 부재를 경화시키는 경화 단계, 그리고 상기 접합 부재가 경화된 상태를 유지하면서, 상기 처리 기판을 가열하여 상기 반도체 칩의 상기 전기적 연결 부재를 용융시키는 제 2 용융 단계를 포함한다.
본 발명의 일 실시 예에 의하면, 본딩 공정을 효율적으로 수행할 수 있다.
또한, 본 발명의 일 실시 예에 의하면, 본딩 공정에 소요되는 시간을 줄일 수 있다.
또한, 본 발명의 일 실시 예에 의하면, 본딩 공정시 기판과 반도체 칩 간에, 또는 서로 적층된 반도체 칩들 간에 정렬이 틀어지는 것을 최소화할 수 있다.
본 발명의 효과는 여기에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 처리 기판의 일 예를 보여주는 도면이다.
도 2는 도 1의 처리 기판의 다른 예를 보여주는 도면이다.
도 3은 도 1의 처리 기판의 또 다른 예를 보여주는 도면이다.
도 4는 도 1의 처리 기판의 또 다른 예를 보여주는 도면이다.
도 5는 본 발명의 일 실시 예에 따른 기판 제조 설비의 일 예를 보여주는 도면이다.
도 6은 도 5의 반송 유닛의 일 예를 보여주는 도면이다.
도 7은 도 5의 반송 유닛의 다른 예를 보여주는 도면이다.
도 8은 본딩 유닛의 일 예를 개략적으로 보여주는 도면이다.
도 9는 도 8의 프레임의 일 예를 보여주는 사시도이다.
도 10은 도 9의 지주의 종단면의 일 예를 보여주는 도면이다.
도 11은 도 8의 상부 스테이지, 하부 스테이지, 가열 부재, 그리고 누름 부재를 개략적으로 보여주는 도면이다.
도 12는 도 11의 가열 부재의 다른 예를 보여주는 도면이다.
도 13은 도 11의 상부 스테이지의 다른 예를 보여주는 도면이다.
도 14는 도 11의 상부 스테이지의 또 다른 예를 보여주는 도면이다.
도 15는 도 11의 상부 스테이지의 또 다른 예를 보여주는 도면이다.
도 16은 도 11의 상부 스테이지의 또 다른 예를 보여주는 도면이다.
도 17은 도 11의 상부 스테이지의 또 다른 예를 보여주는 도면이다.
도 18은 도 17의 상부 스테이지의 일 예를 보여주는 도면이다.
도 19는 도 17의 상부 스테이지의 다른 예를 보여주는 도면이다.
도 20은 도 11의 상부 스테이지의 또 다른 예를 보여주는 도면이다.
도 21은 도 11의 상부 스테이지의 또 다른 예를 보여주는 도면이다.
도 22는 도 11의 하부 스테이지의 일 예를 보여주는 도면이다
도 23은 도 11의 누름 부재의 일 예가 도시된 사시도이다.
도 24는 도 23의 조인트의 일 예를 보여주는 도면이다.
도 25는 도 23의 누름 부재들을 가지고 처리 기판을 가압하는 가압 방법의 일 예를 보여주는 플로우 차트이다.
도 26 내지 도 30은 도 23의 누름 부재들을 가지고 처리 기판을 가압하는 과정의 일 예를 순차적으로 보여주는 도면들이다.
도 31은 도 11의 누름 부재의 다른 예가 도시된 사시도이다.
도 32는 도 31의 조인트의 일 예를 보여주는 도면이다.
도 33은 도 32의 조인트의 변형된 예를 보여주는 도면이다.
도 34는 도 31의 누름 부재를 가지고 처리 기판을 가압하는 방법의 일 예를 보여주는 플로우 차트이다.
도 35 내지 도 39는 도 31의 누름 부재를 가지고 처리 기판을 가압하는 과정의 일 예를 보여주는 도면들이다.
도 40은 도 31의 조인트의 다른 예를 보여주는 도면이다.
도 41은 본 발명의 일 실시 예에 따른 본딩 공정을 순차적으로 보여주는 플로우 차트이다.
도 42 내지 도 47은 도 41의 각각의 단계에서 NCF와 솔더의 상태를 보여주는 도면들이다.
도 48은 제 2 용융 단계의 다른 예를 보여주는 도면이다.
도 49는 도 5의 기판 제조 설비의 다른 예를 개략적으로 보여주는 도면이다.
도 50은 도 5의 기판 제조 설비의 다른 예를 개략적으로 보여주는 도면이다.
도 51은 도 5의 기판 제조 설비의 다른 예를 개략적으로 보여주는 도면이다.
도 52는 도 5의 기판 제조 설비의 다른 예를 개략적으로 보여주는 도면이다.
도 52는 도 51의 후처리 유닛의 일 예를 보여주는 도면이다.
도 53은 도 41의 본딩 방법의 다른 예를 개략적으로 보여주는 플로우 차트이다.
이하, 본 발명에 의한 실시 예를 첨부된 도면들을 참조하여 더욱 상세히 설명한다. 본 발명의 실시 예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시 예들로 한정되는 것으로 해석되어서는 안 된다. 본 실시 예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해 과장되었다.
본 발명의 실시 예에 의하면, 처리 기판에 대해 본딩 공정을 수행한다. 처리 기판은 제 1 유닛과 제 2 유닛을 가질 수 있다. 제 1 유닛은 제 1 전기적 연결 부재를 가지고, 제 2 유닛의 제 2 전기적 연결 부재를 가질 수 있다. 일 예에 의하면, 제 1 유닛은 기판이고, 제 1 전기적 연결 부재는 기판상에 형성된 패드일 수 있다. 제 2 유닛은 반도체 칩이고 제 2 전기적 연결 부재는 반도체 칩에 제공된 솔더 일 수 있다. 제 2 전기적 연결 부재는 접합 부재에 의해 감싸여져 제공될 수 있다. 본딩 공정에 의해 제 1 전기적 연결 부재와 제 2 전기적 연결 부재가 서로 접합 될 수 있다.
또한, 제 2 유닛은 제 3 전기적 연결 부재를 포함할 수 있다. 처리 기판은 제 4 전기적 연결 부재를 가지는 제 3 유닛을 더 가질 수 있다. 제 1 유닛, 제 2 유닛, 그리고 제 3 유닛은 순차적으로 아래에서 위를 향하는 방향으로 서로 적층될 수 있다. 제 3 전기적 연결 부재는 패드이고, 제 4 전기적 연결 부재는 솔더 일 수 있다. 제 4 전기적 연결 부재는 접합 부재에 의해 감싸여져 제공될 수 있다. 본딩 공정에 의해 제 3 전기적 연결 부재와 제 4 전기적 연결 부재는 서로 접합 될 수 있다.
이하, 도 1 내지 도 4는 각각 상술한 처리 기판의 다양한 예를 설명한다. 도 1은 본 발명의 일 실시 예에 따른 처리 기판의 일 예를 보여준다.
도 1을 참조하면, 처리 기판(100)은 반도체 칩(140)이 장착된 기판일 수 있다. 기판은 원형의 반도체 웨이퍼(120)일 수 있다. 웨이퍼(120)에는 복수의 칩들이 형성되어 있고, 반도체 칩들(140)은 웨이퍼(120)에 형성된 각각의 칩들 상에 복수 개가 적층되게 위치될 수 있다. 일 예에 의하면, 도 1과 같이 웨이퍼(120)에 형성된 각각의 칩 상에는 두 개의 반도체 칩(140)들이 서로 적층되게 위치될 수 있다. 웨이퍼(120)에 형성된 복수의 칩은 각각 그 상면에 전기적 연결 부재인 패드(122)를 가질 수 있다. 반도체 칩(140)은 그 하면 및 상면에 전기적 연결 부재(142, 144)가 형성된다. 일 예에 의하면, 반도체 칩(140)의 하면에 형성된 전기적 연결 부재는 솔더(142)이고, 반도체 칩(140)의 상면에 형성된 전기적 연결 부재는 패드(144)일 수 있다. 반도체 칩(140)들 중 가장 상부에 위치되는 반도체 칩(140a)의 상면에는 패드가 제공되지 않을 수 있다. 서로 적층된 반도체 칩들(140) 중 가장 아래에 배치된 반도체 칩(140)의 솔더(142)는 웨이퍼(120)의 패드(122)에 접촉되게 위치되고, 인접하는 반도체 칩들(140) 중 상부에 위치된 반도체 칩(140a)의 솔더(142)는 그 하부에 위치된 반도체 칩(140b)의 패드(144)에 접촉되게 위치될 수 있다.
반도체 칩(140a, 140b)의 저면에는 접합 부재(146)가 제공된다. 일 예에 의하면, 접합 부재(146)는 비전도성 필름(non-conductive film, 이하 NCF)일 수 있다. 선택적으로 접합 부재(146)는 비전도성 페이스트(non-conductive paste), 이방성 도전 필름(anisotropic conductive film), 또는 이방성 도전 페이스트(anisotropic conductive paste)일 수 있다. 일 예에 의하면, 반도체 칩들(140a, 140b)은 모두 메모리 칩일 수 있다.
도 2는 도 1의 처리 기판의 다른 예를 보여준다.
도 2를 참조하면, 처리 기판(101)에서 반도체 칩들(140)은 서로 상이한 종류의 칩일 수 있다. 일 예에 의하면 반도체 칩들(140)은 메모리 칩(140a)과 컨트롤러 칩(140c)을 포함할 수 있다. 하나의 컨트롤러 칩(140c)과 하나 또는 복수의 메모리 칩(140a)이 기판(120)에 형성된 각각의 칩 상에 서로 적층되게 위치될 수 있다. 일 예에 의하면, 컨트롤러 칩(140c)의 솔더(142)는 기판(120)의 패드(122)에 접합된 상태로 제공되고, 메모리 칩(140a)의 솔더(142)는 컨트롤러 칩(140c)의 패드(144c)에 접촉되게 위치될 수 있다. 선택적으로 메모리 칩(140a)과 컨트롤러 칩(140c)의 위치는 위와 상이할 수 있다.
도 3은 도 1의 처리 기판의 또 다른 예를 보여준다.
도 3을 참조하면, 처리 기판(102)에서 반도체 칩(140)은 컨트롤러 칩 또는 메모리 칩일 수 있다. 기판(120)에 형성된 각각의 칩 상에는 하나의 반도체 칩(140)이 장착될 수 있다.
도 4는 도 1의 처리 기판의 또 다른 예를 보여준다.
도 4를 참조하면, 처리 기판(103)에서 기판은 인쇄 회로 기판(120a)일 수 있다. 인쇄 회로 기판(120a)은 상면에 패드(122a)를 가지고, 인쇄 회로 기판(120a)에는 반도체 칩(140)이 위치될 수 있다. 일 예에 의하면, 도 4에 도시된 바와 같이 복수의 메모리 칩들(140a, 140b)이 인쇄 회로 기판(120a) 상에 서로 적층되게 위치될 수 있다. 선택적으로 하나의 컨트롤러 칩(140c)과 하나 또는 복수의 메모리 칩(140a)들이 인쇄 회로 기판(120a) 상에 서로 적층되게 위치될 수 있다. 선택적으로 하나의 컨트롤러 칩 또는 하나의 메모리 칩이 인쇄 회로 기판(120a) 상에 위치될 수 있다.
아래의 실시 예에서는 주로 기판(120)에 두 개의 반도체 칩(140)들이 서로 적층된 처리 기판(100)을 예로 들어 설명한다. 서로 적층된 반도체 칩(140)들 중 상부에 위치된 반도체 칩(140)을 상부 칩(140a)이라 칭하고, 하부에 위치된 반도체 칩(140)을 하부 칩(140b)이라고 칭한다.
또한, 도 1 내지 도 4에서는 하나의 기판(120)에 수 개의 하부 칩(140b) 및 상부 칩(140a)이 장착된 것으로 도시하였다. 그러나 웨이퍼(120)에는 수백에서 수천 개의 상부 칩(140a) 및 하부 칩(140b)이 각각 장착될 수 있다. 또한, 인쇄 회로 기판(120b)에는 수십에서 수백 개의 상부 칩(140a) 및 하부 칩(140b)이 각각 장착될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 기판 제조 설비의 일 예를 보여준다.
도 5를 참조하면, 기판 제조 설비(10)는 마운터 장치(mounter apparatus)(200), 검사 장치(inspection apparatus)(300), 본딩 장치(bonding apparatus)(400)를 가진다. 마운터 장치(200)는 기판(120) 상에 반도체 칩(140)을 장착하는 마운팅 공정을 수행한다. 본딩 장치(400)는 반도체 칩(140)과 기판(120) 간에, 그리고 서로 적층된 반도체 칩(140)들 간에 전기적 연결 부재들(122, 142, 144)을 접합시킨다. 검사 장치(300)는 마운팅 검사 유닛(301)과 본딩 검사 유닛(302)을 가진다. 마운팅 검사 유닛(301)은 마운팅 공정이 완료된 후 반도체 칩(140)과 기판(120)의 정렬, 또는 서로 적층된 반도체 칩들(140a, 140b) 간의 정렬이 정상적으로 이루어졌는지 여부를 검사한다. 본딩 검사 유닛(302)은 본딩 공정이 완료된 후 반도체 칩(140)과 기판(120)의 정렬, 또는 서로 적층된 반도체 칩들(140a, 140b) 간의 정렬이 정상적으로 이루어졌는지 여부를 검사한다. 상술한 바와 달리, 기판 제조 설비(10)에서 마운팅 검사 유닛(301) 또는/및 본딩 검사 유닛(301)은 생략될 수 있다.
일 예에 의하면, 마운터 장치(200), 마운팅 검사 유닛(301), 본딩 장치(400), 그리고 본딩 검사 유닛(302)은 서로 인접하게 배치될 수 있다. 마운터 장치(200)와 마운팅 검사 유닛(301) 사이, 마운팅 검사 유닛(301)과 본딩 장치(400) 사이, 그리고 본딩 장치(400)와 본딩 검사 유닛(302) 사이에는 각각 처리 기판(100)을 반송하는 반송 유닛(500)이 제공될 수 있다. 마운터 장치(200), 검사 장치(300), 그리고 본딩 장치(400)는 제 1 방향(1)을 따라 일렬로 순차적으로 배치될 수 있다. 선택적으로 마운터 장치(200)와 검사 장치(300)는 제 1 방향(1)을 따라 배치되고, 검사 장치(300)와 본딩 장치(400)는 제 2 방향(2)을 따라 배치될 수 있다. 제 1 방향(1)과 제 2 방향(2)은 상부에서 바라볼 때 서로 수직일 수 있다. 선택적으로 마운터 장치(200), 검사 장치(300), 그리고 본딩 장치(400)는 서로 이격된 위치에 배치되고, 어느 하나의 장치에서 공정이 수행된 처리 기판(100)은 수납 용기(도 52의 4700)에 복수 개 수납된 후 다른 장치로 반송될 수 있다. 수납 용기(4700)는 인쇄 회로 기판을 수납하는 매거진이거나 웨이퍼를 수납하는 전면 개방 통합 포드(front opening unified pod, FOUP)일 수 있다.
도 6은 도 5의 반송 유닛의 일 예를 보여준다.
도 6의 반송 유닛은 기판이 인쇄 회로 기판(120a)인 경우 사용될 수 있다. 도 6을 참조하면, 반송 유닛(500)은 핸들러(500a)를 가질 수 있다. 핸들러(500a)는 베이스(520a), 진공 패드(540a), 그리고 베이스 구동기(560a)를 가진다. 베이스(520a)는 판 형상으로 제공될 수 있다. 진공 패드(540a)는 베이스(520a)의 저면에 베이스(520a)로부터 아래 방향으로 돌출되게 제공될 수 있다. 진공 패드(540a)는 복수 개가 제공될 수 있다. 일 예에 의하면 진공 패드(540a)는 네 개가 제공되고, 기판(120a)의 네 모서리를 각각 진공으로 흡착하도록 제공될 수 있다. 베이스(520a)는 베이스 구동기(560a)에 의해 상하 방향으로 이동되거나, 수평 방향으로 직선 이동 또는 회전 이동될 수 있다.
도 7은 도 5의 반송 유닛의 다른 예를 보여준다.
도 7의 반송 유닛은 기판이 웨이퍼(120)인 경우 사용될 수 있다. 도 7을 참조하면, 반송 유닛(500)은 반송 로봇(500b)을 가진다. 반송 로봇(500b)은 베이스(520b), 핸드(530b), 아암(540b), 베이스 구동기(550b), 그리고 아암 구동기(560b)를 가진다. 베이스(520b)는 직육면체의 통 형상을 가진다. 아암(540b)은 베이스(520b)로부터 전방으로 연장되고, 아암(540b)의 끝단에는 핸드(530b)가 고정결합될 수 있다. 핸드(530b)는 기판(120)의 저면을 지지 가능하게 제공된다. 핸드(530b)는 대체로 전방이 개구된 환형의 링 형상을 가질 수 있다. 핸드(530b)의 내측면에는 기판(120)의 저면 가장자리를 지지하는 지지체(532b)가 제공될 수 있다. 아암(540b)은 아암 구동기(560b)에 의해 수평 방향으로 신축될 수 있다. 베이스(520b)는 베이스 구동기(560b)에 의해 상하 방향으로 이동될 수 있다.
반송 유닛(500)의 구조 및 형상은 도 6 및 도 7에 한정되지 않는다. 반송 유닛(500)은 다양한 구조 및 형상으로 제공될 수 있다. 예컨대, 반송 유닛(500)은 처리 기판을 직선 이동시키는 레일 또는 컨베이어로 제공될 수 있다. 또한, 도 5에서 복수의 반송 유닛들(500)은 서로 다른 구조로 제공될 수 있다.
다시 도 5를 참조하면, 마운터 장치(200)는 기판(120)에 형성된 각각의 칩 상에 반도체 칩(140)들을 장착한다. 도 1, 도 3, 또는 도 4에 도시된 처리기판(100, 102, 103)의 경우, 기판(120, 120a)이 마운터 장치(200)로 공급되고, 마운터 장치(200)에서 반도체 칩(140a, 140b, 140c)들이 모두 기판(120) 또는 반도체 칩(140a) 상에 장착될 수 있다. 도 2에 도시된 처리 기판(101)의 경우 하부 칩(140b)이 기판(120)에 접합된 상태로 처리 기판(101)이 마운터 장치(200)로 공급되고, 마운터 장치(200)에서 상부 칩(140a)이 하부 칩(140b) 상에 장착될 수 있다.
마운팅 검사 유닛(301)과 본딩 검사 유닛(302)은 대체로 유사한 구조를 가질 수 있다. 일 예에 의하면, 마운팅 검사 유닛(301)과 본딩 검사 유닛(302)은 광학계를 이용하여 반도체 칩(140)과 기판(120, 120a) 간에, 또는 반도체 칩들(140) 간에 정렬 상태를 검사할 수 있다.
본딩 장치(400)는 본딩 유닛(401)을 가진다. 도 8은 본딩 유닛의 일 예를 개략적으로 보여주는 도면이다.
도 8을 참조하면, 본딩 유닛(401)은 베이스(410), 프레임(420), 상부 스테이지(430), 하부 스테이지(440), 가열 부재(도 11의 460), 누름 부재(도 11의 500), 그리고 제어기(도 11의 470)를 가진다. 베이스(410)는 프레임(420)을 지지한다. 베이스(410)와 프레임(420) 사이에 제공된 공간은 본딩 공정을 수행하는 공간으로 제공 될 수 있다. 상부 스테이지(430), 하부 스테이지(440), 누름 부재(500), 그리고 가열 부재(460)는 처리 기판(101)을 가열 및 가압하여 본딩 공정을 수행한다. 제어기(470)는 공정 단계에 따라 처리 기판(100)의 가열 시기, 가열 온도, 가압 시기, 그리고 가압력 등을 조절하도록 가열 부재(460) 및 누름 부재(500)를 제어한다. 이하, 각각의 구성에 대해 상세히 설명한다.
도 9는 도 8의 프레임의 일 예를 보여주는 사시도이다.
도 9를 참조하면, 프레임(420)은 하판(422), 상판(424), 그리고 지주(426)들을 가진다. 하판(422)과 상판(424)은 대체로 직사각의 형상을 가지고, 서로 유사한 크기를 가질 수 있다. 하판(422)과 상판(424)은 서로 상하 방향으로 이격된 상태로 서로 마주보게 배치될 수 있다. 하판(422)과 상판(424)은 지주들(426)에 의해 서로 결합될 수 있다. 지주(426)는 네 개가 제공되고, 하판(422)과 상판(424)의 각각의 모서리에 배치될 수 있다. 하판(422), 상판(424), 그리고 지주(426)는 변형이 작고 높은 강성을 가지는 재질로 제공될 수 있다. 일 예에 의하면, 하판(422), 상판(424), 그리고 지주(426)는 화강암 재질로 제공될 수 있다.
하판(422) 또는 상판(424)에는 보강판(429)이 장착될 수 있다. 보강판(429)은 하판(422) 또는 상판(424)의 인장 강도를 보강한다. 보강판(429)은 강철(steel) 재질로 제공될 수 있다. 보강판(429)은 하판(422) 또는 상판(424)과 접촉되는 평판(427)과 이로부터 지주(426)로부터 멀어지는 방향으로 돌출되는 립(rib)(428)을 가질 수 있다. 립(428)은 복수 개가 제공될 수 있다. 립들(428)은 서로 평행하게 그리고 서로 이격되게 위치될 수 있다. 보강판(429)은 하판(422)과 상판(424) 각각에 제공될 수 있다. 보강판(429)은 전산볼트(stud bolt)(425)에 의해 하판(422) 또는 상판(424)에 결합될 수 있다. 선택적으로 보강판(429)은 하판(422)과 상판(424) 중 어느 하나에만 제공될 수 있다.
도 10은 도 9의 지주의 종단면의 일 예를 보여주는 도면이다.
도 10을 참조하면, 지주(426)는 외체(426a)와 충전물(426b)을 가진다. 외체(426a)는 지주(426)의 외관을 형성하며, 그 내부에는 외부로부터 격리된 공간을 가질 수 있다. 공간 내에는 충전물(426b)이 삽입될 수 있다. 충전물(426b)은 외체(426a)와 상이한 재질로 제공될 수 있다. 충전물(426b)은 강성이 높은 재질로 제공될 수 있다. 일 예에 의하면, 충전물(426b)은 콘크리트(concrete) 또는 폴리머 콘크리트(polymer concrete)로 제공될 수 있다.
도 11은 도 8의 상부 스테이지, 하부 스테이지, 가열 부재, 그리고 누름 부재를 보여주는 도면이다.
상부 스테이지(430)는 판 형상을 가지는 바디(432)를 가진다. 바디(432)는 프레임(420)에 고정 장착될 수 있다. 바디(432)는 직사각의 판 형상으로 제공될 수 있다. 선택적으로 바디(432)는 원형의 판 형상으로 제공될 수 있다. 바디(432)의 저면은 대체로 평평하게 배치될 수 있다. 하부 스테이지(440)는 처리 기판(100)을 지지할 수 있다. 기판이 웨이퍼(120)인 경우 하부 스테이지(440)에는 하나의 처리 기판(100)이 놓일 수 있다. 기판이 인쇄 회로 기판(120a)인 경우, 하부 스테이지에는 하나 또는 복수의 처리 기판(103)이 지지될 수 있다. 상부 스테이지(430)와 하부 스테이지(440)는 서로 대향되게 위치될 수 있다. 하부 스테이지(440)와 상부 스테이지(430)는 각각 세라믹 또는 알루미늄 재질로 제공될 수 있다. 하부 스테이지(440)는 베이스(410)로부터 상부로 이동 가능하게 베이스(410) 상에 제공될 수 있다. 상부 스테이지(430)와 하부 스테이지(440)에서 서로 마주보는 면은 서로 동일한 크기로 제공될 수 있다.
가열 부재(460)는 본딩 공정 수행시 처리 기판(100)을 가열한다. 일 예에 의하면, 가열 부재(460)는 상부 가열기(462)와 하부 가열기(464)를 가질 수 있다. 상부 가열기(462)는 상부 스테이지(430) 내에 배치될 수 있다. 하부 가열기(464)는 하부 스테이지(440) 내에 배치될 수 있다. 상부 가열기(462) 및 하부 가열기(464)는 각각 하나의 히터로 제공될 수 있다. 상부 가열기(462)와 하부 가열기(464)는 그 가열 온도가 서로에 대해 독립적으로 제어될 수 있다. 상부 가열기(462)는 상부 전원(466)과 연결되고 하부 가열기(464)는 하부 전원(468)과 연결될 수 있다. 상부 전원(466)과 하부 전원(468)은 제어기(470)에 의해 제어될 수 있다. 상술한 바와 달리 상부 가열기(462)와 하부 가열기(464)는 하나의 전원에 연결될 수 있다. 상부 가열기(462)로는 플레이트 히터가 사용될 수 있다. 예컨대, 플레이트 히터는 미카 플레이트(Mica plate)일 수 있다.
도 12는 도 11의 가열 부재의 다른 예가 도시된 도면이다.
도 12를 참조하면, 가열 부재(1460)는 상부 가열기(1462)와 하부 가열기(1464)를 가진다. 상부 가열기(1462)와 하부 가열기(1464)는 각각 복수의 히터를 가질 수 있다. 상부 가열기(1462)와 하부 가열기(1464)는 각각 중앙 히터(1462a, 1464a)와 가장자리 히터(1462b, 1464b)를 가질 수 있다. 중앙 히터(1462a, 1464a)는 상부 스테이지(420) 또는 하부 스테이지(440)의 중앙 영역에 위치하고, 가장자리 히터(1462b, 1464b)는 상부 스테이지(420) 또는 하부 스테이지(440)의 가장자리 영역에 위치한다. 가장자리 히터(1462b, 1464b)는 중앙 히터(1462a, 1464a)를 감싸도록 배치될 수 있다. 중앙 히터(1462a, 1464a)와 가장자리 히터(1462b, 1464b)는 그 가열 온도가 독립적으로 제어될 수 있다. 선택적으로 중앙 히터(1462a, 1464a)와 가장자리 히터(1462b, 1464b) 사이에는 하나 또는 복수의 중간 히터들(도시되지 않음)이 제공될 수 있다. 중간 히터는 링 형상으로 제공될 수 있다. 선택적으로 중간 히터들은 서로 조합되어 링 형상으로 배치될 수 있다. 상술한 예와 달리 상부 가열기와 하부 가열기 중 어느 하나는 복수의 히터를 가지고, 다른 하나는 하나의 히터를 가질 수 있다.
다시 도 11을 참조하면, 하부 스테이지(440)에는 처리 기판(100)을 고정하는 고정 부재(480)가 제공될 수 있다. 일 예에 의하면, 고정 부재(480)는 진공으로 처리 기판(100)을 하부 스테이지(440)의 상면에 흡착 고정할 수 있다. 하부 스테이지(440)의 상면에는 진공 홀(481)이 형성될 수 있다. 진공 홀(481)은 복수 개 제공될 수 있다. 하부 스테이지(440) 내에는 진공 홀(481)과 연결되는 진공 라인들(482)이 형성될 수 있다. 진공 라인(482)은 감압 부재(483)와 연결될 수 있다. 예컨대, 감압 부재(483)은 진공 펌프일 수 있다. 처리 기판(100)은 복수의 진공 홀(103)에 의해 하부 스테이지(440)에 흡착될 수 있다.
도 13은 도 11의 상부 스테이지의 다른 예를 보여준다.
도 13을 참조하면, 상부 스테이지(1430)는 바디(1432)와 탄성판(1434)을 가진다. 바디(1432)는 도 11의 바디(432)와 대체로 동일 또는 유사하게 제공될 수 있다. 탄성판(1434)은 바디(1432)의 아래에 배치된다. 탄성판(1434)은 바디(1432)와 대응하는 크기로 제공될 수 있다. 일 예에 의하면, 탄성판(1434)은 고무판으로 제공될 수 있다. 고무판(1434)은 내열성이 우수한 재질로 제공될 수 있다. 기판(120) 상에 장착된 반도체 칩(140)들 간에 단차가 있는 경우, 처리 기판(100)이 가압 될 때 단차로 인해 반도체 칩(140)들 간에 가압력이 상이할 수 있다. 탄성판(1434)은 처리 기판(100)이 가압되는 동안 반도체 칩들(140) 간의 단차를 흡수할 수 있다. 따라서 반도체 칩들(140) 간에 단차가 있는 경우에도 반도체 칩들(140)은 서로 동일한 압력으로 가압 될 수 있다.
탄성판(1434)은 고정 부재(1435)에 의해 바디(1432)에 고정될 수 있다. 일 예에 의하면, 고정 부재(1435)는 진공으로 탄성판(1434)을 바디(1432)에 고정할 수 있다. 탄성판(1434)의 저면에는 진공 홀(1435a)이 형성될 수 있다. 진공 홀(1435a)은 복수 개 제공될 수 있다. 상부 스테이지(1430) 내에는 진공 홀(1435a)과 연결되는 진공 라인들(1435b)이 형성될 수 있다. 진공 라인(1435b)은 감압 부재(1435c)와 연결될 수 있다. 감압 부재(1435c)로는 진공 펌프가 사용될 수 있다. 선택적으로 탄성판(1434)은 접착제 또는 기구적 클램프 등에 의해 바디(1432)에 고정 결합될 수 있다.
도 14는 도 11의 상부 스테이지의 또 다른 예를 보여준다.
도 14를 참조하면, 상부 스테이지(2430)는 바디(2432), 탄성판(2434), 그리고 접촉 시트(2436)를 가진다. 바디(2432)와 탄성판(2434)은 도 13의 바디(1432) 및 탄성판(1434)과 동일 또는 유사하게 제공될 수 있다. 접촉 시트(2436)는 탄성판(2434)의 아래에 위치된다. 접촉 시트(2436)는 탄성판(2434)보다 강도가 높은 재질로 제공될 수 있다. 일 예에 의하면, 접촉 시트(2436)는 불소 수지 재질로 제공될 수 있다. 예컨대, 접촉 시트(2436)는 폴리 테트라 플루오로 에틸렌(Poly Tetra Fluoro Ethylene) 재질로 제공될 수 있다. 접촉 시트(2436)는 처리 기판(100)이 상부 스테이지(2430)로부터 분리될 때 처리 기판(100)이 상부 스테이지(2430)에 붙지 않고 용이하게 분리되도록 한다. 일 예에 의하면, 접촉 시트(2436)는 탄성판(2434)에 대응하는 크기로 제공되고, 탄성판(1434)에 고정되도록 설치될 수 있다. 선택적으로 접촉 시트(2436)는 탄성판(2434)으로부터 아래로 이격되게 위치되고, 처리 기판이 가압 될 때 가압력에 의해 접촉 시트(2436)는 탄성판(2434)과 접촉될 수 있다.
도 15는 도 11의 상부 스테이지의 또 다른 예를 보여준다.
도 15를 참조하면, 상부 스테이지(3430)는 바디(3432), 탄성판(3434), 접촉 시트(3436), 그리고 교환 부재(3438)를 포함한다. 바디(3432) 및 탄성판(3434)은 도 14의 바디(2432) 및 탄성판(2434)과 동일 또는 유사하게 제공될 수 있다. 접촉 시트(3436)는 도 14의 접촉 시트(2436)와 동일 또는 유사한 재질로 제공될 수 있다. 접촉 시트(3436)는 탄성판(3434)에 대해 상대적으로 긴 길이를 가질 수 있다. 접촉 시트(3436)는 본딩 공정 수행시 발생되는 흄(fume)이나 이물 등에 의해 오염될 수 있다. 교환 부재(3438)는 오염된 접촉시트(3436)의 영역을 탄성판(3434)의 수직 하방 영역에서 제거하고, 새로운 접촉시트(3436)의 영역이 탄성판(3434)의 수직 하방 영역에 위치시킬 수 있다.
일 예에 의하면, 교환 부재(3438)는 권출 롤러(3438a), 권취 롤러(3438b), 그리고 구동기(3438c)를 가진다. 권출 롤러(3438a)와 권취 롤러(3438b)는 탄성판(3434)을 사이에 두고 서로 이격되게 배치될 수 있다. 접촉 시트(3436)는 권출 롤러(3438a)에 감겨지고, 접촉 시트(3436)의 일단은 권취 롤러(3438b)에 고정될 수 있다. 구동기(3438c)는 권취 롤러(3438b)에 결합되어 권취 롤러(3438b)를 회전시킬 수 있다. 권취 롤러(3438b)가 회전함에 따라 접촉 시트(3436)는 권출 롤러(3438a)로부터 권취 롤러(3438b)를 향해 이동될 수 있다. 본딩 공정이 기설정된 횟수만큼 진행됨에 따라 교환 부재(3438)는 탄성판(3434)의 수직 하방에 위치되는 접촉 시트(3436)의 영역을 교체할 수 있다. 설정된 횟수는 1회 또는 복수 회일 수 있다. 선택적으로 사용 중인 접촉 시트(3436)의 영역에서 오염 정도를 측정하고, 오염 정도가 기설정된 조건에 도달하면, 교환 부재(3438)는 탄성판(3434)의 수직 하방에 위치되는 접촉 시트(3436)의 영역을 교체할 수 있다.
도 16은 도 11의 상부 스테이지의 또 다른 예를 보여준다.
도 16을 참조하면, 상부 스테이지(4430)는 바디(4432)와 탄성판(4434)을 가진다. 바디(4432)와 탄성판(4434)은 대체로 도 13의 바디(1432) 및 탄성판(1434)과 유사하게 제공될 수 있다. 추가로 바디(4432)는 저면에 홈들(4432a)이 형성된다. 홈들(4432a)은 대체로 바디(4432)의 저면 전체 영역에 배치될 수 있다. 처리 기판(100)이 가압 될 때, 탄성판(4434)은 팽창될 수 있다. 탄성판(41434)이 측 방향으로 팽창하는 경우, 처리 기판(100) 상에서 반도체 칩들(140)이 탄성판(4434)과 함께 측 방향으로 이동될 수 있다. 이 경우, 반도체 칩들(140) 간에, 또는 반도체 칩(140)과 기판(120) 간에 정렬이 틀어질 수 있다. 바디(4432)의 저면에 형성된 홈들(4432a)은 탄성판(4434)의 팽창 부분을 흡수하여, 탄성판(4434)이 측 방향으로 팽창되는 것을 최소화한다.
도 17은 도 11의 상부 스테이지의 또 다른 예를 보여준다.
도 17을 참조하면, 상부 스테이지(5430)는 바디(5432)를 가진다. 바디(5432)는 도 11의 바디(432)와 대체로 유사하게 제공될 수 있다. 추가로 바디(5432)는 아래 방향으로 돌출된 돌기들(5434)을 가진다. 돌기들(5434)은 처리 기판(100)에서 반도체 칩들(140)과 대응되는 위치에, 반도체 칩(140)과 대응되는 크기로 제공된다. 처리 기판(100)이 가압 될 때, 반도체 칩들(140)은 바디(5430)의 돌기(5434)와 접촉된다. 돌기(5434)의 제공으로 인해, 처리 기판(100)이 가압 될 때 가압력이 반도체 칩들(140)에 집중될 수 있다.
도 18은 기판이 웨이퍼(120)인 경우, 하부 스테이지(5440)에 놓인 처리 기판(100)과 상부 스테이지(5430a)에 제공된 돌기들(5434a)의 일 예를 보여주고, 도 19는 기판이 인쇄 회로 기판(120a)일 때, 하부 스테이지(5440)에 놓인 처리 기판(103)과 상부 스테이지(5430b)에 제공된 돌기들(5434b)의 일 예를 보여준다.
상부 스테이지(5430)는 프레임(도 9의 420)의 상판(도 9의 424)에 교체 가능하게 장착될 수 있다. 예컨대, 상부 스테이지(5430)는 프레임(도 9의 420)에 나사 등과 같은 체결부재에 의해 결합될 수 있다. 이로 인해, 도 17과 같은 구조의 상부 스테이지(5430) 사용시, 반도체 칩의 배열 또는 크기 등이 상이한 처리 기판(100)을 본딩시, 이에 대응하는 구조의 돌기들을(5434) 가진 상부 스테이지(5430)를 프레임(도 9의 420)에 결합하여 사용할 수 있다.
도 20은 도 11의 상부 스테이지의 또 다른 예를 보여준다.
도 20을 참조하면, 상부 스테이지(6430)는 바디(6432)와 탄성판(6434)을 가진다. 바디(6432)는 대체로 도 17의 바디(5432)와 동일 또는 유사하게 제공되고, 탄성판(6434)은 대체로 도 13의 탄성판(1434)과 동일 또는 유사하게 제공될 수 있다. 탄성판(6434)은 상면 및 하면이 대체로 평평하게 제공되고, 바디(6432)의 아래에 위치될 수 있다. 탄성판(6434)은 고정 부재(6435)에 의해 바디(6432)에 고정될 수 있다. 일 예에 의하면, 고정 부재(6435)는 진공으로 탄성판(6434)을 바디(6432)에 고정할 수 있다. 진공 홀(6435a)은 바디(6432)에서 돌기(6436)의 저면(6436a) 및 돌기들(6436) 사이 영역의 바디(6432)의 저면(6432a)에 각각 형성될 수 있다. 바디(6432)의 내부에는 진공 홀들(6435a)과 연결되는 진공 라인(6435b)이 제공될 수 있다. 진공 라인(6435b)에는 감압 부재(6435c)가 연결될 수 있다. 감압 부재(6435c)로는 진공 펌프가 사용될 수 있다. 탄성판(6434)이 진공에 의해 바디(6432)에 흡착될 때, 탄성판(1434)은 바디(432)의 저면과 대응하는 형상으로 변형될 수 있다. 돌기(6436)는 처리 기판(100)이 가압 될 때 가압력이 반도체 칩(140)에 집중되도록 한다. 또한, 돌기(6436)들 사이의 영역은 탄성판(6434)이 팽창될 때 팽창 부분을 흡수하여, 탄성판(6434)이 측 방향으로 팽창하는 것을 최소화할 수 있다.
도 21은 도 11의 상부 스테이지의 또 다른 예를 보여준다.
도 21을 참조하면, 상부 스테이지(7430)는 바디(7432)를 가진다. 바디(4732)는 대체로 도 20의 바디(6432)와 동일 또는 유사하게 제공될 수 있다. 추가로 바디(7432)에서 돌기(7436)의 저면(7436a)에는 홈들(7437)이 형성된다. 홈들(7437)은 처리 기판(100)의 가압에 의해 탄성판(7434)이 팽창될 때 팽창 부분을 흡수하여, 탄성판(1434)이 측 방향으로 팽창하는 것을 최소화할 수 있다. 선택적으로 홈들(7437)은 돌기(7436)의 저면(7436a) 및 돌기들(7436) 사이 영역의 바디(7432)의 저면(7432a)에 각각 형성될 수 있다.
도 16 내지 도 21의 하부 스테이지(4430, 5430, 5430a, 5430b, 6430, 7430)는 도 14의 접촉 시트(2436) 또는 도 15의 접촉 시트(3436) 및 교환 부재(3438)가 더 제공될 수 있다.
도 22는 도 11의 하부 스테이지의 일 예를 보여주는 도면이다. 도 22에서 각 구성들은 서로 분리된 상태로 도시되었다.
도 22를 참조하면, 하부 스테이지(440)는 베이스(442), 단열 부재(445), 그리고 척 플레이트(446)를 가진다. 베이스(442), 단열 부재(445), 그리고 척 플레이트(446)는 아래에서부터 위를 향하는 방향으로 순차적으로 배치될 수 있다. 상술한 하부 가열기(464)는 단열 부재(445)와 척 플레이트(446) 사이에 배치될 수 있다. 처리 기판(100)은 척 플레이트(446) 상에 놓인다. 단열 부재(445)는 하부 가열기(464)로부터 방출된 열이 베이스(442)를 향하는 방향으로 방출되는 것을 최소화할 수 있다. 이로 인해 하부 가열기(464)로부터 방출된 열은 처리 기판(100)을 가열하는 데 집중될 수 있다. 또한, 하부 가열기(464)로부터 방출된 열은 베이스(442)의 온도를 상승시키고, 이로 인해 베이스(442)가 열 변형될 수 있다. 단열 부재(445)는 상술한 베이스(442)의 열적 변형을 최소화할 수 있다.
단열 부재(445)는 복수의 단열 플레이트(443)와 중간 플레이트(444)를 가질 수 있다. 복수의 단열 플레이트(443)들은 서로 적층되게 제공될 수 있다. 인접하는 단열 플레이트(443)들 사이에는 중간 플레이트(444)가 배치될 수 있다. 단열 플레이트(443)로는 엔지니어링 플라스틱 단열재(engineering plastic insulator)가 사용될 수 있다. 예컨대, 단열 플레이트(443)는 폴리이미드 또는 폴리 에테르 에테르 케톤 재질로 제공될 수 있다.
도 23은 누름 부재의 일 예가 도시된 사시도이다.
누름 부재(1500)는 처리 기판(100)에 가압력을 제공한다. 도 23을 참조하면, 누름 부재(1500)는 복수 개가 제공된다. 각각의 누름 부재(1500)는 하부 스테이지(440)의 저면에 연결될 수 있다. 누름 부재들(1500)은 서로 병렬로 배치된다. 일 예에 의하면, 누름 부재(1500)는 세 개가 제공될 수 있다. 누름 부재(1500)는 하부 스테이지(440)의 중심축을 기준으로 서로 동일 거리에 배치될 수 있다. 누름 부재들(1500)은 하부 스테이지(440)의 중심축을 기준으로 서로 균등한 각도로 이격되게 배치될 수 있다.
각각의 누름 부재(1500)는 조인트(1520), 부하 측정기(1540), 그리고 액튜에이터(actuator)(1560)를 가진다. 조인트(1520)는 하부 스테이지(440)에 접촉되도록 위치될 수 있다. 조인트(1520)는 하부 스테이지(440)의 수평도를 조절할 수 있는 구조로 제공될 수 있다. 조인트(1520)로는 볼 조인트(ball joint)가 사용될 수 있다.
도 24는 도 23의 조인트의 일 예를 보여주는 도면이다.
도 24를 참조하면, 조인트(1520)는 회전판(1522), 고정판(1524), 그리고 볼(1526)을 가진다. 회전판(1522)과 고정판(1524)은 상하로 이격된 상태로 서로 대향되게 위치될 수 있다. 고정판(1524)은 액튜에이터(1560)에 결합되고, 회전판(1522)은 하부 스테이지(440)에 고정 결합될 수 있다. 고정판(1524)은 저면(1524a) 및 상면(1524b)을 가진다. 고정판(1524)의 저면(1524a)은 대체로 평평하게 제공될 수 있다. 고정판(1524)의 상면(1524b)에는 홈(1555)이 형성될 수 있다. 홈(1555)은 볼(1526)의 하부 영역과 대응하는 형상으로 제공될 수 있다. 회전판(1522)은 저면(1522a) 및 상면(1522b)을 가진다. 회전판(1522)의 상면(1522b)은 대체로 평평하게 제공될 수 있다. 회전판(1522)의 하면(1522a)에는 홈(1521)이 형성 될 수 있다. 홈(1521)의 볼(1526)의 상부 영역과 대응하는 형상으로 제공될 수 있다. 볼(1526)은 회전판(1522)과 고정판(1524) 사이에 위치될 수 있다. 볼(1526)의 상부 영역은 회전판(1522)의 홈(1521)에 삽입되고, 볼(1526)의 하부 영역은 고정판(1524)의 홈(1525)에 삽입될 수 있다. 볼(1526)의 회전에 의해 회전판(1522)은 고정판(1524)에 대해 회전될 수 있다.
다시 도 23을 참조하면, 부하 측정기(1540)는 처리 기판(100)이 가압 될 때 각각의 누름 부재의 가압력을 측정한다. 측정된 가압력은 전기적인 신호로 변경되어 제어기(470)로 전송될 수 있다. 부하 측정기(1540)로는 로드 셀(load cell)이 사용될 수 있다. 로드 셀(1540)은 조인트(1520)의 아래에 배치될 수 있다. 액튜에이터(1560)는 조인트(1520)를 상하로 이동시키고, 하부 스테이지(440)가 상부 스테이지(430)에 대해 처리 기판(100)을 가압하도록 한다. 액튜에이터(1560)는 모터를 포함할 수 있다. 제어기(470)는 부하 측정기(1540)에서 전송된 신호에 근거하여 모터의 출력을 제어할 수 있다. 제어기(470)는 각각의 액튜에이터(1560)에서 모터의 출력을 서로 독립적으로 제어할 수 있다.
도 23의 실시 예에 의하면, 하부 스테이지(440)를 지지하는 회전판(1522)이 고정판(1524)에 대해 회전 가능하므로, 하부 스테이지(440)의 수평도를 조절할 수 있다. 따라서 처리 기판에 대해 가압이 이루어지는 동안 상부 스테이지(430)와 하부 스테이지(440)를 서로 평행하게 유지할 수 있다. 또한, 처리 기판(100)이 가압되는 동안, 각 누름 부재(500)에서 처리 기판에 인가하는 가압력을 개별적으로 제어할 수 있으므로 처리 기판(100)에 장착된 반도체 칩들(140) 간에 균일한 가압력을 제공할 수 있다.
상술한 예에서는 세 개의 누름 부재(1500)가 제공되는 것으로 도시하였으나, 누름 부재(1500)는 두 개 또는 네 개 이상으로 제공될 수 있다.
다음에는 누름 부재로 처리 기판을 가압하는 방법의 일 예를 설명한다.
도 25는 도 23의 누름 부재들을 가지고 처리 기판을 가압하는 가압 방법의 일 예를 보여주는 플로우 차트이고, 도 26 내지 도 30은 도 23의 누름 부재들을 가지고 처리 기판을 가압하는 과정의 일 예를 보여주는 도면들이다.
도 25를 참조하면, 가압 방법은 프리 설정 단계(pre-setting step)(S110), 조정 단계(S120), 로딩 단계(S130), 그리고 가압 단계(S140)를 가진다. 프리 설정 단계(S110)에서는 처리 기판(100)이 제공되지 않은 상태에서 각각의 누름 부재들(1500)이 하부 스테이지(440)에 인가하는 가압력의 초기 설정 부하값을 결정한다. 조정 단계(S120)에서는 처리 기판(100)에서 반도체 칩들(140)의 수 및 크기를 고려하여 초기 설정 부하값을 증감함으로써 조정 부하값을 결정한다. 로딩 단계(S130)에서는 처리 기판(140)이 하부 스테이지(440)에 놓인다. 이후 가압 단계(S140)가 이루어진다. 가압 단계(S140)는 고정 가압 단계(S142)와 가변 가압 단계(S144)를 가진다. 고정 가압 단계(S142)에서는 누름 부재(500)들이 처리 기판(140)을 조정 부하값의 일정 비율까지 1차 가압한다, 이후, 가변 가압 단계(S144)에서는 부하 측정기(1540)에서 측정된 값에 근거하여 각각의 누름 부재(500)들의 가압력을 조절하면서 조정 부하값까지 처리 기판(100)을 2차 가압한다.
이하, 도 26 내지 도 30을 참조하며, 프리 설정 단계(S110), 조정 단계(S120), 로딩 단계(S130), 및 가압 단계(S140)에 대해 순차적으로 설명한다. 도 26 및 도 27은 프리 설정 단계(S110)를 순차적으로 보여주는 도면들이고, 도 28은 로딩 단계(S130)를 보여주는 도면이고, 도 29 및 도 30은 각각 고정 가압 단계(S142)와 가변 가압 단계(S144)를 보여주는 도면들이다.
도 26과 도 27을 참조하면, 프리 설정 단계(S110)는 하부 스테이지(440)에 처리 기판(100)이 제거된 상태에서 이루어진다. 먼저, 도 26과 같이, 하부 스테이지(440)와 상부 스테이지(430)는 서로 이격된 상태로 제공된다. 이때 하부 스테이지(440)의 상면(441)은 대체로 선 ℓ11 과 평행하고, 상부 스테이지(430)의 저면(431)은 대체로 선 ℓ12와 평행하다. 선 ℓ11과 선 ℓ12는 평행하지 않을 수 있다. 이후, 도 27과 같이 하부 스테이지(440)가 승강되고, 하부 스테이지(440)가 상부 스테이지(430)에 접촉된다. 각각의 부하 측정기(1540)에서 측정된 값의 차이가 설정 범위 이내가 되도록 각각의 누름 부재(1500)가 하부 스테이지(440)에 인가하는 가압력의 크기를 개별적으로 조절한다. 부하 측정기(1540)에 측정된 값의 차이가 설정 범위가 되면, 하부 스테이지(440)의 상면과 상부 스테이지(430)의 하면은 각각 대체로 선 ℓ12와 평행하게 된다. 각각의 누름 부재(1500)에서 하부 스테이지(440)에 인가하는 가압력을 초기 설정 부하값으로 정한다. 예컨대, 세 개의 누름 부재(1500)가 사용된 경우, 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 초기 설정 부하값을 각각 Fs1, Fs2, 그리고 Fs3이라 한다.
조정 단계(S120)에서는 조정 부하값을 결정한다. 이하 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 2 누름 부재(1500c)의 조정 부하값을 각각 Fr1, Fr2, 그리고 Fr3이라 한다. 처리 기판(100)에서 반도체 칩(140)의 크기 및 수를 고려하여, 총 부하값(total load)인 Ft를 설정한다. 이후, 각 누름 부재(1500a, 1500b, 1500c)들에서 인가하는 가압력의 합이 총 부하값(Ft)과 동일하도록 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 조정 부하값(Fr1, Fr2, Fr3)을 결정한다. 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 조정 부하값(Fr1, Fr2, Fr3)은 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 초기 설정 부하값(Fs1, Fs2, Fs3)들 각각을 설정된 비율로 증가 또는 감소시킴으로써 정해질 수 있다. 일 예에 의하면, 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 조정 부하값(Fr1, Fr2, Fr3)은 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 초기 설정값들을 동일한 비율로 증가 또는 감소시킴으로써 정해질 수 있다. 이때, Fr1, Fr2, Fr3 Fs1, Fs2, 그리고 Fs3 간에 관계식은 아래 수학식 1과 같으며, k1는 0보다 큰 실수이다.
Figure 112013076424865-pat00001
다음에 로딩 단계(S130)가 수행된다. 로딩 단계(S130)에서 도 28과 같이 처리 기판(100)이 하부 스테이지(440)에 놓인다.
가압 단계(S140)에서는 하부 스테이지(440)와 상부 스테이지(430)로 처리 기판을 가압한다. 먼저, 도 29와 같이 고정 가압 단계(S142)가 수행되고, 이후에 도 30과 같이 가변 가압단계가 수행된다.
고정 가압 단계(S142)에서는 각각의 누름 부재(1500)의 부하 측정기(1540)에서 측정된 값에 관계없이 각각의 누름 부재(1500)가 기설정된 초기 부하값까지 처리 기판(100)에 가압력을 제공한다. 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 초기 부하값은 각각 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 조정 부하값(Fr1, Fr2, Fr3)보다 작은 크기로 제공된다. 일 예에 의하면, 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 초기 부하값은 각각 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 조정 부하값(Fr1, Fr2, Fr3)을 설정 비율로 감소시킴으로써 정해질 수 있다. 예컨대, 제 1 누름 부재(1500a), 제 2 누름 부재(1500b), 그리고 제 3 누름 부재(1500c)의 초기 부하값을 각각 Fc1, Fc2, 그리고 Fc3라 할 때, Fc1, Fc2, Fc3, Fr1, Fr2, 그리고 Fr3 간에 관계식은 아래 수학식 2와 같으며, k2는 0보다 크고 1보다 작은 실수이다. 일 예에 의하면 k2는 0.5 이상이고 0.9 이하일 수 있다. 예컨대, k2는 0.8일 수 있다. 고정 가압 단계(S142) 동안에, 하부 스테이지(440)의 상면과 하부 스테이지(440)의 상면 각각은 대체로 선 ℓ12와 평행을 유지한다.
Figure 112013076424865-pat00002
가변 가압 단계(S144)에서는 초기 부하값(Fc1, Fc2, Fc3)보다 더 큰 힘인 최종 부하값까지 각각의 누름 부재(1500)가 처리 기판(100)에 가압력을 제공한다. 이때 각각의 누름 부재(1500)의 부하 측정기(1540)에서 측정된 값에 근거하여, 이들 측정값들이 동일한 값 또는 그 차이가 설정 범위 내에 유지하도록 제 1 누름 부재(1500), 제 2 누름 부재(1500), 그리고 제 3 누름 부재(1500) 각각이 하부 스테이지(440)에 가하는 가압력을 개별적으로 조절한다. 가변 가압 단계(S144)에서 제 1 누름 부재(1500), 제 2 누름 부재(1500), 그리고 제 3 누름 부재(1500)의 합이 총 부하값인 Ft와 동일하거나 그 차이가 기설정범위 이내가 될 때까지 제 1 누름 부재(1500), 제 2 누름 부재(1500), 그리고 제 3 누름 부재(1500)가 하부 스테이지(440)에 인가하는 가압력을 증가시키고, 이후 설정된 시간 동안 그 가압력을 유지한다. 가변 가압 단계(S144)에서 상부 스테이지(430)의 하면은 선 ℓ12와 평행하게 유지되고, 하부 스테이지(440)의 상면은 대체로 선 ℓ13과 평행하게 된다. 여기서 선 ℓ12와 선 ℓ13는 서로 평행하지 않을 수 있다.
본 실시 예에 의하면, 처리 기판(100)을 가압할 때 부하 측정기(1540)에서 측정된 값에 근거하여, 각 누름 부재들(1500a, 1500b, 1500c)이 처리 기판(100)에 인가하는 가압력을 개별적으로 조정한다. 따라서 처리 기판(100)의 반도체 칩(140)들 각각에 균일한 가압력을 제공할 수 있다.
또한, 반도체 칩(140)에 충분한 가압력이 인가되지 않은 상태에서 부하 측정기(1540)에서 측정된 값에 근거하여 각 누름 부재(1500a, 1500b, 1500c)의 가압력을 개별적으로 조절되면, 반도체 칩(140)이 측 방향으로 이동되어 기판(120)과 반도체 칩(140) 간에 또는 반도체 칩들(140) 간에 정렬이 틀어질 수 있다. 본 실시 예에서는 가압 단계(S140)를 고정 가압 단계(S142)와 가변 가압 단계(S144)로 나누어 처리 기판(100)을 가압하므로, 상술한 문제를 최소화할 수 있다.
도 31은 누름 부재의 다른 예가 도시된 사시도이다.
도 31을 참조하면, 하나의 누름 부재(2500)가 하부 스테이지(440)의 저면에 연결된다. 누름 부재(2500)는 그 길이 방향이 하부 스테이지(440)의 중심축을 따라서 위치될 수 있다. 누름 부재(2500)는 조인트(2520)와 액튜에이터(2560)를 가질 수 있다. 조인트(2520)는 하부 스테이지(440)에 결합될 수 있다. 조인트(2520)는 하부 스테이지(440)의 수평도를 조절할 수 있는 구조로 제공될 수 있다. 액튜에이터(2560)는 조인트(2520)를 상하로 이동시키고, 하부 스테이지(440)가 상부 스테이지(430)를 가압시키도록 한다. 액튜에이터(2560)는 모터를 포함할 수 있다.
도 32는 도 31의 조인트의 일 예를 보여주는 도면이다.
도 32를 참조하면, 조인트(2520)는 회전판(2720), 고정판(2740), 그리고 락 부재(lock member)(2770)를 가진다. 회전판(2720)과 고정판(2740)은 상하로 이격된 상태로 서로 접촉되게 위치될 수 있다. 회전판(2720)은 하부 스테이지(440)에 고정 결합될 수 있다. 고정판(2740)은 액튜에이터(2560)에 결합될 수 있다. 고정판(2740)은 저면(2742) 및 상면(2744)을 가진다. 고정판(2740)의 저면(2742)은 대체로 평평하게 제공될 수 있다. 고정판(2740)의 상면(2744)에는 오목부(2741)가 형성될 수 있다. 오목부(2741)는 곡면으로 제공될 수 있다. 회전판(2720)은 상면(2722) 및 저면(2724)을 가진다. 회전판(2720)의 상면(2722)은 대체로 평평하게 제공될 수 있다. 회전판(2720)의 하면(2724)에는 볼록부(2721)가 형성될 수 있다. 볼록부(2721)는 고정판(2740)의 오목부(2741)와 대응하는 형상으로 제공될 수 있다. 회전판(2720)의 볼록부(2721)는 고정판(2740)의 오목부(2741) 내에 삽입된다. 회전판(2720)의 볼록부(2721)는 고정판(2740)의 오목부(2741) 내에서 회전될 수 있다. 상술한 바와 달리 오목부(2741)는 회전판(2720)에 제공되고, 볼록부(2721)는 고정판(2740)에 제공될 수 있다.
락 부재(2770)는 고정판(2740)에 대한 회전판(2720)의 회전을 허여 또는 제한할 수 있다. 일 예에 의하면, 락 부재(2770)는 삽입체(2760) 및 압력 조절 라인(2755)을 가질 수 있다. 회전판(2720) 및 고정판(2740)의 내부에는 내부 공간(2730)이 제공될 수 있다. 내부 공간(2730)에는 삽입체(2760)이 위치된다. 일 예에 의하면, 내부 공간(2730)은 제 1 영역(2731), 제 2 영역(2732), 그리고 제 3 영역(2733)을 가진다. 제 1 영역(2731)은 회전판(2720)의 내부에 형성될 수 있다. 제 2 영역(2732)은 고정판(2740)의 내부에 형성될 수 있다. 제 3 영역(2733)은 고정판(2740)과 회전판(2720)이 접촉된 상태에서 제 1 영역(2731)에서부터 제 2 영역(2732)까지 연장되게 형성될 수 있다. 상부에서 바라볼 때 제 1 영역(2731) 및 제 2 영역(2732)은 각각 제 3 영역(2733)보다 큰 면적으로 제공될 수 있다. 일 예에 의하면, 상부에서 바라볼 때 제 2 영역(2732)은 제 1 영역(2731)보다 크게 제공될 수 있다. 상술한 구조로 인해 제 1 영역(2731)과 제 3 영역(2733)의 경계에, 그리고 제 2 영역(2732)과 제 3 영역(2733)의 경계에는 단차가 형성된다.
삽입체(2760)는 제 1 부분(2762), 제 2 부분(2764), 그리고 제 3 부분(2766)을 가진다. 제 1 부분(2762)과 제 2 부분(2764)은 서로 상하 방향으로 이격되게 위치된다. 제 3 부분(2766)은 제 1 부분(2762)으로부터 제 2 부분(2764)까지 연장될 수 있다. 상부에서 바라볼 때 제 1 부분(2762) 및 제 2 부분(2764)은 각각 제 3 부분(2766)보다 큰 면적으로 제공될 수 있다. 일 예에 의하면, 제 2 부분(2764)은 제 1 부분(2762)보다 큰 면적으로 제공될 수 있다. 상술한 구조로 인해 제 1 부분(2762)과 제 3 부분(2766)의 경계에, 그리고 제 2 부분(2764)과 제 3 부분(2766) 의 경계에 단차가 형성된다. 상부에서 바라볼 때, 제 1 부분(2762)은 제 1 영역(2731)보다 작고, 제 3 영역(2733)보다는 큰 면적으로 제공된다. 또한, 상부에서 바라볼 때 제 2 부분(2764)은 제 2 영역(2732)에 대응하는 면적으로 제공되고, 제 3 영역(2733)보다는 큰 면적으로 제공될 수 있다. 또한, 상부에서 바라볼 때 제 3 부분(2766)은 제 3 영역(2733)보다 작은 면적으로 제공될 수 있다. 제 1 부분(2762)의 상하 방향의 길이는 제 1 영역(2731)의 상하 방향의 길이보다 짧게 제공되고, 제 2 부분(2764)의 길이는 제 2 영역(2732)의 길이보다 짧게 제공될 수 있다. 삽입체(2760)의 제 1 부분(2762), 제 2 부분(2764), 그리고 제 3 부분(2766)은 각각 고정판(2740) 및 회전판(2720)의 내부 공간(2730)에서 제 1 영역(2731), 제 2 영역(2732), 그리고 제 3 영역(2733)에 위치된다. 상술한 구조로 인해, 삽입체(2760)가 고정판(2740) 및 회전판(2720)의 내부 공간에 삽입된 상태에서 회전판(2720)은 고정판(2740)에 대해 일정 각도 회전될 수 있다.
압력 조절 라인(2755)은 상부 라인(2751) 및 하부 라인(2752)을 가진다. 상부 라인(2751)과 하부 라인(2752)은 각각 고정판(2740)에 형성된 제 2 영역(2732)에 연결된다. 상부 라인(2751)은 삽입체(2760)의 제 2 부분(2764)보다 상측에서 제 2 영역(2732)에 연결되고, 하부 라인(2752)은 삽입체(2760)의 제 2 부분(2764)보다 하측에서 제 2 영역(2732)에 연결된다. 일 예에 의하면, 상부 라인(2751)은 제 2 영역(2732)을 정의하는 면들 중 상면(2748)에 연결되고, 하부 라인(2752) 제 2 영역(2732)을 정의하는 면들 중 하면(2746)에 연결될 수 있다. 상부 라인(2751) 및 하부 라인(2752)에는 각각 밸브(2753, 2754)가 장착된다. 밸브(2753, 2754)는 개폐 밸브 일 수 있다. 상부 라인(2751)과 하부 라인(2752) 중 적어도 하나는 압력 조절원(2758)과 연결될 수 있다. 일 예에 의하면, 압력 조절원(2758)은 가스 공급원이고, 상부 라인(2751)은 압력 조절원(2758)과 연결될 수 있다. 상부 라인(2751)을 통해 제 2 영역(2732)으로 가스가 공급되면, 내부 공간(2730) 내에서 삽입체(2760)는 하강하고, 삽입체(2760) 중 제 1 부분(2762)의 하단은 회전판(2720)의 제 1 영역(2731)을 정의하는 바닥면을 누른다. 이 상태에서 고정판(1524)에 대한 회전판(2720)의 회전이 제한된다. 선택적으로 하부 라인(2752)에는 감압 부재(도시되지 않음)가 연결되고, 상부 라인(2751)을 통해 가스가 공급되는 동안 하부 라인(2752)에는 진공이 인가될 수 있다.
선택적으로 도 33과 같이 압력 조절원(2758a)은 감압 부재로 제공되고, 하부 라인(2752)은 압력 조절원(2758a)과 연결될 수 있다. 감압 부재는 진공 펌프일 수 있다. 하부 라인(2752)을 통해 제 2 영역(2732)으로 진공이 인가되면, 내부 공간(2730) 내에서 삽입체(2760)가 하강되고, 삽입체(2760) 중 제 1 부분(2762)의 하단은 회전판(2720)의 제 1 영역(2731)을 정의하는 바닥면을 누른다. 이 상태에서 고정판(1524)에 대한 회전판(2720)의 회전이 제한된다.
도 34는 도 31의 누름 부재를 가지고 처리 기판을 가압하는 방법의 일 예를 보여주는 플로우 차트이고, 도 35 내지 도 39는 도 31의 누름 부재를 가지고 처리 기판을 가압하는 과정의 일 예를 보여주는 도면들이다.
도 34를 참조하면, 가압 방법은 프리 설정 단계(S210), 조인트 락 단계(S220), 조정 단계(S230), 로딩 단계(S240), 그리고 가압 단계(S250)를 가진다. 프리 설정 단계(S210)에서는 처리 기판(100)이 제공되지 않은 상태에서 하부 스테이지(440)와 상부 스테이지(430) 간에 평행이 이루어지도록 한다. 조인트 락 단계(S230)에서는 하부 스테이지(440)와 상부 스테이지(430) 간에 평행이 유지된 상태에서 하부 스테이지(440)의 수평도를 고정시킨다. 조정 단계(S230)에서는 처리 기판(100)에서 반도체 칩(140)의 수 및 크기를 고려하여 처리 기판(100)에 인가할 가압력을 설정한다. 로딩 단계(S240)에서는 처리 기판(100)이 하부 스테이지(440)에 놓인다. 이후 가압 단계(S250)에는 상술한 하부 스테이지(440)의 수평도를 고정한 상태에서 조정 단계(S230)에서 설정된 가압력으로 처리 기판을 가압한다.
이하, 도 35 내지 도 39를 참조하며, 프리 설정 단계(S210), 조인트 락 단계(S220), 조정 단계(S230), 로딩 단계(S240), 및 가압 단계(S250)에 대해 순차적으로 설명한다. 도 35와 도 36은 프리 설정 단계(S210)를 보여주는 도면들이고, 도 37은 조인트 락 단계(S220)를 보여주고, 도 38은 로딩 단계(S240)를 보여주는 도면이고, 도 39는 가압 단계(S250)를 보여주는 도면들이다.
도 35과 도 36을 참조하면, 프리 설정 단계(S210)는 하부 스테이지(440)에 처리 기판(100)이 제공되지 않은 상태에서 이루어진다. 먼저, 도 35과 같이, 하부 스테이지(440)와 상부 스테이지(430)는 서로 이격된 상태로 위치된다. 이때 하부 스테이지(440)의 상면(441)은 대체로 선 ℓ21 과 평행하고, 상부 스테이지(430)의 저면(431)은 대체로 선 ℓ22와 평행하다. 선 ℓ21과 선 ℓ22는 평행하지 않을 수 있다. 이후, 도 36과 같이 하부 스테이지(440)가 승강되고, 하부 스테이지(440)가 상부 스테이지(430)에 접촉된다. 이때, 회전판(2720)은 고정판(2740)에 대해 회전 가능한 상태로 제공되어, 하부 스테이지(440)의 상면과 상부 스테이지(430)의 저면이 서로 평행하도록 회전판(2720)의 수평도가 조절된다.
조인트 락 단계(S220)에서는 회전판(2720)과 고정판(2740)이 평행을 유지한 상태에서 락 부재(2770)이 고정판(2740)에 대한 회전판(2720)의 회전이 제한한다.
조정 단계(S230)에서는 처리 기판을 가압할 때 요구되는 누름 부재의 가압력을 결정한다. 가압력은 처리 기판(100)에서 반도체 칩(140)의 크기 및 수를 고려하여 결정된다.
이후, 로딩 단계(S240)에서는 도 38과 같이 처리 기판(100)이 하부 스테이지(440)에 놓인다.
가압 단계(S250)에서는 하부 스테이지(440)와 상부 스테이지(430)로 처리 기판(100)을 가압한다. 누름 부재(2500)는 조정 단계(S230)에서 결정된 가압력을 처리 기판(100)에 인가한다. 가압 단계(S250) 동안 락 부재(2770)는 고정판(2740)에 대한 회전판(2720)의 회전을 계속적으로 제한한다.
본 실시 예에 의하면, 처음에 하부 스테이지(440)와 상부 스테이지(430)가 평행하도록 하부 스테이지(440)의 수평도를 조절하고, 이후 하부 스테이지(440)의 수평도가 고정된다. 이후, 가압 단계(S250)에서 회전판(2720)의 수평도가 고정된 상태에서 처리 기판(100)에 대해 가압이 이루어지므로 상부 스테이지(430)와 하부 스테이지(440)가 평행을 유지한 상태에서 처리 기판(100)을 계속적으로 가압할 수 있다.
도 40은 도 31의 조인트의 다른 예를 보여준다. 도 40을 참조하면, 조인트(2540)는 회전판(2542), 고정판(2544), 그리고 락 부재(2549)를 가진다. 회전판(2542) 및 고정판(2544)은 도 32의 회전판(2720) 및 고정판(2740)과 대체로 동일 또는 유사한 구조를 가진다. 락 부재(2749)는 전자석(2546) 및 전류 인가기(2548)를 가진다. 전자석(2546)은 고정판(2544)과 회전판(2542) 사이에 제공될 수 있다. 선택적으로 전자석(2546)은 오목부(2544a)와 인접한 위치에서 고정판(2544) 내에 위치될 수 있다. 전자석(2546)은 오목부(2544a)와 동일한 곡률을 가질 수 있다. 회전판(2542)은 금속 재질로 제공될 수 있다. 전류 인가기(2548)는 전선(2545)을 통해 전자석(2546)에 전류를 제공한다. 전선(2545)에는 스위치(2547)가 제공될 수 있다. 스위치(2547)가 오프 상태인 경우, 회전판(2720)은 고정판(2544)에 대해 회전할 수 있다. 스위치(2547)가 온 상태인 경우, 회전판(2720)은 자력에 의해 고정판(1524)에 고정되고, 고정판(1524)에 대한 회전판(2720)의 회전은 제한된다. 선택적으로 회전판(2720)은 금속 재질로 제공되고, 전자석(2546)은 고정판(1524)의 볼록부(2542a) 내에 제공될 수 있다.
상술한 예에서는 상부 스테이지가 고정되고, 하부 스테이지가 상하로 이동되는 것으로 설명하였다. 그러나 이와 달리 하부 스테이지가 고정되고, 상부 스테이지가 상하로 이동될 수 있다.
다음에는 도 41 내지 47을 참고하여, 본딩 공정을 수행하는 방법에 대해 설명한다. 도 41은 본 발명의 일 실시 예에 따른 본딩 공정을 순차적으로 보여주는 플로우 차트이다. 도 42 내지 도 47은 본딩 공정을 수행하는 동안 각 단계에서 NCF와 솔더의 상태를 보여주는 도면들이다.
도 41을 참조하면, 본딩 공정은 제 1 용융 단계(S310), 소성 변형 단계(S320), 경화 단계(S330), 제 2 용융 단계(S340), 그리고 냉각 단계(S350)를 포함한다. 처음에 처리 기판(100)이 본딩 유닛(401)에 로드된다. 제 1 용융 단계(S310)에서는 가열에 의해 NCF(146)가 녹아서 액체 상태로 상 변화한다. 소성 변형 단계(S320)에서는 가압에 의해 반도체 칩(140)들에 제공된 솔더(142)가 소성 변형된다. 경화 단계(S330)에서는 NCF(146)가 경화되어 고체 상태로 상 변화한다. 제 2 용융 단계(S340)에서는 가압 및 가열에 의해 솔더(142)가 녹아서 액체 상태로 상 변화되고 솔더(142)가 패드(122, 144)에 접합된다. 냉각 단계(S350)에서는 솔더(142)가 패드(122, 144)에 접합된 상태로 고체 상태로 된다.
도 42는 처리 기판(100)이 하부 스테이지(440)에 로드된 상태를 보여주고, 도 43 내지 도 47은 각각 제 1 용융 단계(S310), 소성 변형 단계(S320), 경화 단계(S330), 제 2 용융 단계(S340), 그리고 냉각 단계(S350)를 보여준다. 도 42 내지 도 46에서 내부가 빗금으로 채워진 솔더(142) 및 NCF(146)는 고체 상태를 나타내고, 내부가 점으로 채워진 솔더(142) 및 NCF(146)는 액체 상태를 나타낸다. 또한, 도면에서 Tt는 상부 가열기(462)의 온도이고, Tb는 하부 가열기(464)의 온도이며, P는 처리 기판(100)에 인가하는 가압력이다.
이하, 도 42 내지 도 47을 참고하여 각각의 단계에 대해 설명한다. 여기에서 처리 기판은 도 1의 처리 기판(100)을 예로 들어 설명한다. 본딩 공정은 도 8의 본딩 유닛(401)에 의해 수행되는 경우를 예로 들어 설명한다.
도 42와 같이 처리 기판(100)이 하부 스테이지(440)에 로드되면, 하부 스테이지(440)가 승강한다. 상부 칩(140a)과 하부 칩(140b)에서 NCF(146)와 솔더(142)는 모두 고체 상태이다.
다음에 제 1 용융 단계(S310)가 수행된다. 도 43과 같이 상부 가열기(462)와 하부 가열기(464)가 처리 기판(100)을 제 1 온도(T1)로 가열한다. 제 1 온도(T1)는 NCF(146)의 용융점 이상의 온도이고, 동시에 솔더(142)의 용융점보다 낮은 온도이다. 일 예에 의하면, 제 1 온도(T1)는 약 섭씨 120도(℃) 일 수 있다. 상부 칩(140a) 및 하부 칩(140b)에서 NCF(146)는 가열에 의해 각각 액체 상태로 상 변화되고, 상부 칩(140a)과 하부 칩(140b)에서 솔더(142)는 고체 상태를 유지한다.
다음에, 소성 변형 단계(S320)가 수행된다. 도 44와 같이 NCF(146)가 액체 상태로 유지한 상태에서 하부 스테이지(440)와 상부 스테이지(430)에 의해 처리 기판이 제 1 압력(P1)으로 가압된다. 이때 상부 가열기(462)와 하부 가열기(464)는 모두 제 1 온도(T1)로 유지될 수 있다. 상부 칩(140a)과 하부 칩(140b)에서 솔더(142)는 고체 상태를 유지한다. 상부 칩(140a)의 솔더(142)는 하부 칩(140b)의 상면에 형성된 패드(144)와 면 접촉하고, 하부 칩(140b)의 솔더(142)는 기판(120)에 형성된 패드(122)와 면 접촉한다.
다음에, 경화 단계(S330)가 수행된다. 도 45와 같이, 상부 가열기(462)와 하부 가열기(464)는 경화 설정 시간(ts) 동안 제 2 온도(T2)로 유지된다. 경화 설정 시간(Ts)은 제 2 온도(T2)의 크기에 따라 정해질 수 있다. 예컨대, 제 2 온도(T2)가 낮을수록 경화 설정 시간(Ts)은 길게 설정되고, 제 2 온도(T2)가 높을수록 경화 설정 시간(Ts)는 짧게 설정될 수 있다. 경화 설정 시간(Ts)이 길면, 본딩 유닛(401)의 처리량이 감소한다. 상부 가열기(462)와 하부 가열기(464)의 온도가 높게 제공되어 경화 설정 시간(Ts)이 짧으면, NCF(146)가 완전히 경화되기 전에 솔더(142)가 녹을 수 있다. 일 예에 의하면, 경화 설정 시간(Ts)은 1분에서 20분 사이에서 설정될 수 있다. 제 2 온도(T2)는 솔더(142)의 용융점보다 낮은 온도로 제공된다. 예컨대, 제 2 온도(T2)는 제 1 온도(T1)와 동일하게 설정될 수 있다. 경화 단계(S330)에서 처리 기판(100)은 제 2 압력(P2)으로 가압될 수 있다. 경화 단계(S330)에서 처리 기판(100)을 가열하면서 이와 동시에 가압하면, NCF(146)의 경화에 소요되는 시간을 줄일 수 있다. 선택적으로 경화 단계(S330)에서, 처리 기판(100)의 가압 없이 처리 기판(100)의 가열만 이루어질 수 있다. 제 2 압력(P2)는 제 1 압력(P1)과 동일 또는 상이할 수 있다.
NCF(146)의 경화가 완료되면, 제 2 용융 단계(S340)가 수행된다. 도 46과 같이, 상부 가열기(462)와 하부 가열기(464)는 제 3 온도(T3)로 처리 기판(100)을 가열한다. 제 3 온도(T3)는 솔더(142)의 용융점 이상의 온도이다. 예컨대, 제 3 온도(T3)는 약 섭씨 270도(℃)일 수 있다. 일반적으로 경화된 NCF(146)는 이후 높은 온도로 가열하더라도 액체로 상변화되지 않는다. 따라서 제 3 온도(T3) 이상의 온도로 처리 기판(100)을 가열하면, 상부 칩(140a)과 하부 칩(140b)에서 솔더(142)는 용융되어 액체 상태로 상 변화되나, NCF(146)는 고체 상태를 유지한다. 가열이 이루어지는 동안 처리 기판은 제 3 압력(P3)으로 가압된다. 제 3 압력(P3)은 제 1 압력(P1)과 동일한 압력이거나, 이보다 큰 압력일 수 있다. 상술한 가열 및 가압에 의해 솔더(142)가 용융되고, 상부 칩(140a)의 솔더(142)와 하부 칩(140b)의 패드(144), 그리고 하부 칩(140b)의 솔더(142)와 기판(120)의 패드(22)가 접합된다.
제 2 용융 단계(S340)에서 NCF(146)와 솔더(142)가 모두 액체 상태인 경우 처리 기판(100)을 가압시, 상부 칩(120a)과 하부 칩(120b) 간에 또는 기판(120)과 하부 칩(120b) 간에 정렬 상태가 틀어질 수 있다. 그러나 본 실시 예와 같이 NCF(146)가 경화된 상태에서 처리 기판(100)을 가압하면 상부 칩(120a)과 하부 칩(120b) 간에 그리고 기판(120)과 하부 칩(120b) 간에 정렬 상태를 유지할 수 있다.
다음에 냉각 단계(S350)가 수행된다. 냉각 단계(S350)에서 처리 기판(100)은 강제 냉각될 수 있다. 솔더(142)는 냉각에 의해 고체 상태로 상 변화되고, 상부 칩(140a)의 솔더(142)와 하부 칩(140b)의 패드(144), 그리고 하부 칩(140b)의 솔더(142)와 기판(120)의 패드(122)의 접합이 완료된다. 강제 냉각은 상부 스테이지(430)와 하부 스테이지(440)에 제공된 냉각 부재(도시되지 않음)에 의해 이루어질 수 있다.
상술한 경화 단계(S330) 및 가압 단계(S140)에서 가압은 도 25 또는 도 34와 같은 방법에 의해 수행될 수 있다.
도 48은 처리 기판이 도 2의 처리 기판(101)인 경우 제 2 용융 단계(S340)의 일 예를 보여준다. 상술한 바와 같이, 도 2의 처리 기판(101)에서 하부 칩(140b)의 솔더(142)는 기판(120)의 패드(122)와 접합이 완료된 상태로 본딩 유닛에 로드된다. 본딩 유닛(401)은 상부 칩(140a)의 솔더(142)와 하부 칩(140b)의 패드(144)에 대해 본딩 공정을 수행한다. 본딩 유닛(401)은 처리 기판(101)에 대해 제 1 용융 단계(S310), 소성 변형 단계(S320), 경화 단계(S330), 제 2 용융 단계(S340), 그리고 냉각 단계(S350)를 수행한다. 제 1 용융 단계(S310), 소성 변형 단계(S320), 경화 단계(S330), 그리고 냉각 단계(S350)는 도 43 내지 도 45, 그리고 도 47과 동일하게 수행될 수 있다.
제 2 용융 단계(S340)에서, 상부 가열기(462)와 하부 가열기(464)는 서로 상이한 온도로 처리 기판(101)을 가열한다. 일 예에 의하면, 상부 가열기(462)는 제 3 온도(T3)로 처리 기판(101)을 가열하고, 하부 가열기(464)는 제 4 온도(T4)로 처리 기판(101)을 가열할 수 있다. 제 3 온도(T3)는 제 4 온도(T4)보다 높은 온도이며, 상술한 바와 같이 솔더(142)의 용융점 이상의 온도이다. 제 4 온도(T4)는 솔더(142)의 용융점보다 낮은 온도이다. 일 예에 의하면, 제 4 온도(T4)는 상술한 제 1 온도(T1) 일 수 있다. 따라서 본딩 공정을 수행하고자 하는 상부 칩(140a)의 솔더(142)는 액체 상태로 상 변화하나, 본딩이 완료된 하부 칩(140b)의 솔더(142)는 용융되지 않고 고체 상태를 유지한다. 선택적으로 하부 가열기(464)는 처리 기판(101)을 가열하지 않고, 상부 가열기(462)만 처리 기판(101)을 가열할 수 있다.
도 49는 도 5의 기판 제조 설비의 다른 예를 개략적으로 보여주는 도면이다.
도 49를 참조하면, 기판 제조 설비(20)는 마운터 장치(2200), 검사 장치(2300), 본딩 장치(2400)를 가진다. 검사 장치(2300)는 마운팅 검사 유닛(2301)과 본딩 검사 유닛(2302)을 가질 수 있다. 본딩 장치(2400)는 경화 유닛(2401)과 접합 유닛(2402)을 가진다. 마운터 장치(2200), 마운팅 검사 유닛(2301), 본딩 검사 유닛(2302)은 도 5의 마운터 장치(200), 마운팅 검사 유닛(301), 본딩 검사 유닛(302)과 동일하게 제공될 수 있다. 마운터 장치(2200), 마운팅 검사 유닛(2301), 경화 유닛(2401), 본딩 검사 유닛(2302), 그리고 접합 유닛(2402)은 순차적으로 배치될 수 있다. 인접하는 장치 또는 유닛들 사이에는 반송 유닛(2500)이 제공될 수 있다. 경화 유닛(2401)과 접합 유닛(2402)은 각각 도 8의 경화 유닛(401)과 동일한 구조로 제공될 수 있다.
경화 유닛(2401)은 도 41의 본딩 공정들 중 제 1 용융 단계(S310), 소성 변형 단계(S320), 그리고 경화 단계(S330)를 수행할 수 있다. 접합 유닛(2402)은 도 41의 본딩 공정들 중 제 2 용융 단계(S340)와 냉각 단계(S350)를 수행할 수 있다. 본딩 검사 유닛(2302)은 경화 단계(S330)가 완료되고, 제 2 용융 단계(S340)를 수행하기 전에 반도체 칩들(140) 간에, 또는 반도체 칩(140)과 기판(120) 간에 정렬 상태를 검사할 수 있다.
도 50은 도 5의 기판 제조 설비의 다른 예를 개략적으로 보여주는 도면이다. 일 예에 의하면, 도 50의 기판 제조 설비(30)는 도 2의 처리 기판(101)에 대해 본딩 공정을 수행할 수 있다. 상술한 바와 같이 도 2의 처리 기판(101)에서 하부 칩(140b)의 솔더(142)는 기판(120)의 패드(122)와 접합된 상태에서 본딩 장치로 로드된다.
도 50을 참조하면, 기판 제조 설비(30)는 마운터 장치(3200), 검사 장치(3300), 그리고 본딩 장치(3400)를 가진다. 검사 장치(3300)는 마운팅 검사 유닛(3301)과 본딩 검사 유닛(3302)을 가질 수 있다. 본딩 장치(3400)는 경화 유닛(3401)과 리플로우 유닛(3402)을 가질 수 있다. 마운터 장치(3200), 마운팅 검사 유닛(3301), 경화 유닛(3401), 그리고 본딩 검사 유닛(3302)은 도 49의 마운터 장치(2200), 마운팅 검사 유닛(2301), 경화 유닛(2401), 그리고 본딩 검사 유닛(2302)과 동일하게 제공될 수 있다. 마운터 장치(3200), 마운팅 검사 유닛(3301), 경화 유닛(3401), 본딩 검사 유닛(3302), 그리고 리플로우 유닛(3402)은 순차적으로 배치될 수 있다. 인접하는 장치 또는 유닛들 사이에는 반송 유닛(3500)이 제공될 수 있다.
경화 유닛(3401)은 도 41의 본딩 공정들 중 제 1 용융 단계(S310), 소성 변형 단계(S320), 그리고 경화 단계(S330)를 수행할 수 있다. 리플로우 유닛(3402)은 도 41의 본딩 공정들 중 제 2 용융 단계(S340)를 수행할 수 있다. 제 2 용융 단계(S340)는 리플로우 공정에 의해 이루어질 수 있다. 리플로우 공정은 처리 기판(101)의 가압 없이 가열에 의해 솔더(142)를 용융한다. 제 2 용융 단계(S340) 이후에 냉각 단계(S350)는 자연 냉각에 의해 이루어지거나, 별도의 냉각 수단을 사용하여 강제 냉각에 의해 이루어질 수 있다. 본딩 검사 유닛(3302)은 경화 단계(S330)가 완료되고, 제 2 용융 단계(S340)를 수행하기 전에 반도체 칩(140)들 간에 정렬 상태를 검사할 수 있다. 본딩 검사 유닛(302)과 리플로우 유닛(3402) 간에 반송 유닛(500)이 제공되어, 본딩 검사 유닛(302)에 의해 검사가 완료된 처리 기판(101)은 곧바로 리플로우 유닛(3402)으로 반송될 수 있다. 선택적으로 본딩 검사 유닛(302)과 리플로우 유닛(3402)은 서로 이격되게 위치될 수 있다. 이 경우, 검사가 완료된 처리 기판(101)은 수납 용기(도 54의 4700)에 수납되고, 수납 용기(4700)는 작업자 또는 반송 수단(도시되지 않음)에 의해 리플로우 유닛(3402)으로 반송될 수 있다.
도 51은 도 5의 기판 제조 설비의 또 다른 예를 개략적으로 보여주는 도면이다.
도 51을 참조하면, 기판 제조 설비(40)는 마운터 장치(4200), 검사 장치(4300), 그리고 본딩 장치(4400)를 가진다. 검사 장치(4300)는 마운팅 검사 유닛(4301)과 본딩 검사 유닛(4302)을 가질 수 있다. 본딩 장치(4400)는 전처리 유닛(4401a), 후처리 유닛(4401b), 그리고 접합 유닛(4402)을 가진다. 마운터 장치(4200), 마운팅 검사 유닛(4301), 본딩 검사 유닛(4302), 그리고 접합 유닛(4402)은 도 49의 마운터 장치(2200), 마운팅 검사 유닛(2301), 본딩 검사 유닛(2302), 그리고 접합 유닛(2402)과 동일하게 제공될 수 있다. 전처리 유닛(4401a)과 후처리 유닛(4401b)은 각각 도 8의 본딩 유닛(401)과 동일 또는 유사한 구조로 제공될 수 있다.
전처리 유닛(4401a)은 도 41의 본딩 공정들 중 제 1 용융 단계(S310)와 소성 변형 단계(S320)를 수행하고, 후처리 유닛(4401b)은 도 41의 본딩 공정들 중 경화 단계(S330)를 수행할 수 있다.
상술한 바와 달리, 후처리 유닛(4401b)은 복수의 처리 기판을 동시에 가열할 수 있는 구조로 제공될 수 있다. 도 52는 도 51의 후처리 유닛의 일 예를 보여준다.
도 52를 참조하면, 후처리 유닛(4401c)은 하우징(4405), 지지판(4406), 그리고 가열기(4407)를 가진다. 하우징(4405)은 내부에 가열 공간을 가진 통 형상을 가진다. 예컨대, 하우징(4405)은 대체로 직육면체 형상으로 제공될 수 있다. 지지판(4406)은 처리 기판(100)이 수납된 수납 용기(4700)를 지지한다. 지지판(4406)은 대체로 직사각의 판 형상을 가질 수 있다. 가열기(4407)는 경화 단계(S330) 동안에 가열 공간 내부를 가열한다. 일 예에 의하면, 가열기(4407)는 하우징(4405)의 측벽 내에 매설된 히터를 가질 수 있다. 전처리 유닛(4401a)에서 솔더(142)의 소성 변형이 완료된 처리 기판(100)은 수납 용기(4700)에 수납된다. 처리 기판(100)은 서로 적층되게 수납 용기(4700)에 수납될 수 있다. 수납이 완료된 수납 용기(4700)는 작업자 또는 반송 수단에 의해 후처리 유닛(4401c)의 하우징(4405) 내로 반송될 수 있다. 도 52의 후처리 유닛(4401b)을 사용하는 경우 처리 기판의 경화에 소요되는 시간을 줄일 수 있다.
도 53은 도 41의 본딩 방법의 다른 예를 개략적으로 보여주는 플로우 차트이다. 도 52를 참조하면, 본딩 공정은 제 1 용융 단계(S410), 소성 변형 단계(S420), 경화 단계(S430), 제 2 용융 단계(S440), 그리고 냉각 단계(S450)를 가진다. 제 1 용융 단계(S410), 소성 변형 단계(S420), 제 2 용융 단계(S440), 그리고 냉각 단계(S450)는 각각 도 41의 제 1 용융 단계(S310), 소성 변형 단계(S320), 제 2 용융 단계(S340), 그리고 냉각 단계(S350)과 동일하게 수행될 수 있다. 경화 단계(S430)는 1차 경화 단계(S432)와 2차 경화 단계(S434)를 가진다. 1차 경화 단계(S432)는 NCF(146)의 경화 중 초기 일부를 수행하고, 2차 경화 단계(S434)는 NCF 경화 중 나머지 일부를 수행한다. 1차 경화 단계(S432)와 2차 경화 단계(S432)는 각각 서로 다른 유닛에서 수행될 수 있다. 예컨대, 도 52의 장치에서 전처리 유닛(4401a)은 도 53의 본딩 공정들 중 제 1 용융 단계(S410), 소성 변형 단계(S420), 그리고 1차 경화 단계(S432)를 수행하고, 후처리 유닛(4401b)은 도 53의 본딩 공정들 중 2차 경화 단계(S434)를 수행할 수 있다.
100~104 : 처리 기판 120 : 기판
140 : 반도체 칩 200 : 마운터 장치
300 : 검사 장치 400 : 본딩 장치
401 : 본딩 유닛 430 : 상부 스테이지
440 : 하부 스테이지 460 : 가열 부재
500 : 누름 부재

Claims (40)

  1. 처리 장치 내의 복수의 반도체 장치의 상면에 압력을 가하는 스테이지로서,
    지지면을 포함하는 바디;
    상기 바디의 상기 지지면에 배치되는 탄성 판;
    상기 바디는 상기 지지면으로부터 돌출되는 복수의 돌기들을 포함하고,
    상기 복수의 돌기는 어레이 형상으로 배치되고, 상기 돌기들은 상기 처리 장치에 의해 동시에 처리되는 복수의 반도체 장치의 상면과 각각 일치하도록 배치되되,
    상기 돌기들에 각각 형성된 진공 홀들을 갖는 스테이지.
  2. 제 1 항에 있어서,
    상기 처리 장치는 본딩 장치인 스테이지.
  3. 제 1 항에 있어서,
    상기 탄성 판 상에 배치되는 접촉 시트를 더 포함하고,
    상기 접촉 시트는 상기 탄성판보다 강도가 높은 재질을 포함하는 스테이지.
  4. 제 1 항에 있어서,
    상기 바디는 내부를 향하는 홈들을 갖는 스테이지.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 돌기들 사이의 상기 지지면에 형성된 추가적인 진공 홀들을 갖는 스테이지.
  7. 처리 장치 내의 복수의 반도체 장치의 상면에 압력을 가하는 스테이지로서,
    지지면을 포함하는 바디;
    상기 바디의 상기 지지면에 배치되는 탄성 판;
    상기 바디는 상기 지지면으로부터 돌출되는 복수의 돌기들을 포함하고,
    상기 복수의 돌기는 어레이 형상으로 배치되고, 상기 돌기들은 상기 처리 장치에 의해 동시에 처리되는 복수의 반도체 장치의 상면과 각각 일치하도록 배치되되,
    상기 바디는 상기 지지면에 복수의 홈들을 구비하고,
    상기 탄성 판은 상기 복수의 홈들로부터 이격되는 스테이지.
  8. 삭제
  9. 본딩 장치에 있어서,
    상부 스테이지와;
    상기 상부 스테이지와 마주보며 기판 상에 반도체 칩이 장착된 처리 기판이 놓이는 하부 스테이지와;
    상기 상부 스테이지 및 상기 하부 스테이지가 상기 처리 기판을 가압하는 가압력을 제공되는 누름 부재와; 그리고
    상기 하부 스테이지에 놓인 상기 처리 기판을 가열하는 가열 부재를 포함하되,
    상기 상부 스테이지는,
    바디와;
    상기 바디의 저면에 제공된 탄성판을 가지되,
    상기 상부 스테이지는, 상기 탄성판의 아래에 배치되며 상기 탄성판보다 강도가 높은 재질로 제공되는 접촉 시트를 더 포함하고,
    상기 접촉 시트는 상기 탄성판보다 긴 길이로 제공되고,
    상기 상부 스테이지는, 상기 탄성판의 수직 하방 영역에서 위치되는 상기 접촉 시트의 영역을 교환하는 교환 부재를 더 포함하며,
    상기 교환 부재는,
    상기 접촉 시트의 일단이 감겨지는 권취 롤러와;
    상기 접촉 시트의 타단이 감겨지는 권출 롤러와; 그리고
    상기 권취 롤러를 회전시키는 구동기를 포함하는 본딩 장치.

  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서,
    상기 바디의 저면에는 홈이 형성되는 본딩 장치.
  13. 제 9 항에 있어서,
    상기 바디의 저면에는 상기 반도체 칩과 대응하는 영역에 상부에서 바라볼 때 상기 반도체 칩과 대응되는 크기의 돌기들이 형성된 본딩 장치.
  14. 제 13항에 있어서,
    상기 본딩 장치는 프레임을 더 포함하되,
    상기 상부 스테이지는 상기 프레임에 교체 가능하게 설치되는 본딩 장치.
  15. 본딩 장치에 있어서,
    상부 스테이지와;
    상기 상부 스테이지와 마주보며 기판 상에 반도체 칩이 장착된 처리 기판이 놓이는 하부 스테이지와;
    상기 상부 스테이지 및 상기 하부 스테이지가 상기 처리 기판을 가압하는 가압력을 제공되는 누름 부재와; 그리고
    상기 하부 스테이지에 놓인 상기 처리 기판을 가열하는 가열 부재를 포함하되,
    상기 상부 스테이지는,
    바디와;
    상기 바디의 저면에 제공된 탄성판을 가지며,
    상기 바디의 저면에는 상기 반도체 칩과 대응하는 영역에 상부에서 바라볼 때 상기 반도체 칩과 대응되는 크기의 돌기들이 형성되고,
    상기 탄성판은 진공에 의해 상기 바디에 흡착되며,
    상기 바디에는 상기 탄성판에 진공을 인가하는 진공라인이 형성되고,
    상기 진공라인은 상기 돌기 및 인접하는 상기 돌기들 사이 영역 각각에 제공되는 본딩 장치.
  16. 본딩 장치에 있어서,
    상부 스테이지와;
    상기 상부 스테이지와 마주보며 기판 상에 반도체 칩이 장착된 처리 기판이 놓이는 하부 스테이지와;
    상기 상부 스테이지 및 상기 하부 스테이지가 상기 처리 기판을 가압하는 가압력을 제공되는 누름 부재와; 그리고
    상기 하부 스테이지에 놓인 상기 처리 기판을 가열하는 가열 부재를 포함하되,
    상기 상부 스테이지는,
    바디와;
    상기 바디의 저면에 제공된 탄성판을 가지며,
    상기 누름 부재는,
    조인트와; 그리고
    상기 조인트를 상하로 이동시키는 액튜에이터를 포함하되,
    상기 조인트는,
    고정판과; 그리고
    상기 하부 스테이지에 결합되며, 상기 고정판에 대해 회전 가능하게 제공된 회전판을 가지는 본딩 장치.
  17. 제 16 항에 있어서,,
    상기 누름 부재는 상기 누름 부재가 상기 처리 기판을 가압하는 가압력을 측정하는 부하 측정기를 더 포함하고,
    상기 누름 부재는 복수 개가 제공되고,
    각각의 상기 누름 부재가 상기 하부 스테이지에 인가하는 가압력은 상기 부하 측정기에서 측정된 값에 따라 개별적으로 조절 가능하게 제공되는 본딩 장치.
  18. 제 16 항에 있어서,
    상기 조인트는 상기 고정판과 상기 회전판 사이에 삽입되는 볼을 더 포함하고,
    상기 고정판의 상면에는 상기 볼의 하부 영역과 대응하는 형상의 홈이 형성되고,
    상기 회전판의 저면에는 상기 볼의 상부 영역과 대응하는 형상의 홈이 형성된 본딩 장치.
  19. 제 16 항에 있어서,
    상기 고정판의 저면과 상기 회전판의 상면 중 하나에는 오목부가 형성되고, 다른 하나에는 상기 오목부와 대응하는 형상의 볼록부가 형성되며,
    상기 볼록부는 상기 오목부에 삽입되고,
    상기 누름 부재는 상기 고정판에 대한 상기 회전판의 회전을 허여 또는 제한하는 락 부재를 더 포함하는 본딩 장치.













  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR1020130099766A 2013-08-22 2013-08-22 본딩 방법, 본딩 장치, 그리고 기판 제조 방법 KR102170192B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130099766A KR102170192B1 (ko) 2013-08-22 2013-08-22 본딩 방법, 본딩 장치, 그리고 기판 제조 방법
US14/261,489 US9640507B2 (en) 2013-08-22 2014-04-25 Bonding method, bonding apparatus, and method for manufacturing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130099766A KR102170192B1 (ko) 2013-08-22 2013-08-22 본딩 방법, 본딩 장치, 그리고 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20150022223A KR20150022223A (ko) 2015-03-04
KR102170192B1 true KR102170192B1 (ko) 2020-10-26

Family

ID=52479302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130099766A KR102170192B1 (ko) 2013-08-22 2013-08-22 본딩 방법, 본딩 장치, 그리고 기판 제조 방법

Country Status (2)

Country Link
US (1) US9640507B2 (ko)
KR (1) KR102170192B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160048301A (ko) 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
EP3472860B1 (en) * 2016-06-20 2022-08-17 Zhuzhou CRRC Times Electric Co. Ltd A semiconductor device sub-assembly
CN107665847B (zh) * 2016-07-29 2020-01-24 上海微电子装备（集团）股份有限公司 一种键合对准设备和方法
KR102465369B1 (ko) * 2018-03-05 2022-11-10 삼성전자주식회사 패키지 온 패키지의 제조방법 및 그의 본딩 장치
US11152328B2 (en) * 2018-12-13 2021-10-19 eLux, Inc. System and method for uniform pressure gang bonding
US11848398B2 (en) 2019-12-29 2023-12-19 Seoul Viosys Co., Ltd. Flat bonding method of light emitting device and flat bonder for light emitting device
US11469207B2 (en) * 2020-05-11 2022-10-11 Micron Technology, Inc. Mitigating thermal impacts on adjacent stacked semiconductor devices
EP4080554A3 (de) * 2021-04-21 2023-04-19 PINK GmbH Thermosysteme Sintervorrichtung und verfahren zum steuern einer sintervorrichtung
CN113363219B (zh) * 2021-05-11 2024-02-06 苏州通富超威半导体有限公司 一种bga产品、热压设备及热压工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296746A (ja) * 2003-03-26 2004-10-21 Nikkiso Co Ltd 加圧装置および回路素子の実装方法
US20080035274A1 (en) 2005-02-02 2008-02-14 Sony Chemical & Information Device Corporation Mounting device for electrical component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209355A (en) 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US4607779A (en) 1983-08-11 1986-08-26 National Semiconductor Corporation Non-impact thermocompression gang bonding method
GB2288286A (en) 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JP2001338388A (ja) 2000-03-22 2001-12-07 Sharp Corp 情報提供システムならびに当該システムに用いられる情報提供装置および情報受信装置
US6746318B2 (en) * 2001-10-11 2004-06-08 Speedfam-Ipec Corporation Workpiece carrier with adjustable pressure zones and barriers
US7520052B2 (en) * 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
US7491625B2 (en) 2007-03-26 2009-02-17 National Semiconductor Corporation Gang flipping for IC packaging
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
US9251913B2 (en) 2011-06-09 2016-02-02 International Business Machines Corporation Infrastructure for performance based chip-to-chip stacking
US8754514B2 (en) 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296746A (ja) * 2003-03-26 2004-10-21 Nikkiso Co Ltd 加圧装置および回路素子の実装方法
US20080035274A1 (en) 2005-02-02 2008-02-14 Sony Chemical & Information Device Corporation Mounting device for electrical component

Also Published As

Publication number Publication date
US9640507B2 (en) 2017-05-02
US20150053350A1 (en) 2015-02-26
KR20150022223A (ko) 2015-03-04

Similar Documents

Publication Publication Date Title
KR102170192B1 (ko) 본딩 방법, 본딩 장치, 그리고 기판 제조 방법
TWI564106B (zh) 接合裝置以及接合方法
KR20200108892A (ko) 접합 시스템 및 접합 방법
KR102117726B1 (ko) 압착 장치 및 압착 방법
US9553069B2 (en) Bonding apparatus and substrate manufacturing equipment including the same
KR101785092B1 (ko) 레이저를 이용한 반도체 본딩장치
JP5401709B2 (ja) 半導体装置の接合装置及び接合方法
JP2008010670A (ja) ウェハ接合装置用のロードロック装置、及びウェハ接合システム
TWI588945B (zh) 積層型半導體封裝體的製造裝置
KR20160086277A (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
TW201332084A (zh) 三維封裝裝置
US20190312020A1 (en) Method for manufacturing semiconductor device, and mounting device
JP2010245195A (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR102536175B1 (ko) 다이 본딩 장치
KR101619455B1 (ko) 적층형 반도체 패키지의 제조방법
KR20200057737A (ko) 실장 장치
TWI630048B (zh) Bonding device, bonding system, bonding method, and computer memory medium
JP6509252B2 (ja) 熱的改善のために表面実装パッケージをアライメントする方法
JP5892686B2 (ja) 圧着装置および温度制御方法
JP2006147725A (ja) チップ搭載機およびチップ搭載方法
KR102185034B1 (ko) 본딩 툴 정렬 모듈 및 이를 포함하는 다이 본딩 장치
JP2668330B2 (ja) 樹脂基板バンプ貼合わせ方法及び装置
KR102599626B1 (ko) 에너지 변환 소자 제조장치, 에너지 변환 소자 제조방법 및 에너지 변환 소자
KR102288925B1 (ko) 본딩 툴 정렬 모듈 및 이를 포함하는 다이 본딩 장치
KR20230030535A (ko) 반도체 장치의 제조 방법, 워크 일체화 장치, 필름 적층체, 및 반도체 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant