-
-
"Faltverstärker und seine Anwendung zur schne-llen, hoch-
-
genauen A/D-Umsetzung" Die Erfindung betrifft einen Faltverstärker
nach dem Oberbegriff des Anspruchs 1. Ein solcher Faltverstärker ist bekannt aus
der DE-OS 2645606.
-
Nicht nur auf dem Gebiet der langsamen Datenraten hält die Computer-
und Nikroprozessortechnik unaufhaltsam Einzug.
-
Heute ist eine digitale Echtzeitverarbeitung von Breitband-Hochfrequenzsignalen
mit Digitalfiltern, Rechenwerken, FFT-Prozessoren, usw., nicht nur möglich, sondern
in vielen Fällen auch erstrebenswert.
-
Zum Erfassen sicher Analogsignale werden Ang/-Digital-Umsetzer mit
Auflösungen über 12 bit bei Umsetzraten weit über 1Hz benötigt. Dabei sind an die
Umsetzgenauigkeit extreme Anforderungen zu stellen.
-
Als sinnvolle Alternative zum aufwendigen, mehrstufigen Kaskadenverfahren
mit Parallel-Umsetzern (vgl. Elektronik (BRD), März 6/79, 5. 41-45) bietet sich
nur das parallele oder serielle A/D-Faltungsverfahren (vgl-. Elektroniker (CH),
5/76, s. El1-El8) mit Gray-Code Darstellung der Daten an. Hierbei ist durch die
Informationscodierung z
im Gray-Code -gi
Nodulo-Addition, eine A/D-Umsetzung durch mehrere Faltstufen gegeben. Diese einzelnen
Stufen werden durch entsprechende betragabildende Verstärker und Komparatoren gebildet.
Gegenüber den üblichen Methoden mit Binärcodierung gehen hier die D/A-Zwischenumset
zungen und Subtraktionen in jeweils betragsbildende Verstarkungen über.
-
Damit kommt den verwendeten Faltverstärkern für die erreichbare Genauigkeit
und Geschwindigkeit der A/D-Umsetzung nach dem Faltungsverfahren eine entscheidende
Bedeutung zu. Einer breiten Anwendung dieses Verfahrens standen bisher vielfältige
Unzulänglichkeiten der üblichen Faltverstärker entgegen.
-
Bekannte Faltverstärker mit einzelnen Transistordifferenzstufen, vorzugsweise
in parallelen Schaltungsanordnungen (vgl. KIESE Transactions on Nuclear Science,
Vol. NS-22, 2/75, s. 446-451), besitzen die höchst möglichen Verarbeitungsgeschwindigkeiten,
die zur Zeit bis zu ca. 400 MEz reichen. Dagegen sind die mit ihnen erreichbaren
Genauigkeiten für eine A/D-Umsetzung auf weniger als 8 bit begrenzt. Ebenfalls zeigen
sie eine starke Abhängigkeit ihrer meisten Kenngrößen von Temperaturdrift und Versorgungsspannungsschwankungen.
-
Hingegen weisen die meisten der bekannten Ausführungen mit Operationaverstärkern
bei ausreichender Genauigkeit, Linearität und Stabilität eine ungenügende Signalbandbreite
auf und ihr langsames Einschwingverhalten beschränkt ihre Anwendung auf A/D-Umsetzung
im NF-Bereich. Außerdem besitzen sie oft noch den Nachteil eines technisch zu hohen
Aufwandes.
-
Auch durch den schnellen Faltverstärker nach DE-OS 26 45 606 wird
die Schwierigkeit: gute Linearität bei zugleich hoher
Umsetzgeschwindigkeit,
nur ungenügend gelöst. Hierbei sind vor allem die dort vorgesehenen FED-Trennstufen
ein Engpaß.
-
Das erforderliche, exakt symmetrische Ubertragungsverhalten der beiden
Signalkanäle ist technisch kaum zu realisieren.
-
Außerdem treten bei der Kettenschaltung solcher Verstärker z.B. für
die serielle Faltung, weitere Unzulänglichkeiten bei der Gleichtakt-Aussteuerung
auf. Da die Differenzsignalübertragung von Verstärker zu Verstärker durch zwei Gleichtaktsignale
auf zwei parallelen, getrennten Leitungen erfolgt, nehmen die Gleichtaktsignalhübe
auf den Leitungen mit wachsender Kettenlänge stark zu. Denn die im Gleichtaktsignal
enthaltenen Offsetspannungen der einzelnen Stufen summieren sich auf. D.h. die entsprechenden
Faltverstärker müssen, obwohl sie nur relativ kleine Differensignale aus den beiden
Eingangssignalen bilden, mit der Verstärkerkettenlänge - zunehmend größere Gleichtaktaussteuerungsbereiche
aufweisen.
-
Aufgabe der Erfindung ist es, diese Unzulänglichkeiten der bekannten
Faltverstärker zu beseitigen,bei geringem technischen Aufwand eine Anwendung gleichermaßen
fiir die serielle als auch die parallele A/D-Multifaltung zu ermöglichen, und eine
weitgehend temperaturdriftunabhängige, hochgenaue und sehr schnelle A/D-Umsetzung
zu ermöglichen.
-
Die Erfindung ist in Anspruch 1 beschrieben. Die Unteransprüche beinhalten
vorteilhafte Weiterbildungen und Anwendungen der Erfindung. Anhand der Figuren wird
die Erfindung im Folgenden genauer erläutert. Die FIG. 1 und 2 zeigen vorteilhafte
Ausführungsformen der Erfindung. Zwei extrem breitbandige, rückgekoppelte (FED)-Operationsverstärker,
OP1 und OP2, mit zwei Schottky-Diodenbrücken, B1 und B2, einem schnellen Komparator,
K, und einem Brückenstromtreiber, BT, arbeiten in einer Schaltungsanordnung parallel.
Damit ergibt sich für diese Faltverstärkerschaltung ein gemeinsamer Signaleingang
UE und ein gemeinsamer Signal ausgang UA, der bereits das vollständig gefaltete
Signal liefert. Die bei den häufig verwendeten Verfahren notwendige
Jbertragung
von Teilsignalen des Fsltsignals auf zwei beitungen erübrigt sich hier.
-
Jeder der beiden Operationsverstärker OP1 und OP2 stellt einen rückgekoppelten
Linearverstärker mit genau gleichem Verstärkungsbetrag IVls2 dar, wobei OP1 das
Eingangssignal UE nichtinvertierend undOP2 invertierend verstärkt. Die beiden Schottky-Diodenbrücken
B1 und B2 im Ausgangs- und Rückkoppelzweig des entsprechenden Operationsverstärkers
dienen hier nicht zur Signalgleichrichtung, sondern als fremdgesteuerter, elektronischer
Ein /Aus-Schalter für das zugehörige Verstärkerausgangssignal. Ihre Schalt zu stände
liegen dabei immer zueinander gegenphasig vor, so daß damit ein Wechselschdterbetrieb
erreicht wird.
-
Um nun die betragabildende Kennlinie, FIG. 1 und 2, mit der Verstärkeranordnung
zu erreichen, wird in Abhängigkeit des momentanen Signalpegels des Eingangssignals
h durch den Komparator K und über den Brückenstromtreiber BT der entsprechende Verstärkerausgang
mittels der zugehörigen Schottky-Diodenbrücke an den gemeinsamen Ausgang UA gelegt,
wobei die nicht betroffene Schottky-Diodenbrücke ihren Signalpfad sperrt.
-
Diese Merkmale gewährleisten insbesondere eine hohe Genauigkeit bei
zugleich kleiner Einschwingzeit der Betragsbildung. Da die Schottky-Diodenbrücken
B1 und B2 in Gestalt von Graetz-Brücken innerhalb der Rückkoppelzweige der Operationsverstärker
liegen, bestimmen die ohmschen Gegenkoppelwiderstände 2R und Eingangswiderstande
R unter Voraussetzung einer hohen Leerlaufverstärkung, Voo> 80 dB, der Verstärker,
die Genauigkeit und Linearität der Ausgangsspannung UA. Damit ist die Betragsspannung
UA weitgehend unabhängig von den Eigenschaften der verwendeten Diodenbrücke. Es
gehen nur in das dynamische Ubertragungsverhalten die Schaltzeiten und Schaltkapazitäten
der Schottky-Dioden der Brücken ein.
-
Um die Uberkopplung, sogenannter "Feedthrough", einer Eingangasignaländerung
AUE auf das Ausgangssignal UA an
demJenigen Verstärkerzweig, dessen
Diodenbrücke sich gerade im Auszustand befindet, zu verringern, können die (FE)-Buffer-Verstärker,
FETI, FEST2, FEG3 (gestrichelt eingezeichnet) in die Rückkoppelzweige bzw. Ausgang
UA eingesetzt werden.
-
Ebenfalls verhindern die Schottky-Dioden D1 bis D4 an demjenigen Verstärker
bei Auftrennung der äußeren Rückkoppelung durch die entsprechende-Diodenbrücke ein
Laufen der Verstärkung in die Sättigung. In diesem Fall schließen sie über einen
ohmschen Widerstand von der Größe 2R eine innere Rückkoppelschleife poiaritätsunabhängig
wieder.
-
Da für die A/D-Faltung eine offsetverschobene Bètragskennlinie notwendig
ist, muß die so erzeugte Kennlinie noch spannungsversetzt werden. Dies kann am Eingang
des Faltverstärkers mit Konstantstromquellen auf zwei Arten geschehen.
-
Dazu werden nach FIG. 1 an den invertierenden Eingängen der Oterationaverstärker
OP1 und OP2 über zwei getrennte und einstellbare Konstantstromquellen von gleicher
Polarität und größe die erforderlichen Offsetströme eingeprägt. Eine Lösung mit
nur einer Stromquelle am gemeinsamen Signaleingang zeigt FIG. 2. Hierzu ist aber
noch ein zusätzlicher Widerstand Ro notwendig. Um diese Stromeinspeisung vom Innenwiderstand
der Signalquelle des Signals UE zu entkoppeln, kann ein Trennverstärker, FET4, vor
dem Widerstand Ro in die Leitung geschaltet werden. Außerdem sollte die Eingangskapazität
der Verstärker dushUberbrücken von Ro mit der Kapazität CO kompensierbar sein. In
das dynamische Verhalten der Gesamtschaltung gehen hier, außer den Bandbreiten und
Einschwingzeiten der Operationsverstärker OP1 und.OP2, noch die erreichbaren kurzen
Schaltzeiten, die durch den Komparator und Brückenstromtreiber an den Schottky-Diodenbrücken
hervorgerufen werden, entscheidend mit ein. Eine aus diesem Grunde vorteilhafte
Lösung eines Brückenstromtreibers mit einem sehr schnellen ECL-Komparator liegt
in FIG. 3 vor: Durch die zueinander komplementären Transistordifferenz-
stufen
T1, T2 und T3, T4 werden zwei weitere gleich große, aber ebenfalls komplementäre
Konstantstromquellen Q1 und Q2 mit den Strömen J5 parallel an die beiden zueinander
gegensinnig gepolten Diodenbrücken B1 und B2 gelegt. Auf diese Weise und durch die
Gegentaktansteuerung mittels des ECL-Komparators arbeiten die beiden Differenzstufen
als extrem schnelle Stromrichtungs-Umkehrschalter. Dabei wird diese nige Schottky-Diodenbrücke,
bei der die Diodenpolarität mit der momentanen Stromrichtung übereinstimmt durchgeschaltet,
während die andere Brücke vollständig sperrt. Die Dioden D5 bis D8 stellen Referenz-
bzw. Zenerdioden dar-und dienen zur Schaltpegelanpassung des Komparator-Schaltsignales
an die Basen der Differenzstufen-Transistoren T1 bis T4.
-
Bevorzugte Anwendungsbeispiele des Faltverstärkers für die serielle
A/D-Paltung sind in FIG. 4 und 6 und für die parallele A/D-Faltung in FIG. 5 und
8 aufgezeigt. Eine zweistufige A/D-Umsetzung mit Hilfe der seriellen Faltung, FIG.
4 und 6, kann mit einem seriellen Falt-ADUI als Grobumsetzer und mit einem nachgeschalteten
parallelen ADUII als Feinumsetzer ausgeführt werden. Hierbei erzeugt der Falt-ADUI,
der eine Kettenschaltung aus den erfindungsgemäßen Faltverstärkern darstellt, nicht
nur die Multifaltung Yn(t) des Eingangssignales X(t) für die nachfolgende Parallelumsetzung
im ADUII, sondern liefert auch an seinen Komparatorausgängen im Gray-Code die hochwertigen
Bits a (MSBs) der A/D-Umsetzung. Unter Einbeziehung des ADUII ergibt sich dann das
Umsetzergebnis des Eingangssignales Y(t) als Stufenzahl z im Binärcode durch die
Modulo-Addition + : z=a.2-n 63 B 2n-N wobei n bit die Auflösung des Falt-ADUI, N-n
bit die Auflösung des ADUII und N[bitjdie Gesamtauflösung des Systems darstellen.
-
Anhand eines 4-bit-Beispieles, FIG. 7, wird aufgezeigt, wie von Faltstufe
zu Faltstufe die Faltkennlinie Yn jeweils weiter gefaltet wird. Damit läuft die
Grob-A/D-Umsetzung α(t) als auch die Multifaltung Yn(t) zeitlich nacheinander
eb. Die Umsetzzeit von Falt-ADUI wird somit aus den Signallaufzeiten sämtlicher
in Reihe geschalteter Faltverstärker gebildet. "Pipeline-Betrieb", d.h. analoges
und digitales Zwischenspeichern vonZwischenumsetzergebnissen zur Geschwindigkeitssteigerung
der A/D-Umsetzung, ist hier deshalb kaum möglich. Dafür ist aber die technische
Realisierung besonders einfach. Für die n-bit-Auflösung werden nur n-1 erfindungsgemäße-Baltverstärker
mit jeweils einer einstellbaren Konstststromquelle zur Offseteinstellung an den
Verstärkereingängen benötigt.
-
Im Gegensatz zur seriellen Faltung ist bei der parallelen A/D-Faltung,
FIG. 5 und 8 nicht nur "Pipeline-Betrieb" möglich , sondern auch vorteilhaft. Hier
arbeiten nun der parallele A/D-Umsetzer ADUI für die Grobumsetzung α(t) und
der Faltverstärker FV für dieSignalfaltung Yn(t) weitgehend voneinander getrennt,
aber zeitlich parallel. Besonders durch die Signalverzögerung um die Zeit t1 des
Eingangssignales (t) am Faltverstärkereingang wird diese Parallelverarbeitung erreicht.
Dabei entspricht die Laufzeit1 genau der Umsetzzeit des parallelen Linear-ADUl.
Ebenfalls bezweckt eine zweite Verzögerung t2 des digitalen Signals ak durch ein
Register einen Laufzeitausgleich zwischen Parallel-ADUII mit den Code aus gang ß
und MSB-Signal a vom ADUI.
-
Gegenüber der seriellen Faltung fallen nur die Durchlaufzeiten einer
einzigen Faltverstärkerstufe bzw. eines einzigen Parallel-A/D-Umsetzers an. Für
die-Umsetzrate des ADU-Systems ist somit nur eine Umsetzzeit derjenigen Systemteilschaltung
allein bestimmend, die gegenüber allen anderen den größten Zeitbedarf aufweist.
-
Die parallele Multifaltung, FIG. 8, mit einem einzigen, erfindungsgemäßen
Faltverstärker setzt aber einen besonders einfachen Parallel-ADU sowie einen DAU
zur teilweisen
Rückumsetzung voraus.
-
Dieser sogenannte Linear-ADUI besteht nur aus der Komparatorenkette
und dem dazugehörigen ohmschen Referenzspannungsteiler mit den Widerständen R2.
Jegliche Digitallogik fehlt. Ebenfalls vereinfacht sich hier der Rück-D/A-Umsetzer
auf einen sogenannten Linear-DAU, der nur aus einem Satz von exakt gleichen und
schnellen Transistordifferenzstromschaltern mit ihren dazugehörigen Konstantstromquellen
besteht. Hierbei liefern alle diese Konstantstromquellen den gleichen Strom JO.
Die entsprechenden Kollektoren der Transistoren sind zur Stromaufsummierung miteinander
galvanisch verbunden. Die Ansteuerung über den Datenbus 3 des Linear-ADUs erfolgt
durch jeweils den zweiten Komparator des Linear-ADUI. Damit werden pro k-Komparatoren
des ADUI nur weniger bis gleich k-Stromschalter dieser Art benötigt.
-
Aus diesen Gründen ist der technische Aufwand der Parallelfaltung
gegenüber der Seriellfaltung mit dem erfindungagemäßen Faltverstärker nur gering.
-
Um die parallele Multifaltung mit einem einzigen Faltverstärker zu
ermöglichen, wird die Summe der Kollektorströ-.me des Linear-D/A-Umsetzers dem Faltverstärkereingang
zugeffihrt. Diese "Gewichtung" des Faltverstärkereingangssignales FIG. FIG. 9, durch
die Ströme der Stromschalter verschiebt nun den entsprechenden Kennlinien-Abachnitt
des Operationsverstärkers OPI bzw. OP2, FIG. 8 , in Abhängigkeit des Linear-ADUI-Ausgangssignalesbzw.
z derart, daß damit die richtige Multifaltennllnie sich ergibt. Da der parallele
Linear-ADUI mit einer Stufung des Analogsignales von der Stufenhöhe α (LSB)
arbeitet, muß somit die Offsetsignalverschiebung des Eingangssignales x(t) am Faltverstärker
åeweils durch ein ganzzahliges Vielfaches von 2 gegeben sein.
-
Außerdem wird zum Einstellen des gesamten Verstärkeroffsets noch eine
Konstant stromquelle am Faltverstärkereingang vorgesehen. Dazu ist dann ebenfalls
der Widerstand Ro in der Eingangsleitung notwendig. Um die gewünschte Signalverzögerung
1 des Signals x(t) für einen genauen Parallelbe-
trieb zu erreichen,
werden noch ein-Verstärker-Buffer in die Leitung sowie ein Kondensator C, der den
Widerstand RO überbrückt, und ein zur Signalmasse geschalteter Kondensator C1 eingefügt.
Bei entsprechender Dimensionierung von R0, CO und C1 ergibt sich ein einfacher Allpaß
mit dem die Signalverzögerungszeit #1 näherungsweise ausführbar ist. Ebenfalls haben
Realisierungen der Zeit t1 durch Verzögerungsleitungen, Abtasthaltekreise, CCDs
usw. ihre Gültigkeit. - Hier wurde nur eine besonders einfache Ausführung angenommen.