DE2805436C3

DE2805436C3 - Elektronischer Analog-Digital-Umsetzer

Info

Publication number: DE2805436C3
Application number: DE2805436A
Authority: DE
Inventors: Udo Dipl.-Ing. 8800 Ansbach Fiedler
Original assignee: Individual
Current assignee: Individual
Priority date: 1978-02-09
Filing date: 1978-02-09
Publication date: 1982-03-04
Also published as: DE2805436A1; DE2805436B2

Description

55

Analog-Digital-Umsetzer sind Bindeglieder zwischen analogen Signalquellen wie Sprache, Bildinformation, physikalischen Meßgrößen und den Geräten zur digitalen Verarbeitung, Übertragung und Speicherung, eo sind also für eine flexible, weitgehend einheitliche und daher durch den Einsatz großintegrierter Schaltkreise wirtschaftliche Handhabung von Information von wachsender Bedeutung,

Zum Zwecke der Digitalisierung muß das Ursprünge lieh über der Zeit und Amplitude kontinuierliche ( = analoge) Signal in stichprobenartige Abtastwerte zerlegt, d. h, zeitlich Und amplitudenmäßig quantisiert werden. Der zeitliche Abstand der Stichproben richtet sich nach der Bandbreite des Signals, wobei entsprechend dem Abtasttheorem die Frequenz der Abtastung (= Wortrate) doppelt so hoch sein muß wie die höchste Signalfrequenz (= Grenzfrequenz), d. h., dadurch ist die erforderliche Geschwindigkeit des Analog-Digital-Umsetzers bestimmt Die Feinheit der Amplitudenstufung richtet sich nach dem zulässigen Quantisierungsrauschen, weiche wiederum durch den erforderlichen Störabstand für eine hinreichend genaue Rückgewinnung des Signals bestimmt ist Die Stufenzahl ist ein Maß für die Genauigkeit des Umsetzers. Geschwindigkeit und Genauigkeit bestimmen unmittelbar den schaltungsmäßigen Aufwand des Umsetzers. Dieser Aufwand ist vielfach noch ein wesentliches Hindernis für die Einführung der Digitaltechnik in bestimmte Gebiete, 2. B. die Sprach- und Bildübertragung. Insbesondere die Fernsehtechnik stellt mit ihrer B?ndbreite von 5 MHz mit einer Abtastfrequenz von 10 MHz bei einer Genauigkeit von 8 bit entsprechend 2⁸ = 256 Amplitudenstufen höchste Anforderungen an die Analog-Digital-Umsetzer.

Die Erfindung betrifft einen Analog-Digital-Umsetzer gemäß dem Oberbegriff des Patentanspruchs 1, bei dem hohe Anforderungen an die Genauigkeit und die Geschwindigkeit mit geringstem Aufwand befriedigt werden können.

Die Lösung der hierdurch definierten Aufgabe ist in den kennzeichnenden Merkmalen dieses Anspruchs zu sehen.

Es sind eine Reine von Möglichkeiten bekanntgeworden, um die Umsetzung mit hoher Geschwindigkeit durchzuführen. Am besten geeignet ist das sogenannte Parallelverfahren, bei dem der zu codierende Meßwert gleichzeitig mit einer Skala aller vorhandenen Stufen der Codierung verglichen wird. Die Umsetzung erfordert nur einen Schritt jedoch 2"-' Komparatoren, wenn η die Zahl der zu bildenden Dualstellen (Bits) angibt d. h„ der Aufwand ist sehr gnß. Eine integrierte Schaltung mit 16 Komparatoreri (für 4 bit) ist angekündigt Erheblich ist auch der Aufwand im Vorverstärker, der die Vielzahl der parallel liegenden Komparatoreingänge ansteuern muß.

Einen günstigen Kompromiß zwischen Aufwand und Geschwindigkeit erlauben die sogenannten Kaskadenverfahren, auch erweiterte Parallelverfahren genannt, bei denen die η zu bildenden Dualstellen auf mehrere hintereinander (in Kaskade) geschaltete Blöcke aufgeteilt werden. Für das obige Beispiel mit η — 8 bit benötigt man bei zwei Blöcken, die je 4 bit bilden, nur noch 30 Komparatoren, bei vier Blöcken noch 12 und bei 8 Blöcken noch 8 Komparatoren.

Bekanntgeworden ist insbesondere ein Kaskadenverfahren, das anstelle des Dualcodes den sogenannten Gray-Code liefert Es hat den Vorteil, daß eine fehlerhafte Codierung weitgehend dadurch vermieden wird, daß sich die Codeworte für benachbarte Amplitudenstufen jeweils nur an einer Stelle unterscheiden. Der Nachteil, daß die Anforderungen an die Frequenz sich mit jeder Stufe verdoppeln, wird bei weitem aufgewogen durch die Vermeidung einer Digital-Analog-Umsetzung mit Differenzbildung zur Weitergabe analoger Restsignale zwischen den Einzelblöcken, wie sie bei einer Kaskade nach dem Dualcode notwendig ist Außerdem ist das Spektrum eines Videosignals von der Art, daß eine Änderung des Signals über viele Stufen zwischen aufeinanderfolgenden Abtastwerten sehr unwahrscheinlich ist.

Bild! zeigt den Vergleich zwischen dezimaler, dualer und der Darstellung im Gray-Code (Bild la), den grundsätzlichen Aufbau des Umsetzers (Bild 1 b) mit den Komparatoren Kund den Blöcken Ü\, O₂,..., Ü„-\ der Kaskade, wobei jeder Block eine Übertragungskennlinie entsprechend

(U\ = Eingangsspannung, LA = Ausgangsspannung, Ur = konstante Referenzspannung) aufweist d. h, eine Doppelweggleichrichtung mit Verschiebung bewirkt Bild te verdeutlicht das Zustandekommen der einzelnen Stellen des Gray-Code aufgrund der fortgesetzten »Faltung« (deswegen auch der Name »Faltungscodierer«) der Kennlinie. Im Prinzip dehnt die erste Stufe die Spannungswerte des halben Bereiches, nämlich von

auf den ganzen Bereich
+ U_R> Lh> - Ur,

wodurch der Nulldurchgang, der gleichzeitig die Übergangsstelle für den Code ist auf den Wert UrII verschoben wird, entsprechendes gilt für den Teilbereich

-U_R<U_x=U,<0.

Die Erfindung beinhaltet eine schaltungsmäßige Verwirklichung der für die Bildung des Gray-Code erforderlichen Kennlinie.

Der Stand der Technik sei anhand zweier Beispiele besprochen. B i 1 d 2 zeigt eine bekannte Schaltung zur Verwirklichung eines Blockes O des Faltungscodierers von Bild Ib. Er hat die Kennlinie von der Form

LZ₂ = 2|L/,|- Ur,

welche grundsätzlich zu der von Gleichung (1) äquivalent ist Die Transistoren 7*1 und 7*2 wirken als linearer Differenzverstärker, 7*3 und 7*4 arbeiten im linearen Kernlinienteil als Emitterfolger (7*3 für Ue<0,

T4 für Ue> 0) und bewirken im Punkt Ue * 0 die

Umschaltung von einer Seite des Differenzverstärkers auf die andere bzw. den Kennlinienknick. Die Schaltung hat die Vorteile geringen Aufwandes und relativ hoher Bandbreite, andererseits ist ihre Genauigkeit beschränkt da die Steigung der Kennlinienäste und die Form des Kennlinienknicks von einer VielzahJ von Schaitungsparametern abhängen. In einer Gray-Code-Kaskade gemäß Bild !b werden die Fehler der Übertragungskennlinie einer Einzelstufe in jeder nachfolgenden Stufe um den Faktor 2 erhöht; bei der Realisierung der Faltungsstufen mit der beschriebenen Schaltung erhält man also ein Codierungsergebnis mit zunehmend geringer werdender absoluter Genauigkeit Bild 3a zeigt eine andere bekannte Schaltung zur

)„/i ~T~ " ' ' Hl., Verwirklichung der Analog-Funktion mehrerer Stufen der Gray-Code-Kaskade nach Bild 16. Das Eingangssignal U_e iat gleichzeitig einer Kette von Differenzves stärkern DVi, DV„ DVn mit gleichmäßig gestaffelten

ί Referenzspannungen LWi, LW„ LWn zugeführt Jeder Differenzverstärker liefert im Arbeitsbereich £/_e« LW, die bezüglich U_e gleichphasig bzw. gegenphasig verlaufenden Signale Icl bzw. Icr, die jeweils abwechselnd zu den Summenströmen h bzw. k zusammengefaßt sind.

ίο der Referenzspannungsunterschied Δ Ur^benachbarter Differenzverstärker ist so gewählt daß die Änderung von I] bzw. I₂ in Abhängigkeit von U_e größtenteils von jeweils einem Differenzverstärker herrührt Bild 3b zeigt den qualitativen Verlauf von h und I₂, der identisch

ι ί mit der Gesamtübertragungskennlinie der Schaltung ist Ihr Vorteil liegt in der parallelen Signalverarbeitung, die hohe Umsetzraten für einen dpjnit aufgebauten Analog-Digital-Umsetzer verspricht Nachteilig ist die temperaturabhängige Verstärkung der nicht gegengekoppelten Differenzverstärker, die ^r.>ch direkt durch Änderung der Form der Übertragangskennlinie auswirkt und daher die Genauigkeit begrenzt Weiterhin ist die Anwendbarkeit der Schaltung auf den Entwurf einer zweistufigen Kaskade beschränkt da ihre Kennlinie

y> nichtlinear ist und nur wegen ihrer mehrfachen Symmetrie ausgenutzt werden kann. Außerdem sind weitere Bauelemente nötig, um die digitale Ausgangsformation zu bilden. Sie sind in B i 1 d 3a weggelassen
Aufgabe der Erfindung ist es, die Vorteile beider

«ι vorgenannter Schaltungen in einer Schaltung zu vereinigen, wobei der Aufwand in Grenzen gehalten wird. Erfindungsgemäß geschieht dies durch die Maßnahmen der Patentansprüche. Die erfindungsgemäße Schaltung erlaubt es, minimalen Aufwand an

r> Komparatoren und parallele Signalübertragung zu verbinden. Sie erlaubt ferner, wie die bekannten beschriebenen Schaltungen, mit entsprechendem Laufzeitausgleich zwischen der Abfrage der Digitalausgänge den Betrieb ala sogenanntes digitales Abtasthalteglied.

Sie kann ferner mit einem Schaltungsblock, der nach den Parallelverfahren arbeitet, ergänzt werden, um die Auflösung zu erhöhen bzw. bei gegebener Genauigkeit die Geschwindigkeit der Umsetzung zu erhöhen.

Bild 4a zeigt das Prinzipschaltbild einer Schaltung,

4> die an einem ausgeführten Beispiel die Tunktiot/ von 3 .Stufen der Gray-Code-Kaskade nach Bild Ib vereint. Das Prinzip ist jedoch nicht auf 3 Stufen beschränkt. Die Schaltung besteht im wesentlichen aus 5 Funktionsblökken: 4 identische Schaltungsteile Sl bis 54, die mit je

jo einem Differenzverstärker DV und einem Stromschalter SS aufgebaut sind und einfach gefaltete Übertragungskennlinien U\=f(UJ, Λ/= 1 ... 4 besitzen, deren Knickounkte bei den jeweiligen Referenzspannungen der Differenzverstärker liegen. Außerhalb des Kennli-

'■> nienknicks sind die Übertragungskennlinier mit folgender Gleichung beschreibbar:

-1.4

W_BEll\ Basis-Emitter-Spannung der Transistoren in den Stromschaltern 551 ...554) Dabei stellt plizierenden Teil und

Jh-AiL-IL. I

(u_Ball--^--

den vom Signal abhängigen, mit dem Faktor2 zu multi- den Verschiebungsanteil der Gleichung (1) dar.

Kennzeichnend für die parallele Signalverarbeitung in der Schaltung ist die Tatsache, daß das Eingangssignal Ue gleichzeitig allen Differenzverstärkern DVi ... DV4 zugeführt ist und die Ausgangssignale U\... U* der Strofnschältef 5Sl ... 554 gleichzeitig in den mit den Transistoren 71 ... 74 und der Stromquelle /03 aufgebauten 5. Funktionsblock gespeist sind. Letzterer hat grundsätzlich die gleiche Wirkungsweise wie die Stromschalter 551 ... 554, nur mit dem Unterschied, daü das jeweils kleinere von 2 Teilsignalen ausgewählt wird. Unter Beachtung der Forderung

R,

2Λ,

Δ U_Rc,

»0«, wenn U_e den Wert + Umax/2 überschreitet. Sein Schaltzustand deckt sich also mit der 2. Stelle des für U_e gültigen Digitalwortes im Gray-Code (Bild 4c).

In gleichartiger Vorgehensweise sind die Kollektorströme der Stförnschältef 551 ... 554 zu zwei Summenströmen vereinigt, die in Verbindung mit einer zusätzlichen Stromquelle I₀₂ an den beiden Lastwiderständen Ra Spannungsabfälle hervorrufen, die sich gerade bei

und

Referenzspanndifferenz benachbarter DilTeren/-

Ugf, Maximale Basis-EmiUer-Spannung von 71... Γ4)

sind von den Transistoren 71 ... 74 für jeden möglichen Wert von U_e höchstens zwei benachbarte Transistoren leitend, d. h„ die übrigen Transistoren sind gesperrt Je nach Größe des Eingangssignals U_e arbeitet also von den Transistoren 71 ... 74 nur die Kombination 71/72, 72/73 oder 73/74 als einfacher Stromschalter bzw. nur einer dieser Transistoren führt den gesamten Strom /03 und das Ausgangssignal folgt daher immer dem jeweils kleinsten der Signale Ui... Ua (Bild 4b). Der dem Ausgangssignal überlagerte Gleichspannungsteil kann mit den bekannten Schaltungskonfigurationen zur Pegelverschiebung eliminiert werden; durch Verstärkung des daraus resultierenden Signals bzw. durch Dimensionierung der Widerstände Ri, R₂ gemäß der Vorschrift R₂=\6 ■ Ri ist die Schaltung nach Bild 4 dann in einen modularen Block überführbar, d. h, der Ausgangssignalbereich U₃MAX-UiMiN deckt sich mit dem vereinbarten Eingangssignalbereich.

Die bisher bekanntgewordenen Möglichkeiten zur Analog-Digital-Umsetzung nach dem Parallelverfahren erfordern eine Anzahl von 2"-' Komparatoren zur Bildung eines n-stelligen Digitalwortes.

Die erfindungsgemäße Schaltung erlaubt eine parallele Signalverarbeitung bei minimalem Aufwand, d. h., lediglich π Komparatoren. Bei der in B i 1 d 4 gezeigten Schaltung liefern die eingezeichneten 3 Komparatoren ein das Eingangssignal U_c repräsentierendes 3-Bit-Digitalwort im Gray-Code; beim Parallelverfahren müßten dafür 7 Komparatoren und eine entsprechende Decodierschaltung aufgewandt werden.

Die Verringerung der Anzahl der benötigten Komparatoren beruht auf der Doppelausnutzung der Stromschalter SS1... 554 und der Transistoren 71... 74. Einmal werden sie wie beschrieben zur Erzeugung der 7fach gefalteten Übertragungskennlinie herangezogen, die beteiligten Transistoren wirken dabei als Emitterfolger. Andererseits fließen die Kollektorströme von 71 und 74 sowie von 72 und 73 durch je einen gemeinsamen Lastwiderstand A3 und verursachen dort Spannungsabfälle, die sich gerade bei U_e=± Umax/2 gegenphasig ändern. Der an den Widerständen A3 angeschlossene Komparator KI schaltet genau dann von »0« auf »1«, wenn das Eingangssignal den Wert - Umax/2 überschreitet, und genau dann von »1« auf Widerständen Ri angeschlossenen Komparator K 3 deckt sich dann mit der 3. Stelle des für U_e gültigen Digitalwortes im Gray-Code, dessen 1. Stelle vom Komparator K1 gebildet wird, der den Vergleich des Eingangssignals U_c mit dem Wert Null vornimmt

Durch Kaskadenschaltung mehrerer, z. B. zweier Blöcke mit der Schaltung nach Bild 4 kann auf modulare Weise ein Faltungscodierer mit einer Auflöst äg von mehr als drei, z. B. 6 bit verwirklicht werden. Eine weitere Stelle läßt sich leicht dadurch bilden, daß das Ausgangssignal der letzten Stufe an einen weiteren Komparator angeschlossen wird, der mit dem Wert Null vergleicht. Wird-jtatt diesem Komparator einer der bekannten parallelen Analog-Digital-Umsetzer eingesetzt, der die Unterscheidung von m Stufen erlaubt, so wird die Auflösung des davor befindlichen Codierers um Idm Stellen erhöht Vorteilhaft ist diese Kombinationsmöglichkeit insbesondere dann, wenn parallele Umsetzer für 2 bis 4 bit in Zukunft in Form integrierter Schaltungsbausteine erhältlich sein werden.

Außerdem läßt sich eine für einen weiten Anwendungsbereich günstige Optimierung von Aufwand und Geschwindigkeit erreichen.

Mit dem zum Entwurf der Schaltung in Bild 4 angewandten Konzept ist im Prinzip eine Stufe mit (2"—l)fach gefalteter Übertragungskennlinie realisierbar: Dazu sind 2("-W Differenzverstärker, 2"-' Stromschalter und (2"-') Transistoren analog wie bei der beschriebenen Schaltung mit 7fach gefalteter Übertragungskennlinie zu beschälten. Dabei wird jeweils die erste Stelle des Gray-Code am Eingang (Komparator K1) und die am häufigsten wechselnde Stelle mitte« der Stromschalter (Komparator K 3) gebildet Die übrigen Stellen ergeben sich durch Kombinationen aus den Kollektorströmen der 2"-' Ausgangstransistoren (Komparator K 2 im Fall π=3).

Eine interessante Modifikation besteht in der nichtlinearen Analog-Digital-Umsetzung, wie sie z. B. in Form der 13 Segment-Kennlinie zur Sprachcodierung verwendet wird. Die erweiterte Schaltung aus B i 1 d 4 erlaubt den Entwurf einer Stufe mit 15fach gefalteter Kennlinie, deren Kennlinienäste betragsmäßig die gleiche Steigung aufweisen wie die einzelnen Segmente der 13 Segment-Kennlinie. Dazu sind die zum Aufbau notwendigen 8 Differenzverstärker mit den entsprechenden Referenzspannungen zu versorgen und die Spannungsverstärkung der Differenzverstärker durch • geeignete Wahl der verstärkungsbestimmenden Widerstände auf die erforderlichen Werte einzustellen. Ein der

7 8

Stufe nachgeschalteter 4-bit-Analog-DigitaI-Umsetzer erfindungsgemäßen Schaltung erlauben einen flexiblen

vervollständigt die Anordnung zu einem nichtlinearen Entwurf von Codierern, der sich optimal an die erstrebte

8-bit^Codierer oiit einer Kömpressionskennlinie gemäß Auflösung und Geschwindigkeit bei minimalem AuN

der CEPT-Norm (Bild 5), wand anpassen läßt.

Die beschriebenen Möglichkeiten zur Nutzung der 5

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

1. Elektronischer Analog-Digital-Umsetzer für den Gray-Code mit η Stellen, dadurch gekennzeichnet, daß das Eingangssignal parallel an den einen Eingang von 2"-' Differenzverstärkern angeschlossen ist, deren restliche Eingänge an Referenzspannungen gelegt sind, welche den Signalbereich in 2" gleich große Intervalle einteilen und deren jeweils zwei Ausgänge an die jeweils zwei Eingänge von jeweils einem von wiederum 2"-' Stromschaltern geführt sind, wobei deren jeweils gemeinsamer Emitteranschluß Teilsignale abgibt, welche jeweils an die Basisanschlüsse von weiteren 2"-' Transistoren geführt sind, deren Emitter gemeinsam von einer Konstantstromquelle gespeist werden, derart, daß von den Teilsignalen das mit dem jeweils niedrigsten Potential an den Ausgang der Schalterg, der mit den Emittern verbunden ist gelangt und weiter dadurch gekennzeichnet daß die erste Stelle des Gray-Code durch einen ebenfalls mit dem Signaleingang verbundenen Komparator gebildet wird und die Kollektorausgänge der Stromschalter so mit den Eingängen eines Komparators zusammengeschaltet sind, daß dessen Ausgang die am häufigsten wechselnde Sxelle des Gray-Code bildet und daß die Kollektorausgänge der Transistoren, weiche das niedrigste Tsilsignal auswählen, so mit weiteren Komparatoren verbunden sind, daß die übrigen Stellen des Gray-Code gebildet werden.

2. Elektronischer Analog-Digital-Umsetzer nach Patentanspruch 1, dadurch gekennzeichnet daß der Ausgang des ersten Umsetzers für π Stellen mit dem Eingang eines weiteren gleichar: gen oder auch in an sich bekannter Weise aufgebauten parallelen Umsetzers zur Bildung weiterer Stellen des Codewortes verbunden werden kann (Kaskadenumsetzer).

3. Elektronischer Analog-Digital-Umsetzer nach Patentanspruch 1, dadurch gekennzeichnet daß er mit entsprechendem Laufzeitausgleich bei der Abfrage der digitalen Ausgänge auch als sogenanntes digitales Abtasthalteglied betrieben werden kann.

4. Elektronischer Analog-Digital-Umsetzer nach Patentanspruch 1, dadurch gekennzeichnet daß durch unterschiedliche Bemessung der Widerstände in den Differenzverstärkern, welche die Verstärkung bestimmen, und durch unterschiedliche Bemessung der Referenzspannungen, welche die Intervalle für die Teilsignale bestimmen, eine nichtlineare Umsetzerkennlinie gebildet wird.