DE2035153C3 - Verfahren und Anordnung zur Nachrichtenübertragung mittels Pulscodemodulation - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Nachrichtenübertragung mittels Pulscodemodulation, insbesondere für ein Zeitmultiplexsystem, unter sendeseitiger Verwendung eines linearen Analog-Digital-Umsetzers mit nachgeschalteter, der Umrechnung der linearen Kennlinie auf eine Knickkompander-Kennlinie dienender Logikschaltung und unter empfangsseitiger Verwendung einer der Rückrechnung von der Knickkompander-Kennlinie auf eine lineare Kennlinie dienenden Logikschaltung mit nachgeschaltetem linearem Digital-Analog-Umsetzer.

Aus der deutschen Auslegeschrift 1 297 141 ist ein Nachrichtenübertragungssystem mit Pulscodemodulation bekannt, dessen Codierer und Decodierer mit Knickkompanderkennlinie jedoch nichtlinear sind. Der interne Decodierer im rückgekoppelten Wägecodierer und der empfangsseitige Decodierer enthalten eine Logikschaltung, die jeweils das nächste aufzulegende Gewicht bestimmt.

Aus der deutschen Auslegeschrift 1 945 205 ist ein weiteres Nachrichtenübertragungssystem mit ebenfalls nichtlinearem Codierer und Decodierer bekannt. Der Codierer weist mehrere in Kaskade geschaltete Dämpfungsglieder auf. An den Eingang des ersten dieser Dämpfungsglieder wird eine der abgetasteten Amplitude proportionale Spannung angelegt, wobei die am Eingang jedes dieser Dämpfungsglieder angelegte Spannung mit einer Bezugsspannung verglichen wird. Die Gesamtheit der zweiwertigen Differenzspannungen, die den verschiedenen Dämpfungsgliedern entsprechen, wird an einen logischen Schaltkreis gelegt, der eine erste Teilgruppe von codierten Biiiiirsignalen liefen, die im Binärcode die Zuordnung der angetasteten Amplitude zu einer Reihe logarithmisch verteilter Amplitudenintervalle zwischen den möglichen minimalen Werten dieser Amplitude darstellt. Die am Ausgang der Dämpfungsgliederkaskade erhaltene Spannungsamplitude wird durch einen linearen Coder in eine zweite codierte Binärsignalgruppe umgesetzt.

Die Kompandierung wurde eingeführt, um den Signalgeräuschabstand bei der übertragung von Sprachsignaien über einen weiten Aussteuerbereich konstant zu halten. Als Kompandierungsgesetz kommt insbesondere die .13- und die 15-Scgmcnt-Kennlinie in Frage.

Die Codierung von Sprachsignalen nach einem derartigen Gesetz erfordert in der Mitte des Amplitudenbereichs eine beträchtliche Auflösung, die eine niedrige Quantisierungsstufenhöhe und damit eine

große Qwmtisierungsstufenanzahl beim linearen Analog-Digital-Umsetzer bedingt. Je größer aber die Stufenzahl ist, desto mehr Codierungsschritte sind erforderlich und desto langsamer läuft die Codierung ab.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren der einleitend geschilderten Art zu realisieren, das hohe Geschwindigkeiten bei geringem Aufwand ermöglicht.

Ausgehend von einem Verfahren zur Nachrichtenübertragung mittels Pulscodemodulation, insbesondere für ein Zeitmultiplexsystem, unter sendeseitiger Verwendung eines linearen Analog-Digital-Umsetzers mit nachgeschalteter, der Umrechnung der linearen Kennlinie auf eine Knickkompander-Kennlinie dienender Logikschaltung und unter empfangsseitiger Verwendung einer der Rückrechnung von der Knickkcmpander-Kennlinie auf eine lineare Kennlinie dienenden Logikschaltung mit nachgeschaltetem linearem Digital-Analog-Umsetzer wird diese Aufgabe erfindingsgemäß dadurch gelöst, daß sendeseitig der Aniplitudenbereich der Analogsignale in eine ungerade Ar zahl von wenigstens drei Abschnitten aufgeteilt w.d, von denen sich der mittlere Abschnitt symmetr-ch zur Mitte des Amplitudenbereichs erstreckt UiJ deren äußere Abschnittspaare symmetrisch zur Vι;te des Amplitudenbereichs liegen, daß alle Absc uittsgrenzen Knickpunkten der Kompanderkennlii ί entsprechen, daß der mittlere Abschnitt und die äi .eren Abschnittspaare unterschiedlich verstärkt ui A in einem Abschnitt abgebildet werden, daß die A plitudenteile dem Analog-Digital-Umsetzer zuge-R .-· werden, daß der sendeseitigen Logikschaltang ei. . [ni'cnnation darüber zugeführt wird, in welchem A r chnitt der Analogwert liegt, und daß empfangsseiti, bei dem Ausgangssignal des Digital-Analog-Umsct/crs die Abbildung aller Abschnitte auf nur einen At schnitt rückgängig gemacht wird.

/ur Durchführung des erfindungsgemäßen Verfahrens ^:">t ein Nachrichtenübertragungssystem vortei'haft, bei dem sendeseitig dem Analog-Digital-Umseizer und der Logikschaltung eine. Anordnung zur Abbildung aller Abschnitte auf einen Abschnitt vorgeschaltet ist und bei dem empfangsseitig der Logikschaltung und dem Digital-Analog-Umsetzer eine Anordnung zur Rückgängigmachung der Abbildung nachgeschaltet ist.

In Ausgestaltung dieses Nachrichtenübertragungssystems ist es vorteilhaft, wenn eine Anordnung zur Abbildung von dre: Abschnitten auf einen Abschnitt vorgesehen ist, bei der das Analogsignal sowohl direkt als auch über einen ersten Amplitudenhochpaß mit nachgeschaltetem erstem invertierendem Verstärker als auch über einen ersten Amplituden-Tiefpaß mit nachgeschaltetem zweitem invertierendem Verstärker einer ersten Summierschaltung zugeführt wird, deren Ausgangsspannung an den Analog-Digital-Umsetzer angelegt wird, und wenn das Analogsignal zwei Amplitudenentscheidern zugeführt wird, deren Ausgangsspannungen zur Kennzeichnung des jeweils abgebildeten Abschnitts an die Logikschaltung angelegt werden.

Vorteilhaft ist es weiter, wenn eine Anordnung zur Rückgängigmachung der Abbildung dreier Abschnitte auf einen Abschnitt vorgesehen ist, bei der das Ausgangssignal des Digital-Analog-Umsetzers sowohl direkt als auch über eine Reihenschaltung, bestehend aus einer zweiten Summierschaltung, einem zweiten AmDlitudenhochpKiJ und einem dritten invertierenden

Verstärker, einer dritten Summierschaltung zugeführt wird, deren Ausgang der Systeraausgang ist, und bei der ferner einerseits der zweiten und dritten una andererseits der zweiten Summierschaltung jeweils

s aus der zweiten Logikschaltung stammende Spannungen zugeführt werden, die der Kennzeichnung des jeweils abgebildeten Abschnitts dienen.

An Hand von Ausfuhrungsbeispielen wird die hrfindung nachstehend näher erläutert.

Die F i g. 1 zeigt eine an sich bekannte 13-Segmcnl-Kompanderkennhnie. Der Bereich der Eingangssighaie U_E ist auf die Werte -1024 bis +1024 normiert. Für positive und negative Werte ist der Eingangssignalbereich in acht Teilbereiche unterteilt, deren

Größen sich vom Koordinatenursprung ausgehend wie 1:1:2:4:8 :16:32 verhalten. Jeder dieser 16 Teilbereiche wird über die Kennlinie ausgangsseitig in untereinander gleich große Teilbereiche der quantisierten Ausgangssignale U_A abgebildet. Da jeder dieser

Teilbereiche noch achtmal unterteilt ist, ergeben sich 128 = 2⁷ Stufen und eine Bityahl π = 7.

Erfindungsgemäß ist der P-sreich der Codiereingangssignale U_E in drei Unterbereiche α, h, c unterteilt. Der Unterbereich α enthält die Teilbereiche -V bis -VIII, der Unterbereichb die Teilbereiche -IV bis + IV und der Unterbereiche die Teilbereiche+V bis +VIII. Auf den Unterbereichb entfallen, lineare Codierung vorausgesetzt, 128 Amplitudenstufen (1/16 U_E ) und auf die Unterbereiche α und c

960 Amplitudenstufen (5/32 U^. Werden die Eingangssignale U_E im Unterbereich b um acht gegenüber denen in den anderen Unterbereichen α und c verstärkt, so ergeben sich drei annähernd gleich große Ausgangssignalbereiche a! und c' mit 15/32 U_Esi und

b' mit 16/32 U_E Eine Verstärkung von acht ist erforderlich, um die Teilbereiche I bis IV und V bis VIII zur Deckung zu bringen. Gemäß der Erfindung werden diese Ausgangssignalbereiche a', b', c' durch Faltung oder Versatz in einen gemeinsamen Bereich

abgebildet, wie die F i g. 2 zeigt, und anschließend gemeinsam weiter verarbeitet.

Bei einer 15-Segment-Kennlinie F i g. 3 mit a = C = 8/17 U_E und b = 1/17 U₂₁. entstehen drei völlig gleich große Abschnitte α' = b' = c' = 8/17 U^. Für

die 15-Segment-Kennlinie isi noch die in Fig. 4 dargestellte Variante möglich, die Verstärkung am Abschnitt b auf 16 zu erhöhen. Dann beträgt α und c' nur noch l/2b'. Dies ergibt eine Reduktion der Auflösung um 1 Bit in den Bereichen α und c, so daß die Umrechnung einfacher wird.

Die F i g. 5 zeigt eine Anordnung zur Durchführung des ernndungsgemäßen Verfahrens. Die Sendeseite besteht aus einer Anordnung A1 zur Abbildung aller Abschnitte a, b, c auf einem Abschnitt, einem Analog-Digital-Umsetzer U1 und einer Logikschaltung Ll. Die Empfangsscite besteht aus einer Logikschaltung L 2, einem Digital-Analog-Umsetzer U 2 und einer Anordnung A 2 zur Rückgängigmachung der in der Anordnung Λ1 erfolgten Abbildung.

Die Wirkungsweise der Anordnung nach der F i g. ? ist folgende. An den Eingang d der Anordnung/U wird das Analogsignal angelegt. Dieses wild in der Anordnung/41 ternär gefaltet, wie es in den F i g. 2 bis 4 dargestellt ist. Die auf dem einen Abschnitt

fts abgebildete Amplitude q wird in den Analog-Digital-Umsetzer Ul eingespeist, über die Ausgänge e und / der AnordnungA\ erhält die LogikschaltungL1 eine Information darüber, in welchem der ternären

Abschnitte α, h oder c der Analog-Digital-Umsetzer Ul arbeitet. In der Logikschaltung Ll werden die eingehenden Daten auf die Knickkompander-Kcnnlinie umgerechnet und als pulscodemodulierte Signale zur Empfangsseite übertragen. In der empfangsseitigen Logikschaltung L2 wird das ankommende Codewort D₁* ... Djf in den dem Digital-Analog-Umsetzer L'2 zuzuführenden Teil D, ... D₈ und den der Anordnung/12 zur ternären Defaltung zugehörigen Teil e', /' aufgespalten. Die Ausgangsspannung /i des Digital-Analog-Umsetzers 172 wird dem Eingang der Anordnung A 2 zugeführt, die in Kenntnis der an den Eingängen e', /' anliegenden Information über den zu verwertenden Abschnitt eine ternäre Defaltung durchführt, die zum quantisierten Ausgangs-Analogsignal 1 führt.

Ein Ausführungsbeispiel der Anordnung A 1 nach der F i g. 5 ist in der F i g. 6a und die zugehörigen Spannungsverläufe sind in der Fig. 6b dargestellt. Die Anordnung enthält zwei Entscheider £1 und £2, einen Amplitudenhochpaß AHPX, einen Amplitudentiefpaß ATPi, zwei invertierende Verstärker Kl. V2 sowie eine Summierschaltung Sl. Die Anschlußklemmen d, e, f, g entsprechen denen in Fig. 5.

Die Wirkungsweise der Anordnung nach der F i g. 6 a zur ternären Faltung, wie sie in den F i g. 2 bis 4 dargestellt ist, ist folgende. Das an der Eingangsklemme d anliegende Eingangssignal U_E gelangt unmittelbar an die Summierschaltung Sl. Liegt es innerhalb des Unterbereichs b der Eingangssignale U_E, so gelangt es ungehindert an die Ausgangsklemmen Liegt das Eingangssignal im Unterbereich c, so erscheint am Ausgang des Amplitudenhochpasses AHPl eine Spannung, die im Verstärker V1 invertiert und als Signal m der Summierschaltung S1 zugeführt wird. Liegt das Eingangssignal U_E im Unterbereich d, so erscheint am Ausgang des Amplitudentiefpasses A TP1 eine Spannung, die im Verstärker V 2 invertiert und als Signal η der Summierschaltung S1 zugeführt wird. F i g. 6b zeigt, wie die drei an der Summierschaltung S1 anliegenden Spannungen an der Ausgangsklemmen eine ternär gefaltete Spannung ergeben. Die Entscheider £1 und £2 geben die Information, in welchem Unterbereich das Eingangssignal liegt, über die Ausgangsklemme e und / an die Logikschaltung L1 in F i g. 5 ab.

Fig. 7a zeigt eri Ausfuhrungsbeispiel der in der Fig. 5 dargestellten AnordnungA2 und Fig. 7b zugehörige Ubertragungscharakteristiken. Die Anordnung besteht aus Summierschaltungen S2 und S3, einem Amplitudenhochpaß AHP2 und einem inver

tierenden Verstärker V 3. Die Anschlußklemmen/i, e', /', / entsprechen denen in F i g. 5.

Die Wirkungsweise der Anordnung A 2 zur ternären Defaltung nach Fig. 7a ist folgende. Für im Unterbereich b liegende Eingangssignale U_E ist nur der direkte Weg vom Eingangsanschluß h über die Summierschaltung S3 zur Ausgangsklemme / durchlässig, während der Amplitudenhochpaß AHP2 durch eine entsprechende Vorspannung gesperrt ist, so daß am Ausgang des Verstärkers Vi Null Volt Spannung liegt.

Liegt an der Eingangsklemme e' ein Signal, so wird über die Summierschaltung S2 das Eingangssignal am Amplitudenhochpaß AHP2 so weil angehoben, daß es sich in seinem Durchlaßbereich befindet. Sein Ausgangssignal wird über den Verstärker V3 und die SummierschaltungS3 mit dem direkten Signal h vereinigt. Gleichzeitig muß das Ausgangssignal an der Ausgangsklemmc 3 durch das Signal an der Eingangsklemme e' mittels der Summierschaltung S3 in den richtigen Ausgangsunterbereich versetzt werden. Bei Auftreten eines Signals an der Eingangsklemme /' entfällt der Versatz, weil sich das Ausgangssignal an der Ausgangsklemme / bereits im gewünschten Unterbereich befindet. Fig. 7b zeigt die Ubertragungscharakteristiken der Anordnung A 2 in Abhängigkeit von den drei möglichen Zustandspaarcn an e' und /'.

Die Fig. 8a zeigt eine unsymmetrische Schaltung als Ausführungsbeispiel der Anordnung Al nach der F i g. 5, die die Verstärkungsschaltung im Abschnitt h, die Faltung und eine ternäre Entscheidung T über den Abschnitt α, b oder c liefert (s. Fig. 8 b). Die Schaltung besteht aus drei Rechenverstärkern V 5 bis V7, zwei Entscheidern £1 und E2, vier Dioden Dl bis D4 und Widerständen. Die Verstärker V5 und Vd besitzen durch die Dioden D1 bis D4 getrennte Gegenkopplungspfade.

Die Funktion der Schaltung nach Fig. 8a wird am Beispiel einer linear ansteigenden Eingangsspannung U_E mit den Grenzen ± A erklärt.

Die Rechen verstärker V 5 und V 6 sind auf einen Verstärkungsfaktor von -1 gegcngekoppelt. Durch

einen Vorstrom von

wird erreicht, daß die

einen orstrom von .

ld

Polarität des Ausgangssignals nicht beim Nulldurchgang des Eingangssignals, sondern erst bei r, des

positiven Aussteuerungsbereiches wechselt.
Der Verstärker V 7 vereinigt folgende Ströme (Fig. 9):

wobei

R ^T8R^7T8R⁷-

R ⁺ 16 R

0 für u_E>-~

-U_E+ f₆ für U_£>-f₆

für U_E < -

Damit kann U_x nur positive und U_Y nur negative Werte annehmen. Für den Abschnitt h gilt U_x und Vy = 0 und ^j = ^' {Verstärkung I).

Für α und c ist bis auf einen Gleichstromversal/ -, , - ' ^L-<

Die Verstärkung beträgt also in den Abschnitten a und c —_v. der Vorzeichen wechsel ergibt die Faltung

des Lliiigangssignals.

Der Entscheider El (El) liefert bei negativen (positiven) Ausgangsspannungen des Verstärkers V 5 (16) eine logische »1« am digitalen Ausgange (/).

Die Fig. 10a zeigt eine symmetrische Ausführung ,₅ der Anordnung A1. bei der ein Rechenverstärker mehr benötigt wird; ciafür ist aber nur eine Referenzspannung (--,4) notwendig. Fig. 10b zeigt eine Tabelle für die tcrnärc Hntscheidung T.

Das ternär gefaltete Signal kann in jedem beliebigen ^₀ linearen Analog-Digital-Umsetzer Ul weiterverarbeitet werden, der den Geschwindigkeitsanforderungen des Systems entspricht. Die notwendige Auflösung des Umsetzers richtet sich nach der Art der Kennlinie, der erzeugt werden soll. So ist beispielsweise für ₂s die 13-Segment-Kcnnlinic mit 7(8) Bit eine Auflösung 111 128 (256) Stufen, für eine 15-Scgment-Kcnnlinie mi; Λ Bit eine Auflösung in 512 Stufen notwendig.

Der hauptsächliche Unterschied zwischen der 13- und 15-Segment-Kcnnlinic liegt darin, daß bei der ,_o 1 -Segment-Kennlinie die ersten beiden Teilbereiche \om Mittelpunkt aus gerechnet dieselbe Steigung h.ihen. während bei der 15-Segmcnt-Kennlinie die entsprechenden Teilbereiche bereits ein Steigungswrhältnis von 1 :2 haben. Damit werden die Logik- -,> ■ haltunuen /. I zur Erzeugung dieser Kennlinien iihn- !-.Ii Unterschiede ergeben sich noch durch die An- <■■!·'. der Stufen je Teilbereich und durch die Wahl ' Verstärkung im mittleren Unterbereich der tcr-1 ·: .τι Faltung (8 "der Hi). Liefert der lineare Um-■·. :/er ( 1 an Stelle des Onalcodes einen Graycode, so u-rd der Gray-Dual-Wandler zweckmäßigerweise in ii■·-■ Logikschaltung Ll einbezogen, wie das naehf-lgendc Beispiel zeigt. Sie ist in Fig. 11 dargestellt und errechnet eine 7-Bit-l3-Scgmcnt-Kennlinie aus euer ternären Entscheidung und 7 linearen Bit im (•raycodc. Die Logikschaltung L1 nach der Fig. Il enthält einen Gray-Dual-Wandlcr GDW, einen Addierer AdI. eine AuswahlschaltungASl Tür die Feststellung der Polarität, eine Auswahlschaltung AS2 zur Bestimmung der Teilbereiche I bis VIII, eine Auswahlschaltung/1S3 zur Auswahl der letzten drei Bit D* D*, eine Anordnung U zum Umpolen des zweiten Gray-Bits G₂ und eine Schaltung Si zur Steuerung des Addier- und überlaufvcrhaltens.

Die genaue Funktion der Logikschaltung L1 ist aus dem Flußdiagramm Fig. 12 zu ersehen, das eine Rechenvorschrift darstellt, die angibt, wie die ternäre Entscheidung T = c + f fs. Tabelle in F i g. 8 b) und die 7 Gray-Bit des linearen Coders U1 zu verarbeiten sind, um ausgangsscitigc Codeelemente D,* bis D? zu erhalten.

Zunächst sei nochmal auf die Struktur des zu bildenden Codewortes D₁* bis D* eingegangen. D₁* stellt das Polaritätsbit dar. DJ, DJ und D₄* kennzeichnen die Nummer des Teilbereichs(±I bis +VIII), in dem der codierte Analogwert liegt, und die letzten drei Bit Df, Df, und Df bestimmen die Stufe innerhalb des Teilbereichs. Zu Beginn der Umrechnung wird i/1 ausgewertet, ist \Τ\ = I (Abschnitt« oder c). so ist DJ = I zu setzen, andernfalls ist DJ = 0. Um einen symmetrischen Dualcode bei der Gray-Dual-Wandlung im Wandler GDW zu erhalten, ist in den Abschnitten« und c. also abhängig von \τ\ und dem ersten Gray-Bit G₁, das zweite Gray-Bit G₂ vor der Grad-Dual-Wandlung zu invertieren. Nach der Gray-Dual-Wandlung erhält man die Bit D₁ bis D₇. Die Teilbereiche ± V bis ± VIII(|r|= 1) werden mit den Teilbereichen ±1 bis ±IV durch Addition des Wertes 8 zu dem Codewort D₁ ... D₇ zur Deckung gebracht, ein überlauf wird verhindert (keine Addition bei D₁ · D₂ ■ D₁ · D₄ = I). Es folgt die Bestimmung des Polaritäts-Bits. Für T = 0 entspricht D₁* = D₁ (= G,). andernfalls bestimmt T den Wert von D₁*.

Es folgt die Bestimmung des Teilbereichs, in dem der codierte Wert liegt. Damit wird der Wert tür D* und D* festgelegt und die Auswahl der letzten drei Bits D*. D* und D*. die je nach Teilbereich aus D₅. D_h. D₁; D₄. D₅, D₆ bis D₂. D,. D₄ gebildet werden.

Aus dieser Verschiebung ergibt sich die gewünschte Reduktion der Steigung.

Die Umrechnung von einer ternären Entscheidung und acht linearen Dualbit auf die 8-Bit-13-Segment-Kennlinic ist in Fig. 13. die Umrechnung von neun linearen Dualbit und T auf eine 8-Bit-15-Scgment-Kcnnlinie in Fig. 14 dargestellt. Bei den in F ig. 12. 13 und 14 angegebenen Flußdiagrammen ist eine Verstärkungsänderung der Faltung von 1 :8 vorausgesetzt. Wie die L'i cchnung bei einer Verstärkungsänderung von 1 : ld zu erfolgen hat. ist für eine Umsetzung von T - 9 Dualbit auf die 8-Bit-15-Scgment-Kennlinie in F i g. 15 dargestellt.

Damit zur Decodierung das der Sendeseite inverse Verfahren angewendet werden kann, hat die empfangsseitigc Logikschaltung L2 die Aufgabe, ein crigitales Signal zu erzeugen, das nach einer linearen Decodierung in Ul ein ternär gefaltetes Signal ähnlich dem auf der Sendescite ergibt. Im Prinzip erfolgt die Rückrechnung in einer Anordnung nach Fig. 16. die sowohl für die 13-als auch für die 15-Segment-Kennlinie geeignet ist.

Die Anordnung nach der Fig. 16 enthält eine Schaltung RG zur Rückgewinnung der ternären Entscheidung, eine Erkennungsschaltung ES zur Erkennung der Teilbereiche, eine Bestimmungsschaltunu BS zur Bestimmung von 4*, B*, C*, D* (£*), (Hilfsgröikn für die Rückrechnung), einen Addierer Ad 2, einen Inverter J und eine Auswahlschaltung AS4.

Aus Dj* bis D* ergibt sich zunächst, in welchem Teilbereich der zu decodierendc Wert liegt. In Abhängigkeit davon wird zu den letzten Bits Df bis D* ein Wert addiert, und zwar Hilfsgrößen A* bis E*. Die Summe (Hilfsgrößen U bis Z) ergibt im Zusammenhang mit einem vom Polaritätsbit gesteuerten Inverter J eine diesmal digital gefaltete Kennlinie Die Stellung der errechneten Bits U bis Z innerhalb des endgültigen Codewortes und der Wert der Fü!|- stellen wird ebenfalls von der Erkennung der Teilbereiche bestimmt. Die ternäre Defaltung wird durch zwei Bits?' und /' gesteuert, die sich itus D* nn.j h* ersehen. Die Abschnittsbestimmung erfolgt wieder';rn nach der Tabelle in F i g. 8 b. Die vollständige Rechen Vorschrift ist in den Flußdiagrammen für die Rij<;_K. rechnung der 13- und der 15-Segrnen!-Kenniinie dargestellt.

F ι ε. 17a. 17b zeigen das Flußdiagnimm tu? ;,-

Rückrechnung für die 7-Bit-13-Segment-Kennlinie und Fig. 18a, 18b das Flußdiagramm Tür die Rückrechnung für die 8-Bit-13-Segment-Kennlinie jeweils mit einem Verstärkungsfaktor 8 der Defaltung.

Die Rückrechr.ung für die 15-Segment-Kennlinic bei einem Verstärkungsverhältnis der Defaltung von 8 zeigen F i g. Ii9a, 19b. Wird eine Detaining mit einem Verstärkungsverhältnis von 16 verwendet, so ist sie nach dem Flußdiagramm nach Fig. 20a, 20b umzurechnen.

Aus dem gefalteten decodierten Signal U_E entsteht das endgültige durch Dämpfung um den Faktor 8(16) im Abschnitt b. In den Abschnitten α und c bleibt die Amplitude des Signals erhalten, während die Polarität wechselt. Die Fig. 21 zeigt diese AnordnungA2 xur ternären Defaltung. Sie besteht aus vier Rechenverstärkern V 9 bis V12. Diese besitzen durch Dioden D5—D 8 getrennte Gegenkopplungspfade, wobei jeweils nur ein Ausgang verwendet wird. Die Verstärker K 9 und KlO arbeiten als geschaltete Spannungsquellen mit einer Ausgangsspannung von 0 oder -A, abhängig von e' bzw. /'. Der Verstärker FIl arbeitet als geschalteter Verstärker, während der Verstärker V12 ein reiner Summenverstärker ist.

Die F i g. 22 zeigt die Spannungsverläufe der Anordnung /42 nach Fig. 21. U_E, i\U_E,\< j I ist die

Spannung am Ausgang des Digital-Analog-Umsetzers U 2, die sich ergibt, wenn das sendeseitige Signal U_Es eine linear ansteigende Spannung ist. Zur Vereinfachung wurde die Treppenstruktur vernachlässigt.

A ist eine Vergleichsspannung zur Erzeugung von genauen Versatzströmen. Die Ausgangsspannung U₁ des Verstärkers V9 ist im Abschnitt α gleich der negativen Vergleichsspannung —A, in den anderen Abschnitten = 0. U₂ beträgt dagegen im Abschnitt c — A und in den anderen Bereichen 0.

Die Ausgangsspannung des Verstärkers KIl ist Tür den Fall U₁ = 0, U₂ = 0 (Abschnitt b) durch den Vorstrom A/R stets negativ. Damit wird U₃ = 0,

und der Verstärker K12 erhält nur den Strom g-|.

Im Abschnitt α (U₁ = —A, U₂ = 0) ändert sich der Vorstrom des Verstärkers KIl so, daß seine Ausgangsspannung stets positiv bleibt.

Der Verstarker V12 summiert nun die Ströme

U₁ 9üj_L/,, 9 U₁,

Damit hat sich die Polarität geändert, und der

ίο Summenstrom erhält neben einem Gleichstromanteil den achtfachen Signalstrom gegenüber dem Abschnitt b.

Der Gleichstromanteil bewirkt die notwendige Verschiebung, um beim übergang vom Abschnitt b in den Abschnitt α (übergang vom Teilbereich IV auf V) ein Amplitudenintervall der eineinhalbfachen Stufenhöhe des Teilbereichs IV zu erhalten. Diese Abweichung von der Ganzzahligkeit der Stufenhöhe ist notwendig, weil auf der Empfangsseite Amplitudenwerte erzeugt werden müssen, die jeweils in der Mitte der sendeseitigen Amplitudenintervalle liegen. Bei den anderen übergängen von Teilbereich zu Teilbereich wird diese Korrektur durch entsprechende Befehle des Rückrechners L 2 an den linearen Digital-Analog-Umsetzer t/2 ausgelöst. Die Größe des Intervalls läßt sich sowohl durch Variation des Gleichstromes als auch der Signalamplitude einstellen.
Für den Abschnitte, U₁ = 0, U₂= -A wird

U₃ = -U_E + j und

V, = _ 3 _ ⁹ A
*- R 16 R'

Die Verstärkung ist gleich der im Abschnitt α, der Gleichstromanteil jedoch negativ, um den übergang vom Teilbereich —IV zum Teilbereich —V zu schaffen. Die Verstärkung des Summen Verstärkers K12 ist zunächst beliebig und richtet sich nach dem Signal-

Spannungsbedarf nachfolgender Schaltungen.

Die F i g. 23 zeigt eine symmetrische Variante der Anordnung/12 zur ternären Defaltung. Soll der Abschnitt b um den Faktor 16 gedämpft werden, so ist nur die Dimensionierung der Widerstände zu ändern.

Hierzu 8 Blatt Zeichnungen

Claims (4)

1. Patentansprüche:

   L Verfahren zur Nachrichtenübertragung mit tels Pulscodemodulation, insbesondere für ein s Zeitmultiplexsystem, unter sendeseitiger Verwendung eines linearen Analog-Digital-Umsetzers mit nachgeschalteter, der Umrechnung der linearen Kennlinie auf eine Knickkompander-Kennlinie dienenden Logikschaltung und unter empfangs- ι ο seitiger Verwendung einer der Rückrechnung von der Knickkompander-Kennlinie auf eine lineare Kennlinie dienenden Logikschaltung mit nachgeschaltetem linearem Digital-Analog-Umsetzer, d adurch gekennzeichnet, daß sendeseitig der Amplitudenbereich der Analogsignale (U_E) in eine ungerade Anzahl von wenigstens drei Abschnitten (a, b, c) aufgeteilt wird, von denen sich der mittlere Abschnitt (b) symmetrisch zur Mitte des Amplitudenbereichs erstreckt und deren äußere Abschnittspaare (a, c) symmetrisch zur Mitte des Amplitudenbereichs liegen, daß alle Abschnittsgrenzen Knickpunkten der Kompanderkennlinie entsprechen, daß der mittlere Abschnitt (b) und die äußeren Abschnittspaare (a, c) unterschiedlich verstärkt und in einem Abschnitt (α', b', c') abgebildet (F i g. 2) werden, daß die Amplitudenteile dem Analog-Digital-Umsetzer (t/l) zugeführt werden, daß der sendeseitigen Logikschaltung (Ll) eine Information darüber zugeführt wird, in welchem Abschnitt der Analogwert (U_E) liegt, und daß empfangsseitig bei dem Ausgangssignal des Digital-Analog-Umsetzers (C 2) di" Abbildung aller Abschnitte (a, b, c) auf nur einen Abschnitt (a\ b', c') rückgängig gemacht wird.
2. 2. Nachrichtenübertragungssystem zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß sendeseitig dem Analog-Digital-Umsetzer (Ul) und der Logikschaltung (Ll) eine Anordnung (Ai) zur Abbildung aller Abschnitte auf einen Abschnitt vorgeschaltet ist und daß empfangsseitig der Logikschaltung (L 2) und dem Digital-Analog-Umsetzer (U2) eine Anordnung (A 2) zur Rückgängigmachung der Abbildung nachgeschaltet ist (F i g. 5).
3. 3. Nachrichtenübertragungssystem nach Anspruch 2, dadurch gekennzeichnet, daß eine Anordnung (A I) zur Abbildung von drei Abschnitten auf einen' Abschnitt vorgesehen ist, bei der das Analogsignal (U_E) sowohl direkt als auch über einen ersten Amplitudenhochpaß (AHPl) mit nachgeschaltetem erstem in vertiei endem Verstärker (Fl) als auch über einen ersten Amplitudentiefpaß (A TP1) mit nachgeschaltetem zweitem invertierendem Verstärker (V2) einer ersten Summierschaltung S1 zugeführt wird, deren Ausgangsspannung an den Analog-Digital-Umsetzer (U 1) angelegt wird, und bei der ferner das Analogsignal (U_E) zwei Amplitudenentscheiclern (£1, £2) zugeführt wird, deren Ausgangsspannungen (e, f) zur Kennzeichnung des jeweils abgebildeten Abschnitts an die erste Logikschaltung (Ll) angelegt werden (Fig. 6a).
4. 4. Nachrichtenübertragungssystem nach Anspruch 2, dadurch gekennzeichnet, daß eine An-Ordnung (A2) zur Rückgängigmachung der Abbildung dreier Abschnitte auf einen Abschnitt voreesehen ist, bei der das Ausgangssignal des Digital-Analog-Umsetzers (U 2) sowohl direkt als auch über eine Reihenschaltung, bestehend aus einer zweiten Summierschaltung (S 2), einem zweiten Amplitudenhochpaß (.4 HP 2) und einem dritten invertierenden Verstärker (V3), einer dritten Summierschaltung (S3) zugeführt wird, deren Ausgang der Systemausgang ist, und bei der ferner einerseits der zweiten (S2) und dritten (S3) Summierschaltung und andererseits der zweiten Summierschaltung (S 2) jeweils aus der Logikschaltung (L2) stammende Spannungen (<?', /') zugeführt werden, die der Kennzeichnung des jeweils abgebildeten Abschnitts dienen (F i g. 7 a).