FR2553948A1 - Convertisseur analogique-numerique rapide - Google Patents
Convertisseur analogique-numerique rapide Download PDFInfo
- Publication number
- FR2553948A1 FR2553948A1 FR8409141A FR8409141A FR2553948A1 FR 2553948 A1 FR2553948 A1 FR 2553948A1 FR 8409141 A FR8409141 A FR 8409141A FR 8409141 A FR8409141 A FR 8409141A FR 2553948 A1 FR2553948 A1 FR 2553948A1
- Authority
- FR
- France
- Prior art keywords
- digital
- analog
- signal
- circuit
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
L'INVENTION CONCERNE UN CONVERTISSEUR ANALOGIQUE-NUMERIQUE RAPIDE. SELON L'INVENTION, IL COMPREND UN CIRCUIT DE CONVERSION ANALOGIQUE-NUMERIQUE DE CODAGE DE CHIFFRES DE POIDS FORT, UN CIRCUIT DE CONVERSION DE SORTIE EN EXCES 22 PRODUISANT UN SIGNAL DE SORTIE EN EXCES POUR UN BINAIRE SUR DEUX OU UN BINAIRE NATUREL SUR LA BASE DE LA TENSION ANALOGIQUE D'ENTREE QUI EST EN PARALLELE AVEC LE CIRCUIT DE CONVERSION ANALOGIQUE-NUMERIQUE DE CODAGE DE CHIFFRES DE POIDS FORT PAR RAPPORT A UNE LIGNE D'ENTREE A LAQUELLE EST APPLIQUEE LA TENSION ANALOGIQUE D'ENTREE ET UN CIRCUIT DE CONVERSION ANALOGIQUE-NUMERIQUE DE CODAGE DE CHIFFRES DE MOINDRE POIDS QUI EST RELIE EN SERIE AU CIRCUIT 22, AINSI L'OPERATION DE TRAITEMENT PRODUISANT LE SIGNAL DE SORTIE EN EXCES EST EFFECTUEE EN MEME TEMPS QUE L'OPERATION DE TRAITEMENT DE PRODUCTION DU SIGNAL NUMERIQUE DE POIDS FORT. L'INVENTION S'APPLIQUE NOTAMMENT AU TRAITEMENT DES SIGNAUX D'ENTREE D'UN CALCULATEUR.
Description
1-i 2553948 Les convertisseurs analogiques-numériques rapides connus sont
construits de façon qu'un circuit de codage
numérique de chiffresde poids fort, un circuit convertis-
seur numérique-analogique, un circuit de soustraction et un circuit de codage numérique de chiffresde poids
faible soient connectés en série, et un circuit d'échantil-
lonnage et de maintien est relié et disposé entre une borne d'entrée du circuit de codage numérique des chiffres
de poids fort et une borne d'entrée du circuit de sous-
traction. Dans la construction antérieure par exemple, lorsqu'un signal de tension analogique est appliqué à la borne d'entrée du circuit de codage numérique des chiffres de poids fort, le signal analogique soit soumis à une conversion analogique-numérique par le circuit de codage numérique des chiffres de poids fort, et le signal est sorti sous la forme d'un signal numérique de codage à 4 bits aux bornes de sortie de ce circuit. Ce signal numérique constitue un signal numérique de chiffres de poids fort. Ensuite, ce signal numérique est appliqué au circuit convertisseur numérique-analogique pour une conversion en un signal analogique échelonné. Ensuite, le circuit de soustraction accomplit une soustraction du signal d'échantillonnage de la tension analogique d'entrée et du signal analogique en mode échelonné et un signal de sortie en excès en binaire naturel est sorti. Ce signal de sortie est appliqué à la borne d'entrée du circuit de codage numérique de chiffres de moindre poids et le signal de sortie en excès pour le binaire naturel est soumis à une conversion analogique-numérique en signal de codage numérique des chiffres de moindre poids à 4 bits. Comme on l'a décrit ci-dessus, le signal analogique de tension d'entrée est converti en signal de codage numérique des chiffres de poids fort et signal de codage numérique des chiffres de moindre poids. Comme cela est évident par la lecture de ce qui précède, le signal codé numérique des chiffres de moindre poids produit le signal codé numérique des chiffres de poids fort et ensuite, effectue la conversion numérique-analogique du signal codé numérique des chiffres de poids fort, et cette sortie analogique convertie est soumise à une opération de soustraction par rapport à la tension analogique d'entrée pour extraire une sortie en excès, et cette sortie en excès est convertie
en signal codé numérique de chiffres de moindre poids.
En conséquence, lorsque l'on emploie ce système, un certain nombre des éléments de tout le circuit devient plus petit et ainsi il est économique et l'objectif de l'invention peut être atteint, mais il faut plus de temps pour obtenir le signal codé numérique des chiffres de
moindre poids ce qui est un inconvénient de ce système.
La présente invention a pour objectif un convertisseur analogiquenumérique rapide o sont
éliminés les inconvénients ci-dessus.
La présente invention se rapporte à des conver-
tisseurs analogiques-numériques pour une conversion rapide de signaux électriques analogiques en un signal numérique de chiffres de poids fort et un signal numérique de chiffres de poids faible formant les signaux
d'entrée d'un calculateur.
Selon l'invention, une borne d'entrée d'un circuit de conversion de signaux codés numériques des chiffres de poids fort pour une conversion de la tension analogique d'entrée en un signal numérique de chiffres codés de poids fort et une borne d'entrée d'un circuit de conversion de sortie en excès pour produire un signal de sortie en excès en binaire naturel sont mutuellement connectées de façon que les bornes soient en parallèle avec la ligne d'entrée de la tension analogique et une borne de sortie du circuit de conversion de sortie en excès est connectée à une borne d'entrée du circuit de conversion analogique-numérique de codage numérique des chiffres de moindre poids pour une conversion de la tension analogique en signal numérique de chiffres de
moindre poids.
Selon l'invention, la tension d'entrée est
3 2553941
convertie en signal numérique de chiffres de poids fort et en sortie en excès simultanément par le circuit de conversion analogique-numérique de codage des chiffres de poids fort et le circuit de conversion de sortie en excès. Le temps de production de la sortie en excès peut être écourté par ce traitement simultané, et le signal numériquedes chiffres de moindre poids peut être obtenu
rapidement sur la base de la sortie en excès.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparattront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 est un schéma de circuit; - la figure 2 est un schéma de circuit; - la figure 3 est un schéma d'explication; - les figures 4a et 4b montrent un schéma d'explication; - les figures 5a et 5b montrent un schéma d'explication; les figures 6a et 6b montrent un schéma d'explication; - la figure 7 est un schéma de circuit; - les figures 8a et 8b montrent un schéma d'explication; - la figure 9 est un schéma de circuit; et - la figure 10 est un schéma de circuit d'un
autre mode de réalisation de l'invention.
On décrira, dans ce qui suit, la construction d'un mode de réalisation de l'invention en se référant
aux dessins joints.
Sur les figures 1 et 2, le chiffre de référence 2 désigne un circuit de conversion analogique-numérique de codage numérique de chiffres de poids fort d'un type connu, qui est pourvu d'un grand nombre de comparateurs
-4 2553948
correspondant à sa résolution. Le repère 22 désigne un circuit de conversion de sortie en excès pour produire une sortie en excès pour un binaire sur deux sur la base de la tension analogique d'entrée et sa borne d'entrée et la borne d'entrée du circuit 2 de conversion analogiquenumérique sont connectées à une ligne d'entrée du signal électrique analogique d'entrée. Le circuit de conversion de sortie en excès 22 est pourvu d'un grand
nombre de circuits de commutation du type différentiel 26.
Un courant électrique proportionnel à la tension d'entrée s'écoule dans le circuit de commutation 26 et la limite supérieure du courant électrique est contrôlée par un
circuit 28 de courant électrique à limite constante.
Le seuil de la tension d'entrée auquel le courant élec-
trique du circuit de commutation 26 commence à s'écouler correspond à chaque tension de référence de comparaison
d'un comparateur 20 qui correspond au circuit de conver-
sion analogique-numérique 2. La borne de sortie 30 du circuit de conversion de sortie en excès 22 est connectée
à une borne d'entrée d'un circuit de conversion analogique-
numérique de codage numérique des chiffres de moindre
poids d'un type connu.
On décrira maintenant le fonctionnement de ce mode de réalisation. Par exemple, le signal de tension analogique d'entrée 12 est soumis à une comparaison en parallèle par chaque comparateur 20 du circuit 2 de conversion analogique-numérique de codage des chiffres de poids fort et le signal numérique des chiffres de poids fort à 4 bits montré sur la figure 5a est émis par les bornes de sortie bi, b2, b3 et b4. Par ailleurs, le signal de tension analogique 12 est converti en un signal en excès 16a pour un binaire sur deux comme le montre la figure 5b par le circuit de conversion de sortie en excès 22 pour un binaire sur deux. Ce signal de sortie 16a est appliqué à une borne d'entrée du circuit de conversion analogique-numérique de codage numérique des chiffres de moindre poids et ce circuit
2553948
convertit le signal de sortie en excès 16a en signal numérique de chiffres de moindre poids montré sur la figure 6b, et ce signal sort par les bornes de sortie du circuit. Par ailleurs, lorsqu'un circuit de commutation 26a est formé comme cela est montré sur la figure 10 en éliminant la résistance entre les émetteurs des deux transistors TI et T2 du circuit de commutation 26, le circuit de conversion de sortie en excès 22 émet la sortie en excès 16 en binaire naturel. Cette sortie 16 peut être appliquée à une borne d'entrée du circuit de conversion analogique- numérique de codage de chiffres
de moindre poids.
On décrira dans ce qui suit le fonctionnement d'un comparateur dans le groupe de comparateurs 20 du circuit de conversion analogique-numérique de codage de
chiffres de poids fort.
Sur la figure 7, une tension de référence de comparaison a est imprimée à une borne d'entrée du comparateur 20a. Le signal de tension analogique d'entrée 12 est appliqué à l'autre borne d'entrée et quand le seuil du signal de tension 12 atteint la tension a, la borne de sortie Q du comparateur 20a passe de l'état haut à l'état bas et sa borne de sortie Q passe de l'état bas
à l'état haut.
Le fonctionnement du circuit de commutation du type différentiel du circuit de conversion de sortie en
excès sera décrit ci-après en se référant à la figure 9.
Sur la figure 9, le potentiel de référence Vs est établi par un grand nombre de résistances de division Rn prévues sur une ligne L de la figure 2. La ligne de sortie 34 du circuit de commutation du type différentiel est connectée au circuit de courant électrique limitant le courant 28 et un courant électrique constant, par exemple de I mA s'écoule toujours. Quand la résistance 36 est établie à 1 kohm, un courant électrique de I mA s'écoule vers la résistance 36, une tension de I volt est produite aux deux bornes de la résistance 36. En supposant qu'il y a une condition de (1) Vs - V1 > 1 volt le courant électrique s'écoule entre lémetteur et le collecteur du transistor T1, c'est-à-dire la ligne A4et le courant électrique entre l'émetteur et le collecteur du transistor T2, c'est-àdire la ligne Bidevient nul (hors circuit). A ce moment, la tension Vout (sortie) monte. Lorsque Vin (tension analogique d'entrée) augmente et que l'on a (2) 0 < Vs - Vin < 1 volt il y a continuité dans la ligne A et la ligne B et la somme du courant électrique s'écoulant dans la ligne A et du courant électrique s'écoulant dans la ligne B
devient de I mA. A ce moment, la tension Vout baisse.
Lorsque l'on a (3) Vs - V1 < 0, la ligne A se trouve hors circuit et le courant électrique devient nul et un courant électrique de 1 mA s'écoule dans la ligne B. Lorsqu'un grand nombre de circuits de commutation du type différentiel accomplissant les opérations (1), (2) et (3) sont connectés en parallèle, la tension analogique d'entrée 12 est convertie en tension en excès 16a pour
un binaire sur deux comme le montre la figure 5b.
Comme on l'a décrit dans ce qui précède, la présente invention est construite de façon que lorsque le signal électrique analogique d'entrée est appliqué au circuit de conversion analogique-numérique de codage des chiffres de poids fort, simultanément, le signal électrique analogique d'entrée soit appliqué au circuit de conversion de sortie en excès et l'opération de traitement consistant à produire le signal numérique de chiffres de poids fort et l'opération de traitement produisant le signal de sortie en excès s'effectuent simultanément, et ce signal de sortie en excès est appliqué
à la borne d'entrée du circuit de conversion analogique-
numérique de codage des chiffres de moindre poids, ce qui permet ainsi d'obtenir une conversion analogique-numérique
remarquablement rapide.
7 2553948
Claims (1)
- R E V E N D I C A T I ONConvertisseur analogique-numérique rapide dans lequel un signal électrique analogique d'entrée est converti en un signal numérique codé de chiffres de poids fort et un signal numérique de chiffres de moindre poids, caractérisé en ce qu'il comprend un circuit de conversion analogique-numérique (2) de codage de chiffres de poids fort, un circuit de conversion de sortie en excès (22) dont une borne d'entrée est commune à uneborne d'entrée du circuit de conversion analogique-numérique de codage de chiffres de poids fort et produi-sant un signal de sortie en excès pour un binaire sur deux ou un binaire naturel sur la base du signal électrique analogique d'entrée, et un circuit de conversion analogique-numérique de codage de chiffres de moindrepoids dont les bornes d'entrée et de sortie sont connec-tées à la borne de sortie du circuit de conversion de sortie en excès et qui produit le signal numérique de chiffres de moindre poids du signal électrique analogique d'entrée sur la base du signal de sortie en excès ducircuit de conversion de sortie en excès.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104931A JPS59230323A (ja) | 1983-06-14 | 1983-06-14 | 高速ａ−ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2553948A1 true FR2553948A1 (fr) | 1985-04-26 |
Family
ID=14393838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8409141A Withdrawn FR2553948A1 (fr) | 1983-06-14 | 1984-06-12 | Convertisseur analogique-numerique rapide |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS59230323A (fr) |
| DE (1) | DE3420970A1 (fr) |
| FR (1) | FR2553948A1 (fr) |
| GB (1) | GB2143389A (fr) |
| IT (1) | IT1196712B (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW364950B (en) * | 1996-06-17 | 1999-07-21 | Koninkl Philips Electronics Nv | Method of testing an analog-to-digital converter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2258745A1 (fr) * | 1974-01-17 | 1975-08-18 | Kernforschungsanlage Juelich | |
| DE2919627A1 (de) * | 1979-05-16 | 1980-11-27 | Licentia Gmbh | Faltverstaerker und seine anwendung zur schnellen, hochgenauen a/d-umsetzung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2264432B1 (fr) * | 1974-03-15 | 1976-12-17 | Thomson Csf | |
| GB1572637A (en) * | 1977-01-31 | 1980-07-30 | Motorola Inc | Analogue-to-digital converter |
| JPS5693427A (en) * | 1979-12-27 | 1981-07-29 | Toshiba Corp | Analogue-digital converter |
| JPS589426A (ja) * | 1981-07-10 | 1983-01-19 | Sony Corp | Ａ／ｄコンバ−タ |
| AU557017B2 (en) * | 1981-07-21 | 1986-12-04 | Sony Corporation | Analog-to-digital converter |
-
1983
- 1983-06-14 JP JP58104931A patent/JPS59230323A/ja active Granted
-
1984
- 1984-05-17 GB GB08412648A patent/GB2143389A/en not_active Withdrawn
- 1984-06-06 DE DE3420970A patent/DE3420970A1/de not_active Withdrawn
- 1984-06-12 FR FR8409141A patent/FR2553948A1/fr not_active Withdrawn
- 1984-06-13 IT IT67605/84A patent/IT1196712B/it active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2258745A1 (fr) * | 1974-01-17 | 1975-08-18 | Kernforschungsanlage Juelich | |
| DE2919627A1 (de) * | 1979-05-16 | 1980-11-27 | Licentia Gmbh | Faltverstaerker und seine anwendung zur schnellen, hochgenauen a/d-umsetzung |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2143389A (en) | 1985-02-06 |
| JPS59230323A (ja) | 1984-12-24 |
| IT1196712B (it) | 1988-11-25 |
| IT8467605A0 (it) | 1984-06-13 |
| IT8467605A1 (it) | 1985-12-13 |
| JPS6353739B2 (fr) | 1988-10-25 |
| DE3420970A1 (de) | 1984-12-20 |
| GB8412648D0 (en) | 1984-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2402972A1 (fr) | Convertisseur analogique-numerique | |
| FR2427012A1 (fr) | Convertisseur analogique-numerique binaire | |
| SE452229B (sv) | Kretsanordning for omvandling mellan pcm-signaler och analoga signaler | |
| KR920013936A (ko) | 고속 아날로그-디지탈 변환기 | |
| FR2553948A1 (fr) | Convertisseur analogique-numerique rapide | |
| US4131885A (en) | Parallel-serial analog to digital converters | |
| JPH04314210A (ja) | Ａ／ｄ変換器 | |
| JP2537318B2 (ja) | 差動並列比較回路 | |
| JPH09219643A (ja) | Ａ／ｄコンバータ | |
| JP2000151407A (ja) | Ｄａ変換回路 | |
| JPS61232723A (ja) | Ｄ／ａ変換器 | |
| KR930007592Y1 (ko) | Da 변환기 | |
| JP2696905B2 (ja) | 並列型ａｄコンバータの入力回路 | |
| US4584557A (en) | Quantizer-subtractor circuit | |
| KR820000769B1 (ko) | 신호 전송 방법 | |
| JP2728907B2 (ja) | セミフラッシュａｄコンバータ | |
| JP2002330070A (ja) | フラッシュ型アナログデジタル変換器のひずみ補償法 | |
| SU1640824A1 (ru) | Цифроаналоговый преобразователь | |
| JPH0432575B2 (fr) | ||
| JPH0685675A (ja) | Ａ／ｄ変換器 | |
| JP2626583B2 (ja) | アナログ／デジタル変換回路 | |
| JPH0243813A (ja) | Ａ／ｄ変換器 | |
| JPH06224767A (ja) | デジタルーアナログ変換装置 | |
| JPS6149524A (ja) | アナログデイジタル変換器 | |
| FR2757715A1 (fr) | Convertisseur numerique-analogique a sorties complementaires |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |