KR930007592Y1

KR930007592Y1 - Da 변환기

Info

Publication number: KR930007592Y1
Application number: KR2019880021899U
Authority: KR
Inventors: 정한규
Original assignee: 금성계전 주식회사; 백중영
Priority date: 1988-12-29
Filing date: 1988-12-29
Publication date: 1993-11-05
Also published as: KR900013660U

Abstract

내용 없음.

Description

DA 변환기

제 1 도는 종래의 DA 변환기.

제 2 도는 본 고안에 의한 DA 변환기.

* 도면의 주요부분에 대한 부호의 설명

1 : 입력데이타 2 : 16비트 DA 변환기

2A,2B : 8비트 DA 변환기 3 : 제2기준전압 발생회로

4 : 가산기

본 고안은 DA 변환기(디지탈 아날로그 변환기), 특히 저분해능의 데이타를 처리하는 변환기를 2중으로 사용하고 고 분해능의 데이타를 처리하도록 한 것으로 효율적인 비용으로 실현가능한 DA 변환기에 관한 것이다.

공작기계용 수치제어기에 있어서의 서보모터 정밀제어 또는 디지탈신호를 처리하는 시스템에서 디지탈 신호를 아날로그 신호로 변환하고자 하는 경우에 사용되는 DA 변환기는 통상 제 1 도에 나타낸 바와 같이 구성된 수단으로 실현되고 있다.

제 1 도에 개략적으로 나타낸 종래 DA 변환기는 고분해능에 의한 디지탈 데이타(예를 들면 16비트)(1)를 이에 대응하는 비트를 처리하는 DA 변환기(2)에 입력시키고 소정의 기준전압(V_R)을 가하여 상기 데이타에 대응하는 아날로그 출력(Vo)을 얻도록 구성된다.

상기 회로에서 디지탈 데이타를 받아들인 DA 변환기(2)는 먼저 16비트의 2진 데이타(1)를 그에 대응하는 10진의 데이타로 변환시키고 변환된 값을 2¹⁶즉, 65536으로 나누어 최소 OV에서 최대 1V까지의 범위에 있도록 하고 그 값에 기준전압(V_R)을 곱하여 원하는 아날로그 출력 전압(Vo)을 얻도록 구성된다.

이와 같이 구성 동작되는 종래 DA 변환기는 처리되는 비트의 분해능이 높아짐에 따라 지수적으로 DA 변환기의 가격이 상승하기 때문에, 고분해능에 의한 데이타 처리에는 비용상 비효율적인 문제점이 있다.

본 고안은 이러한 문제점을 극복하기 위해 안출된 것으로, 저분해능에 의한 디지탈 데이타를 처리하는 DA 변환기를 다수 사용하여 고분해능에 의한 데이타 처리에 적합하도록한 비용상 효율적인 DA 변환기를 제공하는 것이다.

본 고안의 목적에 따라 구성된 회로를 제 2 도에 나타내었다. 첨부된 도면을 참조하여 본 고안의 구성 및 동작 설명을 이하에 상세히 서술할 것이다.

본 고안의 구성은 제 2 도에 나타낸 바와 같이 제 1 기준전압(V_R1)을 8비트 제 1 DA 변환기(2A)에 입력하고, 상기 제1기준전압을 입력으로 하여 저항(R₁,R₂) 및 연산증폭기(OP₁)로 구성된 제2기준전압 발생회로(3)에 의해 발생된 제2기준전압(V_R2)을 8비트 제2 DA 변환기(2B)에 입력시키고, 상기 제1 및 제2변환기에 상위 입력데이타(1A)와 하위 입력데이타(1B)를 각각 입력시키고, 상기 두 변환기에 의한 각각의 아날로그 출력(V₁),(V₂)을 저항(R₃,R₄,R₅) 및 연산증폭기(OP₂)로 구성된 가산기(4)에 입력하여 최종의 아날로그 값(Vo)을 출력하도록 구성된 것을 특징으로 한다.

아날로그 값으로 변환하고자 하는 16비트 데이타를 하위 입력데이타(D₀∼D₇)와, 상위 입력데이타(D₈∼D₁₅)로 나누어 상기 하위 데이타는 제2변환기(2B)에, 상기 상위 데이타는 제1 DA 변환기(2A)에 입력시킨다.

제1기준전압(V_R1)을 입력으로 하는 제2기준전압 발생회로의 저항을 R₁: R₂= 256 :1로 함으로서 상기 회로에 의해 배율 조정된 제2기준전압 즉,을 제2 DA 변환기의 기준전압으로서 인가한다.

제1기준전압이 인가되는 제1변화기는 10진으로 변환된 상위 데이타를 2⁸즉 256으로 나누고, 제1기준전압을 상기 나누어진 값에 곱하여 구한값을 제1변환기의 출력(V₁)으로 출력한다.

또한, 제2변환기(2B)는 변환기에서 10진으로 변환된 하위 입력데이타를 2⁸즉 256으로 나누고, 상기 제2기준전압을 상기 나누어진 값에 곱하여 구한 값을 제2변환기의 출력(V₂)으로 출력한다.

따라서 하위 데이타는 상위 데이타 보다 2⁸으로 더 나누어진 결과가 되고 이것은 상위 데이타와 하위 데이타의 가준치가 고려된 것이다.

상기 2개의 변환기의 출력(V₁),(V₂)은 각각 분할 처리된 것이므로 가산기 회로(4)에 입력되어 하위 데이타에 대응한 값(V₂)과 상위 데이타에 대응하는 값(V₁)과의 합으로 된 최종 아날로그 출력(Vo)을 얻는다.

본 고안의 회로는 16비트 입력을 8비트씩 2부분으로 나누어 처리한 후 이것을 하나의 아날로그 신호로 발생시키므로 종래 16비트용 DA 변환기와 동일한 결과를 얻는다. 16비트용 단일 DA 변환기의 가격보다 월등 저렴한 가격으로 본 고안에 의해 실현 가능하며 또한 8비트용 단일 DA 변환기 하나를 사용한 경우보다 아날로그 출력의 분해능이 향상되어 정밀제어가 가능해진다.

Claims

제1기준전압(V_R1)을 제1 DA 변환기(2A)에 입력하고, 상기 제1기준전압을 입력으로 하여 저항(R₁,R₂) 및 연산증폭기(OP₁)로 구성된 제2기준전압 발생회로(3)에 의해 발생된 제2기준전압(V_R2)을 제2 DA 변환기(2B)에 입력시키고, 상기 제1 및 제2 변환기에 입력데이타(1)의 상위 입력데이타(1A)와 하위 입력데이타(1B)를 각각 입력시키고, 상기 두 변환기에 의한 각각의 아날로그 출력(V₁),(V₂)을 저항(R₂,R₄,R₅)을 저항(R₃,R₄,R₅) 및 연산증폭기(OP₂)로 구성된 가산기(4)에 입력하여 최종의 아날로그 값(Vo)을 출력하도록 구성된 것을 특징으로 하는 DA 변환기.