JPS61232723A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPS61232723A JPS61232723A JP7279785A JP7279785A JPS61232723A JP S61232723 A JPS61232723 A JP S61232723A JP 7279785 A JP7279785 A JP 7279785A JP 7279785 A JP7279785 A JP 7279785A JP S61232723 A JPS61232723 A JP S61232723A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- emitter
- electric current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はスイッチング素子のオン・オフによるディジ
タル信号をアナログ値の電流に変換するＤ ／ Ａ変換
器に関する。
タル信号をアナログ値の電流に変換するＤ ／ Ａ変換
器に関する。
第２図は従来のＤ／Ａ変換器を示す回路図であり、図に
おいて、１は基準電圧の入力端子、２は負荷抵抗、３ａ
、３ｂ・・・、３ｎＨそれぞれ抵抗、４ａ、４ｂ・・
・、４ｎｆｌスイツチング素子としてのトランジスタ、
５は出力端子である。また、抵抗３ａの一端はトランジ
スタ４ａのコレクタに、抵抗３ｂの一端はトランジスタ
４ｂのコレクタに、抵抗３ｎの一端はトランジスタ４ｎ
のコレクタに、それぞれ直列接続され、これらの抵抗３
ａ 、３ｂ・・・３ｎの各他端は共通接続点Ｐに接続さ
れて、出力端子５に導出されている。また、トランジス
タ４ａ 、４ｂ・・・４ｎの各エミッタは接地され、ペ
ースにはスイッチング信号が入力されるようになつてい
る。
おいて、１は基準電圧の入力端子、２は負荷抵抗、３ａ
、３ｂ・・・、３ｎＨそれぞれ抵抗、４ａ、４ｂ・・
・、４ｎｆｌスイツチング素子としてのトランジスタ、
５は出力端子である。また、抵抗３ａの一端はトランジ
スタ４ａのコレクタに、抵抗３ｂの一端はトランジスタ
４ｂのコレクタに、抵抗３ｎの一端はトランジスタ４ｎ
のコレクタに、それぞれ直列接続され、これらの抵抗３
ａ 、３ｂ・・・３ｎの各他端は共通接続点Ｐに接続さ
れて、出力端子５に導出されている。また、トランジス
タ４ａ 、４ｂ・・・４ｎの各エミッタは接地され、ペ
ースにはスイッチング信号が入力されるようになつてい
る。
次に動作について説明する。
いま、トランジスタ４ａのペースに信号が入力され、こ
れがオンすると、出力端子５には基準電圧を抵抗２，３
ａで分圧した電圧が出力される。
れがオンすると、出力端子５には基準電圧を抵抗２，３
ａで分圧した電圧が出力される。
っｔり、トランジスタ４ａ〜４ｎのオン・オフに応じて
抵抗２と抵抗３ａ〜３ｎのいずれかとの分圧比に応じた
大きさの電圧に変換される。例えば、抵抗２を１０００
、基準電圧ｉ５Ｖ、抵抗３６ｔ−１０００とすれば、ト
ランジスタ４ａ、４ｂ・・−４ｎがオフのとき出力端子
５の電圧は５ｖとなり、一方、トランジスタ４ａのみが
オンとなるとき、出力端子５の電圧は２．５Ｖとなる。
抵抗２と抵抗３ａ〜３ｎのいずれかとの分圧比に応じた
大きさの電圧に変換される。例えば、抵抗２を１０００
、基準電圧ｉ５Ｖ、抵抗３６ｔ−１０００とすれば、ト
ランジスタ４ａ、４ｂ・・−４ｎがオフのとき出力端子
５の電圧は５ｖとなり、一方、トランジスタ４ａのみが
オンとなるとき、出力端子５の電圧は２．５Ｖとなる。
従って、この回路は１ビツトのディジタル信号を２．５
Ｖ、５Ｖの２つの電圧に変換できるＤ／Ａ変換器として
働く。
Ｖ、５Ｖの２つの電圧に変換できるＤ／Ａ変換器として
働く。
複数ビットとなっても動作原理は同じである。
従来のＤ／Ａ変換器は以上のように構成されていたので
、複数ビットのＤ／Ａ変換を行う場合に、抵抗３ａ〜３
ｎの値をいかに選んでも入出力特性をリニヤにすること
が困難であるほか、回路全体の小形化に寄与すべく各ト
ランジスタ４３〜４ｎを小形イししようとして、これら
にオープンコレクタ出力のＩＣを使ったジすると、回路
に流す電流を小さくする必要に迫られ、これが原因で各
トランジスタのオン・オフ時から出力が安定するまでに
時間がかかり過ぎ、高速のＤ／Ａ変換動作を必要とする
用途に適さなくなるという問題点があった。
、複数ビットのＤ／Ａ変換を行う場合に、抵抗３ａ〜３
ｎの値をいかに選んでも入出力特性をリニヤにすること
が困難であるほか、回路全体の小形化に寄与すべく各ト
ランジスタ４３〜４ｎを小形イししようとして、これら
にオープンコレクタ出力のＩＣを使ったジすると、回路
に流す電流を小さくする必要に迫られ、これが原因で各
トランジスタのオン・オフ時から出力が安定するまでに
時間がかかり過ぎ、高速のＤ／Ａ変換動作を必要とする
用途に適さなくなるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、複数のＤ ／ Ａ変換を行う場合には、その
入出力特性のりニアリテイを確保できるとともに、高速
のＤ／Ａ変換動作を可能にするＤ ／ Ａ変換器を得る
ことを目的とする。
たもので、複数のＤ ／ Ａ変換を行う場合には、その
入出力特性のりニアリテイを確保できるとともに、高速
のＤ／Ａ変換動作を可能にするＤ ／ Ａ変換器を得る
ことを目的とする。
この発明にかかるＤ／Ａ変換器は、オン・オフ動作する
スイッチング素子に、出力電流のレベルを設定する抵抗
を介して、ベース接地トランジスタのエミッタを接続し
た構成としたものである。
スイッチング素子に、出力電流のレベルを設定する抵抗
を介して、ベース接地トランジスタのエミッタを接続し
た構成としたものである。
この発明におけるペース接地トランジスタは１スイツチ
ング素子のオン−オフに応じてつまジディジタル信号に
応じて、その動作点が変化する〇し九がって、この動作
点の変化に応じてそのベース接地トランジスタに流れる
電流レベルも変化し１結局ディジタル信号をレベルの異
るアナログ電流に変換するような動作をすることになる
。
ング素子のオン−オフに応じてつまジディジタル信号に
応じて、その動作点が変化する〇し九がって、この動作
点の変化に応じてそのベース接地トランジスタに流れる
電流レベルも変化し１結局ディジタル信号をレベルの異
るアナログ電流に変換するような動作をすることになる
。
以下、この発明の一実施例を図について説明する。第１
図において、１０．１１は直列接続した抵抗で、この直
列回路の一端は入力端子１に接続され、他端は接地され
ている。１２は一端が抵抗３３〜３ｎの共通接続点Ｐに
接続され、他端が接地された抵抗である。１３はベース
接地トランジスタで、これのペースは抵抗１１を介して
接地され、エミッタが共通接続点Ｐに接続され、さらに
コレクタは出力端子５および抵抗２に接続されている。
図において、１０．１１は直列接続した抵抗で、この直
列回路の一端は入力端子１に接続され、他端は接地され
ている。１２は一端が抵抗３３〜３ｎの共通接続点Ｐに
接続され、他端が接地された抵抗である。１３はベース
接地トランジスタで、これのペースは抵抗１１を介して
接地され、エミッタが共通接続点Ｐに接続され、さらに
コレクタは出力端子５および抵抗２に接続されている。
なお、第２図に示したものと同一の構成部分には同一符
号を付して、その重複する説明を省いである。
号を付して、その重複する説明を省いである。
次に動作について説明する。
基準電圧が入力端子１に入力されると、バイアス抵抗と
しての抵抗１０．１１で分圧した電圧がペースに印加さ
れ、従ってこのペース電位よ゛す０．６ｖ低い電圧がエ
ミッタに現われる。この電圧はトランジスタ４＆〜４ｎ
のオン・オフに拘わらず常に一定している。そこで、い
ま抵抗１２の値ｔＲとＬ、）ランジスタ４ａ〜４ｎのす
べてがオフしているときのベース接地トランジスタ１３
のエミッタ電流をＩとするとともに、さらに抵抗３ ａ
、 ３ ｂ・＝３ ｎ ｆＲ、Ｒ／２ 、 Ｒ／４−
・Ｒ／２ｎとすると、トランジスタ４ａのみがオンした
ときのエミッタ電流は、Ｒ，Ｉ／（Ｒ／２）＝２ Ｉと
なる。
しての抵抗１０．１１で分圧した電圧がペースに印加さ
れ、従ってこのペース電位よ゛す０．６ｖ低い電圧がエ
ミッタに現われる。この電圧はトランジスタ４＆〜４ｎ
のオン・オフに拘わらず常に一定している。そこで、い
ま抵抗１２の値ｔＲとＬ、）ランジスタ４ａ〜４ｎのす
べてがオフしているときのベース接地トランジスタ１３
のエミッタ電流をＩとするとともに、さらに抵抗３ ａ
、 ３ ｂ・＝３ ｎ ｆＲ、Ｒ／２ 、 Ｒ／４−
・Ｒ／２ｎとすると、トランジスタ４ａのみがオンした
ときのエミッタ電流は、Ｒ，Ｉ／（Ｒ／２）＝２ Ｉと
なる。
また、トランジスタ４ａ、４ｂがともにオンしたときの
エミッタ電流は、抵抗Ｒ、Ｒ、Ｒ／２の並列接続した合
成抵抗値がＲ／ ４になることで、Ｒ−Ｉ／（Ｒ／４）
：４ Ｉとなる。以下、同様にトランジスタ４ａ〜４ｎ
のオン・オフに応じてレベルトランジスタ４ａ〜４ｎの
オンφオフ時から直ちにペース接地トランジスタ１３が
応動するので、出力が安定するまでに時間が不必要にか
かることがなくなる。
エミッタ電流は、抵抗Ｒ、Ｒ、Ｒ／２の並列接続した合
成抵抗値がＲ／ ４になることで、Ｒ−Ｉ／（Ｒ／４）
：４ Ｉとなる。以下、同様にトランジスタ４ａ〜４ｎ
のオン・オフに応じてレベルトランジスタ４ａ〜４ｎの
オンφオフ時から直ちにペース接地トランジスタ１３が
応動するので、出力が安定するまでに時間が不必要にか
かることがなくなる。
なお、上記電流を負荷抵抗２に流すことによって、上記
ディジタル信号に応じたレベルの電圧を取り出すことも
できる。
ディジタル信号に応じたレベルの電圧を取り出すことも
できる。
また、この実施例ではスイッチング素子としてトランジ
スタを用いたが、メカスイッチなど周知のあらゆるスイ
ッチ手段を用いても、同様の作用。
スタを用いたが、メカスイッチなど周知のあらゆるスイ
ッチ手段を用いても、同様の作用。
効果が得られるものである。
さらに、基準電圧を調節したり、抵抗１０．１１のいず
れかを可変抵抗として調節すれば、 Ｄ／Ａ変換のゲイ
ンを調整することができる。
れかを可変抵抗として調節すれば、 Ｄ／Ａ変換のゲイ
ンを調整することができる。
なお、負荷抵抗２に代えて、トランジスタなどの電流検
出素子を接続し、変換された電流をそのまま利用するこ
とで、トランジスタ４１〜４ｎのオン・オフを電流に変
換するＤ ／ Ａ変換器として用いることができる。
出素子を接続し、変換された電流をそのまま利用するこ
とで、トランジスタ４１〜４ｎのオン・オフを電流に変
換するＤ ／ Ａ変換器として用いることができる。
以上のように、この発明によれば、オン・オフによるデ
ィジタル信号を出力するスイッチング素子に対し、抵抗
を介してペース接地トランジスタのエミッタを接続した
構成としたので、ディジタル信号のアナログ電流への変
換が迅速になるとともに、上記スイッチング素子と抵抗
とからなる回路を複数組設けて複数のＤ／Ａ変換を行う
場合に。
ィジタル信号を出力するスイッチング素子に対し、抵抗
を介してペース接地トランジスタのエミッタを接続した
構成としたので、ディジタル信号のアナログ電流への変
換が迅速になるとともに、上記スイッチング素子と抵抗
とからなる回路を複数組設けて複数のＤ／Ａ変換を行う
場合に。
入出力特性のりニアリティを比較的容易ｖｃ得ることが
できる効果がある。
できる効果がある。
第１図はこの発明の一実施例によるＤ／Ａ変換器の回路
図、第２図は従来のＤ／Ａ変換器の回路図である。 ３ｍ、３ｂ 〜３ｎは抵抗、４ ａ 、 ４ ｂ ・−
、４ｎはスイッチング素子、１３はペース接地トランジ
スタ。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 弓（外２名）−
図、第２図は従来のＤ／Ａ変換器の回路図である。 ３ｍ、３ｂ 〜３ｎは抵抗、４ ａ 、 ４ ｂ ・−
、４ｎはスイッチング素子、１３はペース接地トランジ
スタ。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 弓（外２名）−
Claims (4)
- （１）スイッチング素子のオン・オフによるディジタル
信号をレベルの異るアナログ値の電流に変換するＤ／Ａ
変換器において、上記スイッチング素子には上記電流の
レベルを設定する抵抗を介してベース接地トランジスタ
のエミッタを接続したことを特徴とするＤ／Ａ変換器。 - （２）ベース接地トランジスタのベースは一定のバイア
ス電圧が印加されるバイアス抵抗回路に接続されたこと
を特徴とする特許請求の範囲第１項記載のＤ／Ａ変換器
。 - （３）スイッチング素子が複数設けられ、これらにアナ
ログ値の電流レベルを設定するための、大きさの異る抵
抗がそれぞれ接続されたことを特徴とする特許請求の範
囲第１項記載のＤ／Ａ変換器。 - （４）スイッチング素子がトランジスタであることを特
徴とする特許請求の範囲第１項記載のＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279785A JPS61232723A (ja) | 1985-04-08 | 1985-04-08 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279785A JPS61232723A (ja) | 1985-04-08 | 1985-04-08 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61232723A true JPS61232723A (ja) | 1986-10-17 |
Family
ID=13499738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279785A Pending JPS61232723A (ja) | 1985-04-08 | 1985-04-08 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61232723A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015172723A (ja) * | 2014-02-24 | 2015-10-01 | アルパイン株式会社 | 表示装置および表示制御方法 |
-
1985
- 1985-04-08 JP JP7279785A patent/JPS61232723A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015172723A (ja) * | 2014-02-24 | 2015-10-01 | アルパイン株式会社 | 表示装置および表示制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3019426A (en) | Digital-to-analogue converter | |
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| US7248192B2 (en) | Digital to analog converter and a ground offset compensation circuit | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JPS5972226A (ja) | 符号化回路 | |
| GB2029143A (en) | Digital to analogue converter | |
| JPS61232723A (ja) | Ｄ／ａ変換器 | |
| US4737766A (en) | Code converter with complementary output voltages | |
| JPS6265521A (ja) | アナログ−デイジタル変換回路 | |
| KR900011140A (ko) | A/d 변환기의 바이어스회로 | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
| JPH0127298Y2 (ja) | ||
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JPS5935530B2 (ja) | アナログ・デジタル変換器 | |
| JPS6111799Y2 (ja) | ||
| JP2696905B2 (ja) | 並列型ａｄコンバータの入力回路 | |
| JPS62212578A (ja) | センサ回路 | |
| JPH0335857B2 (ja) | ||
| JPS6220078Y2 (ja) | ||
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0831795B2 (ja) | デジタルアナログ変換器 | |
| JPS60236328A (ja) | 折り返し回路 | |
| JP2859015B2 (ja) | Ｄ／ａ変換回路 | |
| SU1667253A1 (ru) | Бипол рный преобразователь кода в напр жение |