JPS6111799Y2 - - Google Patents
Info
- Publication number
- JPS6111799Y2 JPS6111799Y2 JP1977122232U JP12223277U JPS6111799Y2 JP S6111799 Y2 JPS6111799 Y2 JP S6111799Y2 JP 1977122232 U JP1977122232 U JP 1977122232U JP 12223277 U JP12223277 U JP 12223277U JP S6111799 Y2 JPS6111799 Y2 JP S6111799Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- converter
- level
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Dc Digital Transmission (AREA)
Description
【考案の詳細な説明】
本考案は、２進化10進（BCD）コードで与え
られる４ビツトのデータを10進または16進のデー
タに変換する際に、BCDコードで与えられるデ
ータが変化したことを簡単に検出できるようにし
たデータ切換検出回路に関するものである。
られる４ビツトのデータを10進または16進のデー
タに変換する際に、BCDコードで与えられるデ
ータが変化したことを簡単に検出できるようにし
たデータ切換検出回路に関するものである。
以下本考案の一実施例について図面とともに説
明する。第１図において、１はBCDコードで与
えられる４ビツトのデータを10進のデータに変変
する変換器（BCDtoDECIMAL変換器）、２，
３，４，５はBCDコードがそれぞれ入力される
入力端子６，７，８，９，１０，１１，１２，１
３，１４，１５は上記変換器１の出力端子であ
り、これらの出力端子にはそれぞれ微分用コンデ
ンサー１６，１７，１８，１９，２０，２１，２
２，２３，２４，２５の一方の端子が接続されて
いる。上記コンデンサーの他端は図中３５の点で
共通に接続され、抵抗２６を介して増幅用トラン
ジスタ２８のベースに接続されている。２７はト
ランジスタ２８のベースバイアス用の抵抗であ
り、トランジスタ２８のエミツタと共に電源３４
に接続されている。２９はトランジスタ２８のコ
レクタ負荷抵抗である。トランジスタ２８のコレ
クタは抵抗３０を介してトランジスタ３１のベー
スに接続され、このトランジスタ３１のコレクタ
は負荷抵抗３２を介して電源３４に接続されてい
る。そして最終的なデータ切換検出信号は、トラ
ンジスタ３１のコレクタ端子３３より得られる。
明する。第１図において、１はBCDコードで与
えられる４ビツトのデータを10進のデータに変変
する変換器（BCDtoDECIMAL変換器）、２，
３，４，５はBCDコードがそれぞれ入力される
入力端子６，７，８，９，１０，１１，１２，１
３，１４，１５は上記変換器１の出力端子であ
り、これらの出力端子にはそれぞれ微分用コンデ
ンサー１６，１７，１８，１９，２０，２１，２
２，２３，２４，２５の一方の端子が接続されて
いる。上記コンデンサーの他端は図中３５の点で
共通に接続され、抵抗２６を介して増幅用トラン
ジスタ２８のベースに接続されている。２７はト
ランジスタ２８のベースバイアス用の抵抗であ
り、トランジスタ２８のエミツタと共に電源３４
に接続されている。２９はトランジスタ２８のコ
レクタ負荷抵抗である。トランジスタ２８のコレ
クタは抵抗３０を介してトランジスタ３１のベー
スに接続され、このトランジスタ３１のコレクタ
は負荷抵抗３２を介して電源３４に接続されてい
る。そして最終的なデータ切換検出信号は、トラ
ンジスタ３１のコレクタ端子３３より得られる。
なお抵抗２６，２７，２９，３０，３２とトラ
ンジスタ２８，３１で１つのパルス発生器を構成
している。
ンジスタ２８，３１で１つのパルス発生器を構成
している。
第２図は第１図の動作原理を示す図である。第
２図においてＡ，Ｂ，Ｃ，Ｄは第１図の変換器１
の入力端子２，３，４，５にそれぞれ入力される
データの波形（１がLSB、４がMSB）であり、
ｏ〜t1の時刻では10進数の′３′のコードが入力さ
れており、t1以後ではデータは10進数′８′に切換
わつている。第２図Ｅは変換器１の９番目の出力
端子１４の波形でt1の時刻まではＨレベル、t1以
後では入力データによりその端子が選択されＬレ
ベルとなる。第２図E′は変換器１の４番目の端
子９の波形で、Ｅとは逆に時刻t1までは入力デー
タ′３′によりＬレベル、t1以後ではＨレベルとな
る。（それ以外の出力端子は全てＨレベルで変化
しない。） ところで一般にこの種の変換器１は第３図に示
すような出力回路を有するTTL等がよく使用さ
れる。第３図においてトランジスタ３６は出力が
Ｌレベルになるときオンし、トランジスタ３７は
出力がＨレベルになるときにオンするが、Ｈレベ
ルの時はトランジスタ３７のコレクタに直列に接
続された抵抗３８があるため、出力インピーダン
スはＬレベルの時よりも大きくなる。したがつて
出力がＬレベルのとき第１図のコンデンサー２４
を介して出力端から変換器１内に流れこむ電流Ｉ
OLの方が、出力がＨレベルのとき変換器１の出力
端からコンデンサー１９に流れる電流ＩOHより大
きくなり、その結果、各コンデンサー１６〜２５
の共通接続点３５には第２図Ｆのような負の微分
パルスが得られる。この電圧は第１図の抵抗２
６，２７およびトランジスタ２８のベース電流に
より放電されるが、トランジスタ２８のベース・
エミツタ電位より大きい間（第２図のt1〜t2の
間）は、トランジスタ２８が導通し、コレクタ抵
抗２９に電圧が発生するためトランジスタ３１も
導通し、そのコレクタ電位すなわち出力端子３３
の電位は第２図Ｇのように変化する。
２図においてＡ，Ｂ，Ｃ，Ｄは第１図の変換器１
の入力端子２，３，４，５にそれぞれ入力される
データの波形（１がLSB、４がMSB）であり、
ｏ〜t1の時刻では10進数の′３′のコードが入力さ
れており、t1以後ではデータは10進数′８′に切換
わつている。第２図Ｅは変換器１の９番目の出力
端子１４の波形でt1の時刻まではＨレベル、t1以
後では入力データによりその端子が選択されＬレ
ベルとなる。第２図E′は変換器１の４番目の端
子９の波形で、Ｅとは逆に時刻t1までは入力デー
タ′３′によりＬレベル、t1以後ではＨレベルとな
る。（それ以外の出力端子は全てＨレベルで変化
しない。） ところで一般にこの種の変換器１は第３図に示
すような出力回路を有するTTL等がよく使用さ
れる。第３図においてトランジスタ３６は出力が
Ｌレベルになるときオンし、トランジスタ３７は
出力がＨレベルになるときにオンするが、Ｈレベ
ルの時はトランジスタ３７のコレクタに直列に接
続された抵抗３８があるため、出力インピーダン
スはＬレベルの時よりも大きくなる。したがつて
出力がＬレベルのとき第１図のコンデンサー２４
を介して出力端から変換器１内に流れこむ電流Ｉ
OLの方が、出力がＨレベルのとき変換器１の出力
端からコンデンサー１９に流れる電流ＩOHより大
きくなり、その結果、各コンデンサー１６〜２５
の共通接続点３５には第２図Ｆのような負の微分
パルスが得られる。この電圧は第１図の抵抗２
６，２７およびトランジスタ２８のベース電流に
より放電されるが、トランジスタ２８のベース・
エミツタ電位より大きい間（第２図のt1〜t2の
間）は、トランジスタ２８が導通し、コレクタ抵
抗２９に電圧が発生するためトランジスタ３１も
導通し、そのコレクタ電位すなわち出力端子３３
の電位は第２図Ｇのように変化する。
なお、上記実施例ではデータ入力が10進数の′
３′から′８′に切換わる場合について説明した
が、他のデータの切換の場合も同様であり、
BCDコードの４ビツトのデータを16進のデータ
に切換える場合も同様の効果が得られる。
３′から′８′に切換わる場合について説明した
が、他のデータの切換の場合も同様であり、
BCDコードの４ビツトのデータを16進のデータ
に切換える場合も同様の効果が得られる。
このように本考案によれば、変換器の出力デー
タそのものの変化を利用してBCDコードのデー
タが切換わるごとにパルスを得ることができ、デ
ータが切換わつたことを確実に検出することがで
きる。したがつて、BCDコードの変化を表わす
データを別に発生させる必要はなく、回路構成を
簡略化することができる。
タそのものの変化を利用してBCDコードのデー
タが切換わるごとにパルスを得ることができ、デ
ータが切換わつたことを確実に検出することがで
きる。したがつて、BCDコードの変化を表わす
データを別に発生させる必要はなく、回路構成を
簡略化することができる。
また本考案は変換器として、Ｌレベルが出力さ
れるときに出力端から流れ込む電流が、Ｈレベル
が出力されるときに出力端に流れ出す電流より大
きくなるものを使用しているから、変換器の複数
の出力端子に対してそれぞれコンデンサーを接続
するだけで各コンデンサーの出力側の共通接続点
にトリガパルスを得ることができ、このトリガパ
ルスを上記複数のコンデンサーに対して共通に設
けた単一のパルス発生器に加えることによつて
BCDコードのデータが切換わることにパルスを
得ることができる。このため変換器の複数の出力
端子にそれぞれワンシヨツトマルチのようなパル
ス発生器を設けるものに比べて、回路構成を著し
く簡略化することができる。
れるときに出力端から流れ込む電流が、Ｈレベル
が出力されるときに出力端に流れ出す電流より大
きくなるものを使用しているから、変換器の複数
の出力端子に対してそれぞれコンデンサーを接続
するだけで各コンデンサーの出力側の共通接続点
にトリガパルスを得ることができ、このトリガパ
ルスを上記複数のコンデンサーに対して共通に設
けた単一のパルス発生器に加えることによつて
BCDコードのデータが切換わることにパルスを
得ることができる。このため変換器の複数の出力
端子にそれぞれワンシヨツトマルチのようなパル
ス発生器を設けるものに比べて、回路構成を著し
く簡略化することができる。
第１図は本考案の一実施例を示す回路図、第２
図Ａ〜Ｇは第１図Ａ〜Ｇ点における波形図、第３
図は第１図の変換器に用いるTTLの回路図であ
る。 １……変換器、２〜５……入力端子、６〜１５
……出力端子、１６〜２５……コンデンサ、２
８，３１……トランジスタ、３４……電源、３５
……共通接続点。
図Ａ〜Ｇは第１図Ａ〜Ｇ点における波形図、第３
図は第１図の変換器に用いるTTLの回路図であ
る。 １……変換器、２〜５……入力端子、６〜１５
……出力端子、１６〜２５……コンデンサ、２
８，３１……トランジスタ、３４……電源、３５
……共通接続点。
Claims (1)
- ２進化10進コードで与えられる４ビツトのデー
タを10進または16進のデータに変換するととも
に、Ｌレベルが出力されるときに出力端から流れ
込む電流が、Ｈレベルが出力されるときに出力端
に流れ出す電流より大きくなる変換器と、一端が
上記変換器の複数の出力端子にそれぞれ接続さ
れ、他端が共通に接続された複数のコンデンサー
と、上記共通接続点に接続された単一のパルス発
生器とを備え、上記変換器の入力が変化するたび
に上記コンデンサーを介して上記共通接続点にト
リガパルスを得、このトリガパルスを上記単一の
パルス発生器に加えて上記変換器の入力が変化す
るたびに上記パルス発生器からパルスを出力する
ようにしたデータ切換検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977122232U JPS6111799Y2 (ja) | 1977-09-09 | 1977-09-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977122232U JPS6111799Y2 (ja) | 1977-09-09 | 1977-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5448532U JPS5448532U (ja) | 1979-04-04 |
| JPS6111799Y2 true JPS6111799Y2 (ja) | 1986-04-14 |
Family
ID=29080148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977122232U Expired JPS6111799Y2 (ja) | 1977-09-09 | 1977-09-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6111799Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5213869Y2 (ja) * | 1971-04-30 | 1977-03-29 |
-
1977
- 1977-09-09 JP JP1977122232U patent/JPS6111799Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5448532U (ja) | 1979-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0284442U (ja) | ||
| JPS6111799Y2 (ja) | ||
| JPH0310243B2 (ja) | ||
| JPH0535619Y2 (ja) | ||
| JPS6220078Y2 (ja) | ||
| JPS6168517U (ja) | ||
| JPS5935530B2 (ja) | アナログ・デジタル変換器 | |
| JPH0717012Y2 (ja) | 基準電位変換回路 | |
| JPS6130342Y2 (ja) | ||
| JPS6410816U (ja) | ||
| JPH01300606A (ja) | 半波整流回路 | |
| JPH0224272Y2 (ja) | ||
| JPS6452321U (ja) | ||
| JPS5953700U (ja) | ステツプモ−タ駆動回路 | |
| JPS59186898U (ja) | 電子音発生回路 | |
| JPS628726U (ja) | ||
| JPS58219818A (ja) | Ｄ−ａ変換回路 | |
| JPS60241307A (ja) | 乗算型ｄ−ａ変換器 | |
| JPH02141126U (ja) | ||
| JPS60189125U (ja) | 信号制御回路 | |
| JPS6257470U (ja) | ||
| JPH0336230U (ja) | ||
| JPH0453372U (ja) | ||
| JPS62129837U (ja) | ||
| JPH0316740U (ja) |