DE2831523A1 - Integrierte schaltung und verfahren zum kreuzen von signalen in einer integrierten schaltung - Google Patents
Integrierte schaltung und verfahren zum kreuzen von signalen in einer integrierten schaltungInfo
- Publication number
- DE2831523A1 DE2831523A1 DE19782831523 DE2831523A DE2831523A1 DE 2831523 A1 DE2831523 A1 DE 2831523A1 DE 19782831523 DE19782831523 DE 19782831523 DE 2831523 A DE2831523 A DE 2831523A DE 2831523 A1 DE2831523 A1 DE 2831523A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- conductivity type
- line
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- DOETVZCFKJCYJV-UHFFFAOYSA-N 6-(4,5-dihydro-1h-imidazol-2-yl)-2-[4-(4,5-dihydro-1h-imidazol-2-yl)phenyl]-1h-indole Chemical compound N1CCN=C1C1=CC=C(C=2NC3=CC(=CC=C3C=2)C=2NCCN=2)C=C1 DOETVZCFKJCYJV-UHFFFAOYSA-N 0.000 description 1
- 101100286286 Dictyostelium discoideum ipi gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Waveguides (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
DR. BHRG DIPI .-IHG. STAPF DIPL.-ING. SCHWABE DR. DR. SANDMAIR
Anwaltsakte: 29 280 18.JuIi 1978
Mostek Corporation Carrollton, Texas / USA
Integrierte Schaltung und Verfahren zum Kreuzen von Signalen in einer integrierten Schaltung
809885/0931
| (089)988272 | Telegramme: |
| 988273 | BERGSTAPFPATENT MDiK)Ma |
| 988274 | TELEX: |
| 983310 | 0524560 BERG d |
Binkkonteo: Hypo-Beüc Mönchen 4410122150
(BLZ 70020011) Swift Code: HYPO DE MM Bayec Ventrub«nk München 4S3100 (BLZ 70020270)
Pottictaeck Manchen «5343-808 (BLZ 70010080)
Anwaltsakte: 29 280
Beschreibung
Die Erfindung betrifft eine integrierte Schaltung und insbesondere
ein Verfahren zum Kreuzen von Signalen in einer integrierten Schaltung mit einem hohen Integrationsgrad.
Beim Auslegen von integrierten Schaltungen erfordern die beengten räumlichen Verhältnisse, daß der Bereich für eine Signalzuführung
auf ein Minimum herabgesetzt wird. Hierdurch ergeben sich unvermeidlich logistische Schwierigkeiten beim Auslegen
von signalführenden Leitungen. Es ergeben sich vor allem dann Schwierigkeiten, wenn zwei signalführende Leitungen
sich kreuzen müssen. Aufgrund der Notwendigkeit, Signale, zu kreuzen, werden drei Grundarten von signalführenden Leitungen
verwendet. Auf einem Halbleitersubstrat können Signale durch dotierte Bereiche eines Leitfähigkeitstyps in Form von
Bahnen oder Leitungen durch Substratteile des entgegengesetzten Leitfähigkeitstyps geführt werden, über dem Substrat weisen
signalführende Leitungen im allgemeinen entweder Metallleiter oder polykristalline Siliziumstreifen auf. Bestimmte
Überlegungen und Gesichtspunkte haben jedoch in der Praxis
80988S/0931 "2 "
dazu gezwungen, derartige signalführende Leitungen zu kreuzen.
Der am meisten verbreitete Metalleiter ist ein Aluminiumleiter, welcher bei. den gegenwärtig angewendeten Verfahren über
dem ganzen Halbleiterscheibchen aufgebracht ist, auf welchem eine Anzahl Chips ausgebildet sind. Vor dem Aufbringen des
Aluminiumleiters wird der größte Teil des Scheibchens mit Isoliermaterial, wie beispielsweise Siliziumdioxyd bedeckt.
Jedoch sind in Teilen des Oxyds Fenster dort ausgebildet, wo der Aluminiumleiter mit den darunterliegenden Elementen in
Kontakt kommen soll. Nach dem Aufbringen des Aluminiums erfolgt ein Maskieren und Ätzen, um das Aluminium von verschiedenen
Teilen zu entfernen, um so nur an den gewünschten Stellen Aluminiumleiter und -kontakte zu belassen. Wenn zusätzlich
ein Isoliermaterial über einer ersten Gruppe von Aluminiumleitern aufgebracht: wird und wenn dann die einzelnen Verfahrensechritte,
wie Ausbilden von Fenstern, Metallisieren, Maskieren und Ätzen wiederholt werden, können auch einander
überdeckende Leiter hergestellt werden; jedoch ist bei einer derartigen Aluminiumaufdampfung die Dicke der sich überdekkenden
bzw. überlappenden Aluminiumleiter für die meisten Zwecke unpraktisch.
Eine praktische Ausführung, um ein zusätzliches Leitungsniveau für ganz bestimmte Zwecke zu schaffen, ist mit Hilfe
809885/0931 -3 "
von polykristallinem Silizium (das nachstehend als Polysilizium bezeichnet wird) erreicht. Polysiliziumstreifen werden
in herkömmlicher Weise auf einem Zwischenniveau in der integrierten Schaltungsanordnung zwischen dem Halbleitersubstrat und den Aluminiumleitern ausgebildet. Polysilizium kann hoch leitfähig gemacht werden, indem es mit hohen Konzentrationen von Störstellen dotiert wird, wie sie zum Beispiel üblicherweise verwendet werden, um bestimmte Zonen in dem Substrat
zu dotieren. Entsprechend der gegenwärtig angewandten Silizium-Gate-Technologie werden die anfangs undotierten Polysiliziumschichten zu einer Zeit ausgebildet, bevor die dotierten Zonen in dem Substrat ausgebildet werden. Bisher sind Engpässe bzw. Verlegenheiten bei diesen Techniken wirksam dadurch vermieden worden, daß die signalführenden Leitungen in dem Substrat ausgebildet worden sind, wobei die Möglichekeit gegeben war', sie unter den signalführenden Polysiliziumleitungen hindurchlaufen zu lassen.
in herkömmlicher Weise auf einem Zwischenniveau in der integrierten Schaltungsanordnung zwischen dem Halbleitersubstrat und den Aluminiumleitern ausgebildet. Polysilizium kann hoch leitfähig gemacht werden, indem es mit hohen Konzentrationen von Störstellen dotiert wird, wie sie zum Beispiel üblicherweise verwendet werden, um bestimmte Zonen in dem Substrat
zu dotieren. Entsprechend der gegenwärtig angewandten Silizium-Gate-Technologie werden die anfangs undotierten Polysiliziumschichten zu einer Zeit ausgebildet, bevor die dotierten Zonen in dem Substrat ausgebildet werden. Bisher sind Engpässe bzw. Verlegenheiten bei diesen Techniken wirksam dadurch vermieden worden, daß die signalführenden Leitungen in dem Substrat ausgebildet worden sind, wobei die Möglichekeit gegeben war', sie unter den signalführenden Polysiliziumleitungen hindurchlaufen zu lassen.
Bei der Erfindung ist diese Beschränkung mit einer Methode
überwunden, die mit der normalen (Verfahrens-)Reihenfolge verträglich ist, die beim Ausbilden der dotierten Zonen und der Polysiliziumschichten in herkömmlichen integrierten Schaltungsanordnungen angewendet wird, indem ein zusätzlicher Mechanismus bzw. eine zusätzliche Einrichtung zum Kreuzen von
Informationsleitungen geschaffen wird.
überwunden, die mit der normalen (Verfahrens-)Reihenfolge verträglich ist, die beim Ausbilden der dotierten Zonen und der Polysiliziumschichten in herkömmlichen integrierten Schaltungsanordnungen angewendet wird, indem ein zusätzlicher Mechanismus bzw. eine zusätzliche Einrichtung zum Kreuzen von
Informationsleitungen geschaffen wird.
809885/0931 " 4 "
Gemäß der Erfindung weist eine integrierte Schaltung eine
Anzahl sich überdeckender bzw. überlappender signalführender Leitungen auf- Eine erste signalführende Leitung weist einen hoch leitfähigen Polysiliziumstreifen auf, welcher
über einem Halbleitersubstrat und isoliert von diesem angeordnet ist. Eine zweite signalführende Leitung weist dotierte Zonen in dem Substrat auf, wobei eine der dotierten Zonen unmittelbar über dem Polysiliziumstreifen angeordnet ist. Die darunterliegende dotierte Zone ist durch Ionenimplantation von Störstellen in dem Substrat zu einem Zeitpunkt geschaffen, bevor der Polysiliziumstreifen gebildet
ist.
Anzahl sich überdeckender bzw. überlappender signalführender Leitungen auf- Eine erste signalführende Leitung weist einen hoch leitfähigen Polysiliziumstreifen auf, welcher
über einem Halbleitersubstrat und isoliert von diesem angeordnet ist. Eine zweite signalführende Leitung weist dotierte Zonen in dem Substrat auf, wobei eine der dotierten Zonen unmittelbar über dem Polysiliziumstreifen angeordnet ist. Die darunterliegende dotierte Zone ist durch Ionenimplantation von Störstellen in dem Substrat zu einem Zeitpunkt geschaffen, bevor der Polysiliziumstreifen gebildet
ist.
Durch die zwei, auf diese Weise ausgebildeten, signalführenden Leitungen können unabhängige Signale einander kreuzen,
so daß eine zusätzliche Anpassungsfähigkeit beim Auslegen einer Schaltung und bei einer Signalzuführung gegeben
ist, wodurch dann der auf einem Chip zur Verfügung stehende Platz wirksamer ausgenutzt werden kann.
Bei der integrierten Schaltung gemäß der Erfindung ist somit durch einen hoch_leitfähigen, polykristallinen Siliziumstreifen
eine signalführende Leitung auf einem Niveau
über einem Substrat geschaffen. In einem Teil des darunterliegenden Substrats ist eine ionenimplantierte Zone eines Leitfähigkeitstyps angeordnet, der dem des Substratsaus-
über einem Substrat geschaffen. In einem Teil des darunterliegenden Substrats ist eine ionenimplantierte Zone eines Leitfähigkeitstyps angeordnet, der dem des Substratsaus-
809885/0931
-JBrto
gangsmaterials entgegengesetzt ist. Die ionenimplantierte
Zone ist durch diffundierte Zonen auf verschiedenen Seiten des polykristallinen Siliziumstreifens verbunden. Die diffundierten
Zonen weisen denselben Leitfähigkeitstyp wie der ionenimplantierte Bereich auf, wodurch eine zweite signalführende
Leitung geschaffen ist, die quer zu dem polykristallinen Siliziumstreifen unter diesem verläuft und
diesen dadurch kreuzt.
Nachfolgend wird die Erfindung anhand einer bevorzugten
Ausführungsform unter Bezugnahme auf die anliegenden Zeichnungen
im einzelnen erläutert. Es zeigen:
Fig.1 eine schematische Draufsicht auf einen Teil
einer integrierten Schaltung gemäß der Erfindung ; und
Fig.2 bis 5 schematische Schnittansichten durch den Aufbau
der Fig.1 in vertikalen Ebenen, die durch Linien angegeben sind, die mit entsprechenden römischen
Ziffern bezeichnet sind.
In den Figuren sind verschiedene Ansichten eines Teils einer in ihrer Gesamtheit mit 10 bezeichneten integrierten Schaltungsanordnung
gemäß der Erfindung dargestellt. Hierbei sind zur Vereinfachung der Darstellung verschiedene Teile der An-
809885/0931 "6 "
Ordnung 10 weggelassen worden. Beispielsweise ist eine Passivierungsschicht
aus Glas, die normalerweise die Oberfläche der Anordnung 10 bedeckt, in den Figuren nicht dargestellt.
Die integrierte Schaltungsanordnung 10 ist auf einem monokristallinen
Halbleitersubstrat 12 eines ersten Leitfähigkeitstyps ausgebildet, welcher entweder ein P- oder ein N-Halbleiterausgangsmaterial,
vorzugsweise Silizium sein kann. Eine verhältnismäßig dicke Feldoxydschicht 14 wird auf dem
Substrat 12, vorzugsweise mit einer der bekannten Isoplanarverfahren
aufgebracht. Die Feldoxydschicht 14 bildet eine schmale Bahn 16, die durch die gestrichelten Linien in Fig.1
dargestellt ist, entlang welchen der Schnitt der Fig.2 verläuft. Auf der Oberfläche des Substrats 12 über der schmalen
Bahn 16 ist eine dünne Oxydschicht 18 angeordnet, welche
vorzugsweise von dem Substrat in bekannter Weise thermisch aufgewachsen ist. Auf der thermisch aufgewachsenen Oxydschicht
18 ist ein Polysiliziumstreifen 20 angeordnet, welcher
quer zu der schmalen Bahn 16 verläuft, um so die schmale
Bahn 16 zu überlappen bzw. zu überdecken, wie bereits in
Fig.1 dargestellt ist. Eine Isolierschicht 22 bedeckt di-e Feldoxydschicht 14, die dünne thermisch aufgewachsene Schicht
18 und den Polysiliziumstreifen 20. In der Praxis weist die Isolierschicht 22 mehrere übereinander angeordnete Schichten
verschiedener Isolier- und Passivierungsmaterialien, wie Siliziumnitrid
und Siliziumdioxyd auf. Über der Isolierschicht
8098 8 5/0 931 ' "7~
- =h—
Xl
22 liegt ein Metalleiter 24, der vorzugsweise durch eines
der bekannten Aluminiumaufdampfverfahren gebildet ist. In
der praktischen Ausführung sind die Aluminiumleiter bezogen auf die anderen Schichten viel dicker als der in den Fig.2
bis 5 dargestellte Leiter 24. Beispielsweise ist der Leiter 24 üblicherweise fünfmal dicker als der Polysiliziumstreifen
20.
Insbesondere aus Fig.2 ist zu ersehen, daß die schmale Bahn
16 durch eine Punktierung bezeichnete Bereiche aufweist, welche einen Leitfähigkeitstyp haben, der dem des Substratausgangsmaterials
entgegengesetzt ist. Ein erster Bereich 26 liegt unter dem Teil des Polysiliziumstreifens 20, welcher
die Bahn 16 kreuzt* Zweite und dritte Bereiche 28 und 30 sind in der Bahn 16 auf verschiedenen Seiten des Polysiliziumstteifens
20 angeordnet. Der Bereich 26 ist durch Ionenimplantation einer die Leitfähigkeit ändernden Störstellen-Beimengung
zu einer Zeit vor der Aufbringung des Polysiliziumstreifens 20 gebildet. Derartige Ionenimplantationsverfahren
sind bekannt. Wenn das Substrat 12 beispielsweise eine P-Leitfähigkeit hat, werden Ionen des N-Leitfähigkeitstyps
mit Hilfe einer nicht dargestellten Maske implantiert, die so angeordnet ist/ daß der implantierte Bereich 26 über die
Ränder des Polysiliziumstreifens 20 hinausgeht, um so in die anschließend ausgebildeten N--Bereiche 28 und 30 vorzustehen.
Die Bereiche 28 und 30 werden durch eine entsprechende Do-
809885/09 3 1 ~8~
copy
-.8—
/lh
tierung ausgebildet, nachdem der Polysiliziumstreifen 20
an der vorgesehenen Stelle aufgebracht ist. Obwohl gegenwärtig die Bereiche 28 und 30 vorzugsweise durch Gasdiffusion
geschaffen werden, können auch mit einer Ionenimplantation zufriedenstellende Ergebnisse geschaffen werden. Wenn die
Bereiche 28 und 30 durch Diffusion geschaffen sind, müssen die oberen Flächen des Substrats 12 über den Schichten 28
und 30 freigelegt werden. Hierzu werden vor der Ausbildung der Schichten 22 und 24 die Teile der Oxydschicht 18 weggeätzt,
die nicht durch den Polysiliziumstreifen 20 abgedeckt sind. Hierauf werden dann Störstellen in die Bereiche 28
und 30 diffundiert, um eine fortlaufende signalführende Leitung in der schmalen Bahn 16 zu schaffen, wobei der implantierte
Bereich 26 bereits an der vorgesehenen Stelle angeordnet ist. Während des Diffusionsvorgangs wird auch der
Polysiliziumstreifen 20 dotiert, wie durch eine Punktierung angedeutet ist, um dadurch den Streifen 20 hochleitfähig zu
machen und damit er ein logisches Signal führen kann. Nach dem Diffusionsvorgang wird vorzugsweise die Oxydschicht 18
über den Schichten 28 und 30 wieder aufgewachsen, um einen Kurzschluß zwischen dem Polysiliziumstreifen 20 und dem
Substrat 12 zu verhindern.
Bei der Erfindung können drei unterschiedliche Arten von signalführenden Leitungen verwendet werden, von denen jede
eine Leitung eines anderen Leitungstyps auf and-arem Niveau in
803885/093 1 " 9 "
OOPY
der integrierten Schaltungsanordnung 10 kreuzt, ohne die logische
Signalinformation in der Leitung,welche sie kreuzt,
zu beeinflussen. Aus Fig.! ist zu ersehen, daß sich Leitungen 16 und 20 an einer Stelle A, Leitungen 16 und 24 an
einer Stelle B und Leitungen 20 und 24 an einer Stelle C kreuzen. Die Leitungen 16, 20, 24 können zum Führen von Leitungen
verwendet werden, die keine Beziehung zueinander haben, da die elektrische Beeinflussung an den Kreuzungsstellen
vernachlässigbar ist. Beispielsweise können getrennte Schaltungsanordnungen 32 und 34 mit den signalführenden Leitungen
16 und 20 verbunden werden, wie in Fig.2 und 5 dargestellt ist, um unabhängig voneinander binäre logische Signale
zu erzeugen, die durch die Leitungen 16 und 20 übertragen werden. Ein erster Spannungsbereich kann als "niedrig'Oder
als eine logische 11O" festgelegt werden, und ein zweiter
Spannungsbereich kann als"hoch" oder als logische "1" festgelegt
werden. Die Leitung 16 leitet dann ein Signal von dem
Generator 32 unter der Leitung 20 hindurch, so daß sie mittels der Schaltungsanordnung 36 auf der gegenüberliegenden
Seite gefühlt werden kann. In ähnlicher Weise leitet die Leitung 20 das Signal von dem Generator 34 über die Leitung
16, so daß es durch die Schaltungsanordnung 38 gefühlt werden kann, wie in Fig.5 dargestellt ist. Obwohl eine gewisse
kapazitive Kopplung zwischen den Leitungen 16 und 20 an der Kreuzungsstelle A besteht, wo sie durch die dünne, thermisch
aufgewachsene Oxydschicht 18 voneinander getrennt sind, ist
809885/093 1 - 10 -
, die Kapazität zu klein, um eine fühlbare Spannung anzukoppeln. Eine SpannungsSchwankung über einen vollen logischen
Pegel in einer Leitung ist in der anderen Leitung kaum feststellbar, so daß eine kleine Spannungsankopplung nicht zu
einer Änderung im logischen Zustand führt, so daß dadurch eine wirksame und gültige Signalinformation gewährleistet
ist. Der Uberdeckungsbereich an jeder der Schnittpunkte der Leitungen 16 t 20 und 24 ist auf ein Minimum herabgesetzt,
da sich die Leitungen jeweils unter rechtem Winkel kreuzen. Durch solche Überkreuzungen im rechten Winkel ist die kapazitive
Kopplung zwischen den sich kreuzenden Leitungen bezüglich eines Werts auf ein Minimum herabgesetzt, der sonst
erzeugt werden würde, wenn die Leitungen in einem gewissen Abstand in derselben Richtung nebeneinander angeordnet wären.
Die signalführende Leitung 16 ist kein idealter Leiter, so
daß auf diese Weise in der Praxis ihre Verwendung beim Führen von Spannungssignalen im Unterschied zu Stromsignalen
beschränkt ist. Insbesondere weist der Implantationsbereich 26 einen Widerstand auf, der grob geschätzt bei 18k-£2 liegt.
Um infolgedessen sicherzustellen, daß der Implantationsbereich 26 den logischen Pegel der in der Leitung 16 geführten
Information nicht nennenswert stört, sollte die Fühlschaltung 36 eine viel größere Impedanz zu dem Signal in
der Leitung 16 als die des Bereichs 26 haben. Dieser Forde-
809885/0931
GOPY
rung kann durch die hohe Impedanz genügt werden, die üblicherweise
an der Steuerelektrode eines Feldeffekttransistors angetroffen wird, wie er beispielsweise in der Fühlschaltung
36 dargestellt ist. Da infolgedessen der Implantationsbereich 26 eine nicht vernachlässigbare Impedanz aufweist,
sollte die Kreuzungsstelle A in einer vorgegebenen Beziehung zu irgendwelchen Schaltungsel.ementen an der Leitung 16 angeordnet sein, so daß der Bereich 26 keinen Spannungsabfall
schafft, der eine falsche Auslesung des logischen Pegels ergeben würde.
sollte die Kreuzungsstelle A in einer vorgegebenen Beziehung zu irgendwelchen Schaltungsel.ementen an der Leitung 16 angeordnet sein, so daß der Bereich 26 keinen Spannungsabfall
schafft, der eine falsche Auslesung des logischen Pegels ergeben würde.
809885/0931
Claims (9)
- DR. BERG DIPL.-ING. STAPF DIPL.-ING. SCHWABE DR. DR. SANDMAIRPATENTANWÄLTE j- « ~Postfach 860245 -8000 München 86 /OOAnwaltsakte: 29 280Mostek Corporation Carrollton, Texas/ USAPatentansprücheΠ!integrierte Schaltung, gekennzeichnet durch ein Halbleitersubstrat (12) eines ersten Leitfähigkeitstyps ; durch eine Feldoxydschicht (14), die eine schmale Bahn (16) bildet, um ein erstes Signal in dem Substrat entlang einer oberen Fläche des Substrats (12) zu führen; durch einen hochleitfähigen Polysiliziumstreifen (20)fder über dem Substrat (12) und isoliert von diesem angeordnet ist, um ein zweites Signal zu führen, wobei der Polysiliziumstreifen (20) die schmale Bahn (16) kreuzt; durch einen ersten Bereich (26) eines zweiten Leitfähigkeitstyps, der in der schmalen Bahn (16) unter dem Polysiliziumstreifen (20) angeordnet ist, wobei der erste Bereich durch Ionenimplantation von Stör-809885/0931 - 2 -VII/XX/Scht (089) 988272 Telegramme Bankkonten: Hypo-Bink Manchen 4410122850988273 BERGSTAPFPATENT München (BLZ 70020011) SwiA Code: HYPO DE MM98(274 TELEX: Bayec Vereinst»!* München 453100(BLZ 70020270)983310 0S24560BERGd Pojwcheck München 65343-808 (BLZ 70010080)ORIGINAL INSPECTEDstellen in das Substrat (12) gebildet ist;durch einen zweiten Bereich (28) des zweiten Leitfähigkeitstyps, der in einem Teil der schmalen Bahn (16) auf einer Seite des Poly siliziuHistreifens (20) gebildet ist; und durch einen dritten Bereich (30) des zweiten Leitfähigkeitstyps, der in einem Teil der schmalen Bahn bezogen auf den zweiten Bereich auf der gegenüberliegenden Seite des Polysiliziumstreifens (20) ausgebildet ist, wobei die ersten, zweiten und dritten Bereiche (26 bis 30) des zweiten Leitfähigkeitstyps eine fortlaufende signalführende Leitung in der schmalen Bahn (16) bilden.
- 2. Integrierte Schaltung nach Anspruch 1, dadurch g ekennzeichne t,daß die zweiten und dritten Bereiche (28, 30) durch Diffusion von Störstellen des zweiten Leitfähigkeitstyps in das Substrat gebildet sind.
- 3. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Bereich (26) durch Ionenimplantation zu einem Zeitpunkt vor der Ausbildung des Polysiliziumstreifens (20) gebildet ist, und daß die zweiten und dritten Bereiche (28, 30) durch Ionenimplantationen zu einem Zeitpunkt nach der Ausbildung des Polysiliziumstreifens (20) gebildet sind.
- 4. Integrierte Schaltung nach Anspruch 1, dadurch g e -809885/0931 "3kennzeichnet, daß der erste Leitfähigkeitstyp P-leitend und der zweite Leitfähigkeitstyp N-leitend ist.
- 5. Integrierte Schaltung nach Anspruch 1, dadurch g e kennzeichnet, daß der erste Leitfähigkeitstyp N-leitend und der zweite Leitfähigkeitstyp P-leitend ist.
- 6. Verfahren zum Kreuzen von Signalen in einer integrierten Schaltung mit einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, mit einer ersten signalführenden Leitung eines zweiten Leitfähigkeitstyps, der in dem Substrat entlang eines Oberflächenteils angeordnet ist, und mit einer zweiten signalführenden Leitung, die über dem Substrat angeordnet ist und welche hochleitfähiges polykristallines Silizium aufweist, dadurch gekennzeichnet, daß ein Signal in der ersten Leitung (16) auf einer Seite der zweiten Leitung (20) erzeugt wird, daß das Signal durch einen ionenimplantierten Teil der ersten Leitung (16) läuft, der unter der zweiten Leitung (20) angeordnet ist, und daß das Signal in der ersten Leitung (16) bezüglich der Seite, auf welcher es erzeugt worden ist, auf der gegenüberliegenden Seite der zweiten Leitung (20) gefühlt wird.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das erzeugte und gefühlte Signal ein binäres logisches Spannungssignal ist.809 8 85/0931 "" 4 ~
- 8. Verfahren nach Anspruch 7, dadurch gek ennzeic hn e t, daß ein zweites Signal durch die zweite Leitung übertragen wird, und daß das zweite Signal keine Beziehung zu den logischen Pegeln in der ersten Leitung hat.
- 9. Verfahren nach Anspruch 8, dadurch gek ennzeichn e t, daß ein drittes Signal durch einen Metalleiter Qbertragen wird, und daß der Metalleiter (24) zumindest eine der anderen signalführenden Leitung (16, 20) kreuzt.«09885/0931
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81636577A | 1977-07-18 | 1977-07-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2831523A1 true DE2831523A1 (de) | 1979-02-01 |
Family
ID=25220405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782831523 Ceased DE2831523A1 (de) | 1977-07-18 | 1978-07-18 | Integrierte schaltung und verfahren zum kreuzen von signalen in einer integrierten schaltung |
Country Status (5)
| Country | Link |
|---|---|
| JP (2) | JPS5496384A (de) |
| DE (1) | DE2831523A1 (de) |
| FR (1) | FR2398386A1 (de) |
| GB (1) | GB2001472B (de) |
| IT (1) | IT1097967B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3033513A1 (de) * | 1979-10-09 | 1981-04-30 | Mitsubishi Denki K.K., Tokyo | Verfahren zur herstellung einer mehrheitschichtverbindung |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550652A (en) * | 1978-09-19 | 1980-04-12 | Agency Of Ind Science & Technol | Composite element adjusting method by ion beam |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3751722A (en) * | 1971-04-30 | 1973-08-07 | Standard Microsyst Smc | Mos integrated circuit with substrate containing selectively formed resistivity regions |
| DE2540350A1 (de) * | 1974-09-11 | 1976-04-01 | Hitachi Ltd | Halbleiter-bauelement |
| US4035198A (en) * | 1976-06-30 | 1977-07-12 | International Business Machines Corporation | Method of fabricating field effect transistors having self-registering electrical connections between gate electrodes and metallic interconnection lines, and fabrication of integrated circuits containing the transistors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921282A (en) * | 1971-02-16 | 1975-11-25 | Texas Instruments Inc | Insulated gate field effect transistor circuits and their method of fabrication |
| US4013489A (en) * | 1976-02-10 | 1977-03-22 | Intel Corporation | Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit |
-
1978
- 1978-07-17 IT IT25819/78A patent/IT1097967B/it active
- 1978-07-17 FR FR7821183A patent/FR2398386A1/fr active Granted
- 1978-07-18 DE DE19782831523 patent/DE2831523A1/de not_active Ceased
- 1978-07-18 JP JP8760878A patent/JPS5496384A/ja active Pending
- 1978-07-18 GB GB7830229A patent/GB2001472B/en not_active Expired
-
1983
- 1983-11-30 JP JP1983183901U patent/JPS59112944U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3751722A (en) * | 1971-04-30 | 1973-08-07 | Standard Microsyst Smc | Mos integrated circuit with substrate containing selectively formed resistivity regions |
| DE2540350A1 (de) * | 1974-09-11 | 1976-04-01 | Hitachi Ltd | Halbleiter-bauelement |
| US4035198A (en) * | 1976-06-30 | 1977-07-12 | International Business Machines Corporation | Method of fabricating field effect transistors having self-registering electrical connections between gate electrodes and metallic interconnection lines, and fabrication of integrated circuits containing the transistors |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3033513A1 (de) * | 1979-10-09 | 1981-04-30 | Mitsubishi Denki K.K., Tokyo | Verfahren zur herstellung einer mehrheitschichtverbindung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59112944U (ja) | 1984-07-30 |
| GB2001472A (en) | 1979-01-31 |
| IT1097967B (it) | 1985-08-31 |
| JPS5496384A (en) | 1979-07-30 |
| IT7825819A0 (it) | 1978-07-17 |
| GB2001472B (en) | 1982-02-17 |
| FR2398386A1 (fr) | 1979-02-16 |
| FR2398386B1 (de) | 1984-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2930630C2 (de) | Halbleiterbauelement sowie Verfahren zu seiner Herstellung | |
| DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
| DE3123876C2 (de) | Nicht-flüchtige Halbleiter-Speichervorrichtung | |
| DE69029618T2 (de) | Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher | |
| DE69403251T2 (de) | Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen | |
| DE3245064C2 (de) | ||
| DE2730202A1 (de) | Halbleiterspeicher | |
| DE4037876A1 (de) | Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand | |
| DE3937502A1 (de) | Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung | |
| DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE69226223T2 (de) | Kontaktausrichtung für Festwertspeicher | |
| DE2916364A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2029219C3 (de) | Diffundierter, integrierter Halbleiterwiderstand | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE3043289A1 (de) | Herstellungverfahren fuer eine halbleitereinrichtung | |
| DE3930016A1 (de) | Halbleitereinrichtung mit feldabschirmtrennung | |
| DE2704647A1 (de) | Widerstand mit gesteuert einstellbarer groesse | |
| DE2503864B2 (de) | Halbleiterbauelement | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE102013215378B4 (de) | Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung | |
| DE19618866B4 (de) | Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement | |
| DE2746335C2 (de) | ||
| DE3109074A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
| DE2854994C2 (de) | Halbleiteranordnung mit einem Transistor und einem mit dem Basisgebiet des Transistors verbundenen Widerstand |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OB | Request for examination as to novelty | ||
| 8127 | New person/name/address of the applicant |
Owner name: MOSTEK CORP. (N.D.GES.D.STAATES DELAWARE), CARROLL |
|
| 8128 | New person/name/address of the agent |
Representative=s name: SCHWABE, H., DIPL.-ING. SANDMAIR, K., DIPL.-CHEM. |
|
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |