DE2823629A1 - Monolithische integrierte halbleiterstruktur mit planaren uebergaengen, die von aeusseren elektrostatischen feldern abgeschirmt sind - Google Patents
Monolithische integrierte halbleiterstruktur mit planaren uebergaengen, die von aeusseren elektrostatischen feldern abgeschirmt sindInfo
- Publication number
- DE2823629A1 DE2823629A1 DE19782823629 DE2823629A DE2823629A1 DE 2823629 A1 DE2823629 A1 DE 2823629A1 DE 19782823629 DE19782823629 DE 19782823629 DE 2823629 A DE2823629 A DE 2823629A DE 2823629 A1 DE2823629 A1 DE 2823629A1
- Authority
- DE
- Germany
- Prior art keywords
- type
- conductivity
- transition
- region
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 230000005686 electrostatic field Effects 0.000 title description 3
- 230000007704 transition Effects 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 2
- 235000013601 eggs Nutrition 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- KJLPSBMDOIVXSN-UHFFFAOYSA-N 4-[4-[2-[4-(3,4-dicarboxyphenoxy)phenyl]propan-2-yl]phenoxy]phthalic acid Chemical compound C=1C=C(OC=2C=C(C(C(O)=O)=CC=2)C(O)=O)C=CC=1C(C)(C)C(C=C1)=CC=C1OC1=CC=C(C(O)=O)C(C(O)=O)=C1 KJLPSBMDOIVXSN-UHFFFAOYSA-N 0.000 description 1
- 241000512613 Liasis Species 0.000 description 1
- MKUXAQIIEYXACX-UHFFFAOYSA-N aciclovir Chemical compound N1C(N)=NC(=O)C2=C1N(COCCO)C=N2 MKUXAQIIEYXACX-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
Die vorliegende itirfindung bezieht sich auf Halbleitervorrichtungen
mit planaren Über^änfveii und insbesondere auf integrierte
monolithische Schaltkreise-, di"e mit relativ hohen Spannungen arbeiten,
Ks ist bekannt, daß ein in bperrichtuiifr gepolter pn-bbergang
nur in vernaclilässigbar geringem I-laße von Strom durchflossen
wird. wenn jedoch die angelegte Spannung einen bestimmten
Wert erreicht (Lav.'inendurchbruchspannung oder "Breakdown"-Spannung), fließt durch den übergang plötzlich
ein hoher Strom. Dieser Wert hängt hauptsächlich von der Konzentration der Verunreinigungen in den Gebieten mit entgegengesetzter
Leitfähigkeit ab, aus denen der Übergang gebildet vird, weil davon die l'.reito der· Schicht ohne bewegliche
Ladungsträger (Sperrschiclit) abhängt, die sich beider·-
seits des Übergangs bildet, wenn er in Sperricli hung gepo.lt
BAD ORiQi^AL 809849/09U
ACE 3322
wird. Die festen Ladungsträger der Sperrschicht, die im
Gebiet vom Typ η positiv sind und im Gebiet vom Typ ρ negativ, bestimmen über den Übergang hinweg ein elektrisches
Feld, dessen Stärke mit der angelegten Spannung zunimmt, bis zu einem Wert, bei dem der Lawinendurchbruch am
übergang erfolgt. Man hat festgestellt, daß die Verteilung
der festen Ladungsträger in der Mähe der Ränder des Übergangs, d.h. nahe der Linie, wo der Übergang sich mit der
Oberflüche dos Halbleiters sclmeidet, durch äußern Ladungen
verändert wird, die eventuell in unmittelbarer Hähe der Oberfläche vorhanden sind. Diese Erscheinung ist besonders
ausgeprägt bei planaren Übergängen, d.h. bei übergängen,
deren Ränder die Oberfläche des Halbleiters in einer Ebene schneiden. Störende Ladungen sind zum Jieispiel in sehr geringer,
aber nicht immer vernachlässigbarer Menge in der Isolierschicht vorhanden, die die Oberfläche des Halbleiters
bedeckt, Sie wirken sich in der Forin aus, daß sie die Oberfläche
der Sperrschicht verengen und folglich die Lawinendurchbruchspannung herabsetzen oder jedenfalls die Charakteristik
des in Sperrichtimg gepolten Übergangs verändern.
Wenn die äußeren Ladungen auf das Vorhandensein eines gepolten
metallischen Elements zurückzuführen sind, wird die Verteilung der Ladungsträger in der Sperrschicht auf verschiedene
Arten verändert, je nach Richtung und Stärke der lolung. üiese Erscheinung läßt sich zwar bei der konstruktion
bestimmter Halbleitervorrichtungen, z.B. bei integrierten Schaltkreisen in MIS-Technik, positiv verwerten, führt jedoch
bei anderen Arten von Vorrichtungen, z.JJ, bei integrierten
monolithischen Schaltkreisen in Planartechnik mit bipolaren Komponenten, ?;u unerwünschten Auswirkungen. Box
diesen, ist es unvermeidlich, daß die meisten der Metallstreifen zur Verbindung der verschiedenen Komponenten auf der
Isolierschicht, mit der die Oberfläche des Halbleiters überzogen ist, mindestens durch einen Überganrg gehen und in mehr
oder weniger spürbarem Maß die Verteilung der Ladungsträger
8098A9/09U
an der Oberfläche des Halb.1 eiters und damit die elektrischen
Kennwerte der Übergänge verändern. JJer störende
Effekt der gepolten Verbindungsstreifen erhöht sich, wenn
die Temperatur der Vorrichtung im Verlauf des Betriebs auf relativ hohe 'werte (1OO - 150°c) steigt. V.ei diesen
Temperaturen kommt es zu einer Leitfähigkeit der überfläche der Isolierschicht, vas dazu führt, daß die wirksamen
Abmessungen der Streifen größer werden als die tatsächlichen. In diesem Fall kann natürlich die störende
Wirkung auf den Übergang auch durch Verbinduiigsstreifen
hervorgerufen werden, die die Schnittlinie des Übergangs nicht tatsächlich kreuzen, aber sehr nahe daran vorbeigehen.
In manchen Fällen kann ferner die "Wanderung von Ladungsträgern in der Isolierschicht auch durch eine 1otentialdifferenz
zwischen Oberflächen verschiedener Gebiete des Halbleiters verursacht werden.
Es ist bekannt, wie man einen planaren Übergang vor äußeren
elektrostatischen Feldern schützt, um sein Betriebsverhalten bei hoher in Sperrichtung gepolter Spannung zu verbessern,
indem man auf der Isolierschicht, die die Oberfläche des Halbleiters bedeckt, eine metallische Abschirmung anbringt,
die sich in elektrischem Kontakt mit einem der Gebiete befindet, aus denen der Übergang gebildet wird, und die über
das andere Gebiet über den Rand des Übergangs hinausragt, und zwar so, daß sie wenigstens den Teil der Sperrschicht
überdeckt, der sich in das letztgenannte Gebiet hinein erstreckt. Diese Abschirmung ist in der Tat sehr wirkungsvoll,
wenn sie geschlossen ist, d.h. wenn sie den Rand des Übergangs
in seiner ganzen Länge überdeckt. Ihre. Realisierting
ist auch relativ einfach im Falle einfacherer Bauteile, bei denen die Verbindungen zwischen den aktiven Zonen und den
Anschlüssen, der Vorrichtung durch elektrische Leiter hergestellt werden, die praktisch senkrecht von der überfläche
des Halbleiters abgehen; sie bringt jedoch erhebliche Schwierigkeiten bei Komponenten eines integrierten Schaltkreises,
809849/09U
und zwar aufgrund des Vorhandenseins der Metallstreifen für die Zwischenverbindungen.. Die einzige bisher bekannte
Methode zur Erzielung einer durchgehenden Abschirmung für den Rand eines planaren Übergangs im Inneren eines integrierten
Schaltkreises ist ein Metallisierungsprozeß mit zwei übereinanderliegenden Iletallschichten, die durch eine
Isolierschicht voneinander getrennt werden; dieses Verfahren
ist zvar theoretisch möglich, aber in der Praxis sehr schwierig.
Ziel der vorliegenden Erfindung ist die Realisierung einer gegen äußere elektrostatische Ladungen geschützten Halbleitervorrichtung
mit planaren Übergängen unter Verwendung der üblichen Herstellungsverfahren.
Bei der Erfindung wird dieses Ziel erreicht, indem für jeden zu schützenden Übergang eine Abschirmung aus halbleitendem
polykristallinem liaterial vorgesehen wird, bei
der ein Teil in Kontakt mit einem der beiden Gebiete ist,
aus denen der Übergang gebildet wird, und ein Teil das andere Gebiet entlang der gesamten Schnittlinie des Übergangs
mit der Überfläche des Halbleiters überdeckt.
Zum besseren Verständnis der Erfindung ist im folgenden
eine ausführliche j ieSchreibung einer ihrer Ausführungs —
formen gegeben, die jedoch nur als üeispiel dient und keinen
einschränkenden Charakter hat; außerdem wird auf die beigefügten Zeichnungen Bezug genommen, die folgendes darstellen:
Ybb. 1 und 2 sind vergrößerte Teilquerschiiitte durch herkömmliche
Halbleitervorrichtungen, die die Funktion eines planaren Übergangs neigen;
Abb. 3 ist ein Diagramm, das einen elektrischen Kennwert
des in Abb. 2 dargestellten Übergangs zeigt;
Abb. h ist ein vergrößerter Querschnitt durch den Teil
einer integrierten struktur mit einem gemäß der Erfindung
abgeschirmt eil planaren Übergang,
809849/0944 bad oriq,Nal
In. Abb. 1 weist ein Substrc>t 10 aus monokristallinem
halbleitendem Material, z.H. Silizium, das η-dotiert ist, ein Gebiet 12 von der Art ρ auf, das mit den üblichen
Masken- und Diffusionsverfahren erzeugt ist und mit dem es
einen planaren Übergang 14 bildet. Die Oberfläche 15 des
Halbleiters ist mit einer Schicht 16 aus isolierendem Material überzogen, vorzugsweise Siliziumdioxid. Wenn der
Übergang durch entsprechende Verbindungen, die nicht dargestellt sind, in Sperrichtung gepolt wird, bildet sich
eine Sperrschicht, die sich größtenteils in das weniger dotierte Gebiet hinein erstreckt, und zwar im gezeigten
Fall in das Gebiet vom Typ n, und deren Grenzen sich im allgemeinen durch Flächen, die zum übergang parallel sind,
bestimmen lassen, wie es in Abb. 1 mit der gestrichelten Linie 18 gezeigt ist. In der Iraxis werden jedoch Breite
und Form der Sperrschicht in der Nähe der Überfläche aus vielerlei Gründen verändert, z.!'>. aufgrund der Oberflächenverformung
des Kristallgitters, durch Ionen— und Molekular— ladungen in der Isolierschicht 16 und durch Konzentrationen
äußerer Ladungsträger irgendwelcher anderen Art; deshalb ist der Verlauf der Linien 18, insbesondere in der Nähe
der Oberfläche 15, nur als ungefähre Angabe anzusehen.
In Abb. 2 ist eine Struktur dargestellt, die sich von der in Abb. 1 gezeigten nur dadurch unterscheidet, daß ein Metallstreifen
20 vorhanden ist, der sich auf der Isolierschicht 16 oberhalb der Schnittlinie zwischen dem übergang
14 und der Oberfläche 15 des Halbleiters befindet. Nehmen wir nun an, der Übergang sei noch in Sperrichtung
gepolt und der Metallstreifen 20 sei an einer Spannung mit gleichem Vorzeichen wie die an das Gebiet η angelegte. Wie
man experimentell und theoretisch beweisen kann, führen die positiven Ladungen der metallischen Schicht in der
Mühe der Oberfläche dos Materials vom Typ η zur Oildung
einer Zone mit einem Elektronenüberschuß, genannt Anrei-
809849/0944
AGE 3822
cherungskanal, und in der Iahe der überfläche des Materials
vom Typ ρ zur Bildung einer Zone mit einem Mangel an Löchern, genannt Verarmungskanal. Bei einem bestimmten
liert der Spannung des Metallstreif ens 2ü wird also die
ßreite der Sperrschicht nahe der Oberfläche erheblich verringert, wie es in Abb. 2 mit den gestrichelten Linien 22
gezeigt ist. Die Sperrkennlinie 1 = f(v) der vom Übergang in Abb. 2 gebildeten Diode hat den im Diagramm der Abb. 3
dargestellten Verlauf, liei einem bestimmten Wert der Spannung
!SV , der relativ niedrig ist, erfolgt ein lokaler Lawinendurchbruch in der Oberflächenzone des Übergangs.
Bei Erhöhung der Spannung in Sperrichtung wird in der betreffenden
Zone ein Zustand der Sättigung erreicht, dem ein Strotnfluß I. in bperrichtung entspricht, bis es bei
einer Spannung BV zu einem Lawinendurchbruch an dem Teil
des Übergangs kommt, der sich im Inneren des Halbleiters befindet. Jn bestimmten Anwendungsbereichen sind die mit
dem IJurchbruch an der Oberfläche des Übergangs verbundenen Verluste nicht tragbar; deshalb greift man, wo dies möglich
ist, zu einer elektrostatischen Abschirmung von der eingangs beschriebenen Art, die den gesamten Rand· des Übergangs
überdeckt. IVie schon weiter oben bemerkt, ist dies im .all eines monolithischen integrierten Schaltkreises in
Planartechnik mit den üblichen Verfahren nicht möglich.
ϊletrachten wir nun eine Ausfuhrungsform der Erfindung. Entsprechend
einer herkömmlichen Technik enthält ein monolithischer Schaltkreis in Ilanartechnik, von dem in Abb. k ein
Teil in einem vergrößerten Querschnitt dargestellt ist, ein Siliziumsubstrat 30 vom Typ p, auf dem eine Epitaxial-
*
schicht 32 vom Typ η gebildet ist. Diese ist in Gebiete unterteilt, die durch Isolierkanäle '^h (von denen in der Abbildung nur einer dargestellt ist) voneinander getrennt sind, die erzeugt worden sind durch Jiindiffundieren von Verunreinigungen vom Typ ρ in die lipitaxialschicht 32 bis
schicht 32 vom Typ η gebildet ist. Diese ist in Gebiete unterteilt, die durch Isolierkanäle '^h (von denen in der Abbildung nur einer dargestellt ist) voneinander getrennt sind, die erzeugt worden sind durch Jiindiffundieren von Verunreinigungen vom Typ ρ in die lipitaxialschicht 32 bis
zur Erreichung des Gebiets ρ des Substrats 30. Im inneren
809849/09U
ACE 3822
der isolierten Gebiete were1 en die Komponenten des integrierten
Schaltkreises mit Masken- und Difrusionsverf'ahren gebildet. In Abb. 4 ist die Struktur eines npn-Transistors
dargestellt, der als Kollektor einen Teil 36 der Epitaxialschicht
32 hat und als Basis ein Gebiet 38 vom Typ
p, das in das Kollektorgebiet eindiffundiert ist, sowie
als Emitter ein Gebiet 4o vom Typ n, das in das Basisgebiet eindiffundiert ist. Eine Schicht 42 aus Siliziumdioxid
bedeckt die Oberfläche 44 des halbleitenden Materials, wobei nur drei Flächen 4 I, 43, 45 frei bleiben, und zwar für
den Emitterlcontakt E, den ßasiskontakt Ii und den Kollektor—
kontakt C. Metallische Elemente, die z.H. mit dem üblichen Verfahren des Aufdampfens im Vakuum erzeugt werden und die
mit 46, US, 50 bezeichnet sind, durchdringen das Oxid bis
zu den Kontaktflächen und erstrecken sich oberhalb davon in Streifenform bis hin zu anderen metallischen Elementen,
die als elektrische Verbindungen im integrierten Schaltkreis dienen. Man beachte, daß vor der Bildung der metallischen
Kontakte der Flächenwiderstand der Zone 47 unterhalb der
Kontaktfläche des Kollektors durch Eindiffundieren von Verunreinigungen
vom Typ η verringert wird,- Diese angereicherte Zone ist mit dem Symbol N+ bezeichnet.
Wie in Abb. 4 zu sehen ist, verläuft dor Kollektorstreifen
50 oberhalb des Isolierkanals 3^· Da der Kollektor eines
npn-Transistors normalerweise gegenüber dem Substrat mit einer positiven Spannung gepolt wird, hätte der Isolationsübergang zwischen dem Kanal 34 und dem Kollektorgebiet j6
eine Sperrschicht ähnlich der in Abb. 2 mit gestrichelten Linien dargestellten. Zur Vermeidung der Veränderung der
Sperrkennlinie des Übergangs, wie sie in Abb. 3 gezeigt ist, ist bei der Erfindung eine elektrostatische Abschirmung
52 aus polykristallinem Silizium vom Typ ρ vorgesehen,
von der sich ein Teil 54 im Kontakt mit dem Kanal 34
befindet und ein Teil 56 völlig in die Schicht aus Siliziviindioxid
42 eingebettet ist und den Rand des Übergangs
809849/09U
Kanal—Kollektor in seiner n;an;ien Länge überdeckt. Aufgrund
der Abschirmung 52 weist die Sperrschicht des Übergangs in der nähe der Oberfläche kk eine Verbreiterung: auf, vie die
gestrichelten Linien 57 es zeilen; deshalb wird die Breakdown—Spannung
einzig und allein durch die physikalischen
Eigenschaften des Materials bestimmt.
Die Abschirmung 52 wird im Anschluß an die Diffusionsphase des Isolierkanals 3^ erzeuget, wenn die Oberfläche
des Halbleiters von einer isolierenden Schicht aus Siliciumdioxid
überzogen ist, die durch einen thermischen TJachstumsprozeß aufgebracht wird xind die in Abb. 4 mit
einer gestrichelten Linie 53 angedeutet ist. Nachdem man
auf der Oberfläche des Kanals 3k eine Fläche 39 entsprechenden
Ausmaßes freigeätzt hat, und zwar vorzugsweise auf seiner gesamten Länge, wird mit einem der üblichen Verfahren,
z.'·;. Aufti'amng bei niedriger Temperatur in Gegenwart
von oilan, eine Schicht aus polyjcristallxnem Silizium
aufgebracht, Hit den üblichen Masken- und chemischen Ätzverfahren wird dann das polykristalline Silizium selektiv
entfernt, um die Abschirmung 52 in der gewünschten Form zu erzielen. Im besonderen wird der Teil 56 so dimensioniert,
daß er über das ivollektorgebiet 36 hinausragt, xind zwar soweit, daß er mindestens das gesamte Sperr—
schichtgebiet in seiner größten möglichen Ausdehnung überdeckt. In anschließenden Jiearbeitungsphasen (Diffusion
der liasis und des Emitters) wird die Abschirmung 52 ebenfalls
mit einem thermischen Wachstumsprozeß mit einer Schicht Siliciumdioxid überzogen. In der I.onstruktioiisphase
i:st bei der bestimmung der Dicke der aufzutragenden
polykristallinen Schicht der Tatsache .Rechnung zu tragen, daß sich das Siliziumdioxid aus dem in der darunterliegenden
Oberfläche enthaltenen Silizium bildet und deshalb eine Tendenz zur Reduzierung der Abschirmung 52 zeigt,
j3ei der gezeigten und beschriebenen Ausführungsform wurde
die störondo Wirkung der in der Siliziuiiidioxidschicht h'Z
809849/0944 BAD original
ACiC 3822
vorhandenen elektrostatisc' en Ladungen nicht berücksichtigt,
da sie im Verhältnis zu der vom Metallstreifen 50
ausgehenden Störung vernachlässigbar gering ist; es ist
jedoch klar, daß die Abschirmung 52 den übergang1 auch vor
diesen ladungen schützt. Ihre Funktion würde sich auch nicht ändern, wenn das Störfeld nicht von einem Metallstreifen
herrührte, der oberhalb des Randes des Übergangs vorbei verläuft, sondern von auf der Isolierschicht induzierten
Ladungen aufgrund thermischer X^orgänge auf der Oberfläche.
Es wurde zwar nur eine einzige Autsi"uhruiifjs.form gezeigt und
beschrieben, aber es versteht sich, daß zahlreiche Varianten und Modifikationen an ihr vorgenommen werden können,
ohne daß der Gedanke der Erfindung verlassen vird. Zum Beispiel kann die Abschirmung 52 so ausgebildet werden, daß
sie noch einen Teil - ähnlich dem Teil 56 - besitzt, der
den anderen Übergang des Kanals überragt, falls dieser auch
vor den Auswirkungen äußerer elektrostatischer Felder geschützt
werden soll.
809849/09U
Claims (1)
1- a t e η t a η Sprüche
\\f Halbleitervorrichtung in IM aiiar tecliuik, liestclioml
ems einem Substrat aus monokristallinem haiυleitendem
Materia], in eiern mindest cn η ein einhtes Gebiet {'3θ) mit
einer ersten Art von Leitfähigkeit und ein zweites Gebiet (32) mit einer zweiten Art von Leitfähigkeit gebildet
wird, wobei das zweite Gebiet (32) so an das erste Gebiet (30) angrenzt, daß ein Übergang gebildet wird, der
eine größere Oberfläche des Substrats in einer durchgehenden Linie schneidet; ferner bestellend ans einer Schicht
(Ί2) aus isolierendem i^aterial, die diese Oberfläche wenigstens
in unmittelbarer Nachbarschaft dieser durchgehenden
Linie bedeckt, und aus einem rJlement, das auf der
Isolierschicht (42) oberhalb der durchgehenden Linie elektrische,
btörladungen erzeugen kanu,
dadurch gekennzeichnet,
daß mindestens eine Abschirmung (5-) aus polykristallinem
halbleitendeni iiaterial mit der ersten Art von Leitfähigkeit
vorgesehen ist, bei der sich ein erster Teil (54)
durch eine öffnung (59) in der Isolierschicht (42) im Kontakt
mit dein ersten Gebiet ( ]o) befindet und sich ein zweiter
Teil (56)» der in die Isolierschicht (42) eingebettet
ist, parallel zur Oberfläche erstreckt und (Jas zweite
Gebiet (32) oberhalb der Schnittlinie des Übergangs auf der ganzen Länge dieser Linie überragt.
809849/09U
Bayerische Vereinsfaank 823101 Postscheck 54782-809
BAD
2, 'ialbleitervorrichtunr; fremuß Anspruch I, bei der
eine /vrüßoro Anzahl von Gebieten mit der zweiten Art
von Leitfähigkeit voneinander getrennt sind durch relativ
schmale '!ebieto mit der ersten Art von l.-eitfühiprkeit,
dadurch gekennzeichnet,
daß die A.bücliirmu.iiireii der bborpri.iiifre zwischen don relativ
sciimalen (iobieten und den an isie anr;i~enzenden
Gebieten aus einem einzigen Stück gebildet werden.
809849/0944
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT2412777A IT1085486B (it) | 1977-05-30 | 1977-05-30 | Struttura a semiconduttore integrata monolitica con giunzioni planari schermate da campi elettrostatici esterni |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2823629A1 true DE2823629A1 (de) | 1978-12-07 |
DE2823629C2 DE2823629C2 (de) | 1982-12-02 |
Family
ID=11212108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782823629 Expired DE2823629C2 (de) | 1977-05-30 | 1978-05-30 | Planar-Halbleitervorrichtung |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE2823629C2 (de) |
FR (1) | FR2393423A1 (de) |
GB (1) | GB1569726A (de) |
IT (1) | IT1085486B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160990A (en) * | 1988-01-21 | 1992-11-03 | Pioneer Electronic Corporation | MIS-FET with small chip area and high strength against static electricity |
US5200638A (en) * | 1989-12-28 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor device for extracting a signal used to monitor potential of a high voltage island at a low voltage island and method of manufacturing the same |
US5258641A (en) * | 1989-12-28 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for extracting a signal used to monitor potential of a high voltage island at a low voltage island and method of manufacturing the same |
US5420457A (en) * | 1993-11-12 | 1995-05-30 | At&T Corp. | Lateral high-voltage PNP transistor |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8200464A (nl) * | 1982-02-08 | 1983-09-01 | Philips Nv | Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte. |
EP0160941A3 (de) * | 1984-05-07 | 1987-03-25 | General Electric Company | Hochspannungsverbindungssystem für eine integrierte Halbleiterschaltung |
IT1217214B (it) * | 1988-04-27 | 1990-03-14 | Sgs Thomson Microelectronics | Circuito integrato per alta tensione con isolamento a giunzione |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3302076A (en) * | 1963-06-06 | 1967-01-31 | Motorola Inc | Semiconductor device with passivated junction |
US3961358A (en) * | 1973-02-21 | 1976-06-01 | Rca Corporation | Leakage current prevention in semiconductor integrated circuit devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1348697A (en) * | 1970-07-31 | 1974-03-20 | Fairchild Camera Instr Co | Semiconductors |
NL7114864A (de) * | 1970-10-30 | 1972-05-03 | ||
DE2147291C3 (de) * | 1971-09-22 | 1980-09-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Kapazitätsdiode mit einem großen Kapazitätshub und Verfahren zu ihrer Herstellung |
DE2251823A1 (de) * | 1972-10-21 | 1974-05-02 | Itt Ind Gmbh Deutsche | Halbleiterelement und herstellungsverfahren |
JPS50137478A (de) * | 1974-04-18 | 1975-10-31 | ||
US4011105A (en) * | 1975-09-15 | 1977-03-08 | Mos Technology, Inc. | Field inversion control for n-channel device integrated circuits |
-
1977
- 1977-05-30 IT IT2412777A patent/IT1085486B/it active
-
1978
- 1978-05-25 GB GB2277978A patent/GB1569726A/en not_active Expired
- 1978-05-26 FR FR7815677A patent/FR2393423A1/fr active Granted
- 1978-05-30 DE DE19782823629 patent/DE2823629C2/de not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3302076A (en) * | 1963-06-06 | 1967-01-31 | Motorola Inc | Semiconductor device with passivated junction |
US3961358A (en) * | 1973-02-21 | 1976-06-01 | Rca Corporation | Leakage current prevention in semiconductor integrated circuit devices |
Non-Patent Citations (1)
Title |
---|
Electronics, 20. Dez. 1971, Seiten 44 bis 48 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160990A (en) * | 1988-01-21 | 1992-11-03 | Pioneer Electronic Corporation | MIS-FET with small chip area and high strength against static electricity |
US5200638A (en) * | 1989-12-28 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor device for extracting a signal used to monitor potential of a high voltage island at a low voltage island and method of manufacturing the same |
US5258641A (en) * | 1989-12-28 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for extracting a signal used to monitor potential of a high voltage island at a low voltage island and method of manufacturing the same |
US5279977A (en) * | 1989-12-28 | 1994-01-18 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device for extracting a signal used to monitor potential of a high voltage island |
US5420457A (en) * | 1993-11-12 | 1995-05-30 | At&T Corp. | Lateral high-voltage PNP transistor |
Also Published As
Publication number | Publication date |
---|---|
FR2393423B1 (de) | 1982-07-09 |
GB1569726A (en) | 1980-06-18 |
FR2393423A1 (fr) | 1978-12-29 |
DE2823629C2 (de) | 1982-12-02 |
IT1085486B (it) | 1985-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE3789894T2 (de) | MOS-Feldeffekttransistor und dessen Herstellungsmethode. | |
DE3136682C2 (de) | ||
DE2242026A1 (de) | Mis-feldeffekttransistor | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2455730B2 (de) | Feldeffekt-Transistor | |
DE2009102A1 (de) | Integrierte Halbleiterschaltungen | |
DE3784191T2 (de) | Halbleiterphotodetektor mit schottky-uebergang. | |
DE3046358C2 (de) | Feldeffekttransistor in Dünnfilmausbildung | |
DE2422912A1 (de) | Integrierter halbleiterkreis | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE202015105413U1 (de) | Integrierte, floatende Diodenstruktur | |
DE2109928A1 (de) | Feldeffekt Transistor | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE2059072A1 (de) | Halbleiter-Einrichtung | |
DE3688711T2 (de) | Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung. | |
DE2833068A1 (de) | Integrierte halbleitervorrichtung | |
DE1539090B1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2047241C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE2823629A1 (de) | Monolithische integrierte halbleiterstruktur mit planaren uebergaengen, die von aeusseren elektrostatischen feldern abgeschirmt sind | |
DE2702451B2 (de) | Halbleiteranordnung | |
DE2906122A1 (de) | Transistor mit einer in seinem emittergebiet integrierten widerstandszone | |
DE68925092T2 (de) | MOS-Feldeffekttransistor | |
DE3010986A1 (de) | Integrierte halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8328 | Change in the person/name/address of the agent |
Free format text: KADOR, U., DIPL.-CHEM. DR.RER.NAT. KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8330 | Complete disclaimer |