DE2807747A1 - Verfahren zum herstellen eines halbleiterbauelements - Google Patents

Verfahren zum herstellen eines halbleiterbauelements

Info

Publication number
DE2807747A1
DE2807747A1 DE19782807747 DE2807747A DE2807747A1 DE 2807747 A1 DE2807747 A1 DE 2807747A1 DE 19782807747 DE19782807747 DE 19782807747 DE 2807747 A DE2807747 A DE 2807747A DE 2807747 A1 DE2807747 A1 DE 2807747A1
Authority
DE
Germany
Prior art keywords
junction
semiconductor body
covered
layer
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782807747
Other languages
English (en)
Inventor
Helmut Bartsch
Gerhard Winkler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE19782807747 priority Critical patent/DE2807747A1/de
Publication of DE2807747A1 publication Critical patent/DE2807747A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Verfahren zum Herstellen eines Halbleiterbauelements
  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiter bauelements mit mindestens einem an eine Oberfläche des Halbleiterkörpers tretenden PN-Übergang und die Oberfläche des Haibleiterkörpers bedeckenden Isolier- und Passivierungsschichten.
  • Ein solches Verfahren ist z.B. aus der DE-OS 27 24 348 bekannt.
  • Bei verschiedenen Anwendungsfällen, insbesondere bei der Herstellung von Kapazitätsdioden, ergeben sich aber Schwierigkeiten daraus, daß zur Bildung der Isolier- und Passivierungsschichten solche Temperaturen und Behandlungszeiten erforderlich sind, daß sich das vorher erzeugte Dotierungsprofil, d.h. die Lage des PN-Uberganges unkontrollierbar verändert.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das es gestattet, ein vorgegebenes Dotierungsprofil mit einem PN-übergang genau einzuhalten.
  • Die Erfindung geht von der Erkenntnis aus, daß ein durch die verschiedenen, bei der Herstellung eines Halbleiterbauelements erforderlichen Temperaturbehandlungen ungestörtes, gewunschtes Dotierungsprofil, z.B. ein hestimmter PN-Übergang, erreicht werden kann, wenn der Dotierungsstoff zunächst durch Ionenimplantation im Halbleiterkörper deponiert und erst nach allen sonst erforderlichen Temperaturbehandlungen durch eine letzte Temperaturbehandlung so durch Diffusion im Halbleiterkörper verteilt wird, daß sich das gewünschte Dotierungsprofil und damit der gewünschte PN-Ubergang ergibt.
  • Ausgehend von dieser Erkenntnis wird die genannte Aufgabe erfindungsgemäß dadurch gelöst, daß zur Bildung des PN-Uberganges in dem den ersten Leitungstyp aufweisenden Halbleiterkörper ein den zweiten Leitungstyp bildender Dotierstoff durch Ionenimplantation deponiert wird, danach die zur Bedeckung der Oberfläche des Halbleiterkörpers mit Isolier- und Passivierungsschichten erforderlichen Temperaturbehandlungen durchgeführt werden und dann eine letzte Temperaturbehandlung durchgeführt wird, durch die der deponierte Dotierungsstoff soweit eindiffundiert, daß sich der gewünschte PN-übergang bildet.
  • Dieses Verfahren hat den Vorteil, daß dadurch, daß der zur Erzeugung des vorgegebenen Dotierungsprofils durch Ionenimplantation zunächst deponierte Dotierungsstoff erst nach der Erzeugung der passivierenden und isolierenden Schichten im Halbleiterkörper verteilt wird, so daß nach Erreichung des Dotierungsprofils durch eine abschliessende Wärmebehandlung keine weitere #ärmebehandlung, die dieses Profil wieder verändern könnte, mehr erforderlich ist.
  • Gemäß einer Weiterbildung der Erfindung wird mindestens der mit einer Isolierschicht bedeckte Teil der Oberfläche des Halbleiterkörpers, an den der zu bildende PN-übergang grenzt, mit einer passivierenden, getternd wirkenden Glasschicht bedeckt, die mit einem den ersten Leitungstyp erzeugenden Dotierstoff gebildet wird.
  • Diese Maßnahmen dienen der Verbsserung der Stabilität des Halbleiter bauelements.
  • Gemäß einer anderen.Weiterbildung der Erfindung wird vor der Bildung des PN-überganges in dem Halbleiterkörper eine Zone erhöhter Leitfähigkeit, aber gleichen Leitungstyps gebildet, in der später der PN-übergang verläuft.
  • Diese Zone erhöhter Leitfähigkeit kann entweder durch Ionenimplantation eines Dotierstoffes und anschließende Wärtnebehandlung oder durch Eindiffusion eines Dotierstoffes erzeugt werden.
  • Die Erzeugung dieser Zone durch Ionenimplantation hat den besonderen Vorteil, daß die Streuung des Dotierungsprofils und damit die Streuung der Kapazitäten nach Fertigstellung des PN-überganges wesentlich geringer ist.
  • Wird ein N-leitender Halbleiterkörper verwendet, so werden vorzugsweise Phosphorionen und zur Bildung des PN-Uberganges dann Borionen implantiert. Anschließend wird die Oberfläche des N-leitenden Halbleiterkörpers dann mit einer Phosphor-Glasschicht bedeckt.
  • Vorzugsweise wird gemäß einer Weiterbildung der Erfindung vor dem Aufbringen der Glasschicht die mit einer aus einem thermischen Oxid bestehende Isolierschicht bedeckte Oberfläche des Halbleiterkörpers mit einer aus der Gasphase niedergeschlagenen Oxidschicht bedeckt.
  • Um ein so hergestelltes Halbleiteinbauelement weiter gegen Umwelteinflüsse zu stabilisieren, wird gemäß einer Weiterbildung der Erfindung die aufgebrachte Glasschicht mit einer aus der Gasphase niedergeschlagenen Nitridschicht bedeckt.
  • Um den Sperrstrom des PN-Uberganges in einem nach dem erläuterten Verfahren hergestellten Halbleiterbauelement möglichst gering zu halten, kann gemäß weiterer Ausgestaltungen der Erfindung entweder gleichzeitig mit der Bildung der passivierenden Glasschicht auch eine den PN-übergang umgebende Schutzringzone gebildet werden, wobei der Abstand zwischen dem PN-übergang und der Schutzringzone so gering wie möglich gewählt wird, oder der den PN-Ubergang enthaltende Teil des Halbleiterkörpers durch eine Nesa-Ätzung seitlich freigelegt werden.
  • Zwei Ausführungsbeispiele der Erfindung werden im folgenden anhand der Fig. 1 bis 5 näher erläutert.
  • Es zeigen: Fig. 1 bis 3 Schnitte durch eine Kapazitätsdiode während aufeinanderfolgende Stufen ihrer Herstellung; Fig. 4 einen Schnitt durch die fertige Kapazitätsdiode; Fig. 5 einen Schnitt durch eine andere Ausführungsform einer Kapazitätsdiode nach Fig. 4.
  • Das Verfahren nach der Erfindung wird im folgenden anhand der Herstellung einer Kapazitätsdiode näher beschrieben. Wie Fig. 1 zeigt, wird ausgegangen von einem N-leitenden Halbleiterkörper 1. Dieser Halbleiterkörper besteht aus einem mit Arsen dotierten Substrat mit einer Leitfähigkeit von etwa 1 bis 3 mOhm cm und einer darauf aufgebrachten, mit Phosphor dotierten, epitaktischen Schicht von etwa 5/um Dicke und einem spezifischen Widerstand von etwa 1 Ohm cm.
  • Die epitaktische Schicht 11 wird dann nach vorhergehender Reinigung mit einer thermischen Oxidschicht 4 von etwa 0,6/um Dicke bedeckt, in die dann mit Hilfe des üblichen photolithographischen Verfahrens ein rundes Fenster 40 von etwa 200/um Durchmesser eingebracht wird, durch das hindurch dann in der epitaktischen Schicht eine N+-leitende Zone 2 erzeugt wird.
  • Dies kann entweder dadurch geschehen, daß dotierende Ionen implantiertwerden oder daß ein Dotierstoff eindiffundiert wird. Zur Herstellung dieser N+-Zone 2 durch Ionenimplantation werden P++-Ionen mit einer Energie von 125 keV und einer Dosis von etwa 1,1x1014 elektrische Ladungen pro cm2 in die epitaktische Schicht 11 eingeschossen. Anschließend wird dann, um die bei der Ionenimplantation entstandenen Gitterstörungen auszuheilen und die eingeschossenen Ionen zur Bildung der Zone 2 zu verteilen, der Halbleiterkörper für etwa 70 min einer Wärmebehandlung bei etwa 11 400C in trockenem Stickstoff unterzogen.
  • Zur Herstellung der Zone 2 durch Eindiffusion eines Dotierstoffes wird Phosphor mit einer Oberflächenkonzentration von etwa 4,2x1018 Atome pro cm über etwa 90 min bei einer Temperatur von etwa 1 1400C eindiffundiert.
  • Anschließend wird,wie Fig. 2 zeigt,in die Oxidschicht 4 durch einen weiteren photolithographischen Schritt ein größeres, ebenfalls rundes Fenster 41 eingebracht, durch das dann zur Vorbereitung der Bildung des PN-überganges 3 P+-Leitung erzeugende Ionen implantiert werden. Dazu werden B+-Ionen mit einer Energie von 35 keV und einer Dosis von etwa 8x1015 elektrische Ladungen pro cm2 implantiert. Nach dieser Implantation befindet sich in der epitaktischen Schicht 11 eine schmale Zone 31 von deponierten Borionen.
  • Anschließend wird dann die Oberfläche der Oxidschicht 4 und die Oberfläche des Halbleiterkörpers innerhalb des Fensters 41 mit einer aus der Gasphase niedergeschlagenen Siliciumoxidschicht 6 von etwa 0,3 bis 0,4/um Dicke bedeckt. Dann wird zur Vorbereitung der Bildung einer Schutzringzone 8 in die beiden Oxidschichten 4 und 6 ein das ursprüngliche Fenster 41 umgebendes kreisringförmiges Fenster 42 geätzt. Anschließend wird die Oberfläche der Oxidschicht 6 und die unter dem Fenster 42 freigelegte Oberfläche des Halbleiterkörpers mit einer Phosphor-Glasschicht bedeckt. Dies geschieht dadurch, daß der Halbleiterkörper zunächst für insgesamt etwa 25 min bei 9500C e4rjQ,nerPOCl3-Atmosphäre ausgesetzt wird und anschließend bei 9600c min einer trockenen N2-Atmosphäre, dann für 30 min einer feuchten Atmosphäre und schließlich für 20 min einer trockenen N2-Atmosphäre ausgesetzt wird.
  • Während dieser Wärmebehandlung diffundieren die durch Ionenimplantation deponierten, zunächst in der schmalen Zone 31 konzentrierten Borionen im Halbleiterkörper ein wenig und bilden so die Zone 32.
  • Gleichzeitig diffundiert unterhalb des Fensters 42 bei der Bildung der Phosphorglasschicht 5 Phosphor in den Halbleiterkörper ein und bildet so die die Zone 8 und damit die den PN-übergang umgebende Schutzringzone. Die Geometrie der Anordnung ist dabei vorzugsweise so gewählt, daß der minimale Abstand zwischen der Schutzringzone 8 und der endgültigen Zone 3 etwa 10/um beträgt.
  • Nachdem nun die Bildung der Isolierschichten und der getternd wirkenden Passivierungsschicht abgeschlossen ist, kann durch eine letzt Wärmebehandlung die endgültige Lage des PN-überganges eingestellt werden.
  • Um diese kontrollieren zu können, wird die Oxid- und Phosphorglasschicht über dem PN-übergang geöffnet, um durch eine Messung der elektrischen Eigenschaften festzustellen, ob der PN-Übergang die gewünschte Lage hat. Gegebenenfalls kann dann diese Lage durch eine weitere Wärmebehandlung optimiert werden. Anschließend wird dann, um das Bauelement weiter gegen Umwelteinflüsse zu stabilisieren, die Oberfläche mit einer Si3N4-Schicht 7 bedeckt.
  • über der Zone 3 wird dann in die Schicht 7 ein Fenster geätzt und auf die Oberfläche zur Kontaktierung zunächst eine nicht näher dargestellte dünne PtSi-Schicht und darauf eine etwa 10/um dicke, den Anschlußkontakt 9 bildende Ag-Schicht aufgebracht.
  • Die Bildung der Kapazitätsdiode ist damit abgeschlossen; sie hat die in Fig. 4 dargestellte Gestalt.
  • Das beschriebene Verfahren hat, wie eingangs bereits dargelegt, den Vorteil, daß die Ausbildung der zusammen mit der Zone 2 den PN-Übergang bildenden Zonelerst durch eine letzte Wärmebehandlung nach der Bildung der Isolier- und Passivierungsschichten erfolgt.
  • Es werden also die Schwierigkeiten vermieden, die sich dadurch ergeben, daß ein bereits vorher festgelegter Dotierungsverlauf und damit die Lage des PN-Uberganges durch anschließende Wärmebehandlungen weiter verändert wird.
  • Statt den PN-übergang zwischen den Zonen 2 und 3 durch eine Schutzringzone 8 zu ungeben, ist es auch möglich, wie dies Fig. 5 zeigt, eine Mesa-Ätzung 10 von etwa 7/um Tiefe vorzunehmen. Die Mesa- Ätzung erfolgt jedoch dann vor dem Aufbringen der letzten passivierenden Si3N4-Schicht 7, so daß die Flanken des Mesa, wie in-Fig.
  • 5 links dargestellt, ebenfalls von dieser Schicht bedeckt ist.
  • Die Mesa-Ätzung kann auch vor dem Aufbringen der Phosphorglasschicht 5 erfolgen, so daß sich, wie in Fig. 5 rechts dargestellt, in den Flanken ebenfalls eine leitende Schutzringzone 8 ausbildet.
  • Eine so hergestellte Kapazitätsdiode ist sehr stabil, d.h. sie weist gutes Langzeitverhalten auf und läßt sich ohne Schwierigkeiten und ohne Verschlechterung ihrer Eigenschaften sowohl in Plastik- als auch in Glasgehäuse einbauen.

Claims (14)

  1. Patentansprüche: 9 Verfahren zur Herstellung eines Haibleiterbauelementes mit mindestens einem an eine Oberfläche des Halbleiterkörpers tretenden PN-Übergang und die Oberfläche des Halbleiterkörpers bedeckenden Isolier- und Passivierungsschichten, dadurch gekennzeichnet, daß zur Bildung des PN-Uberganges (3) in dem den ersten Leitungstyp aufweisenden Halbleiterkörper (1, ii) ein den zweiten Leitungstyp bildender Dotierstoff durch Ionenimplantation deponiert wird, danach die zur Bedeckung der Oberfläche des Halbleiterkörpers mit Isolier-und Passivierungsschichten erforderlichen Temperaturbehandlungen durchgeführt werden und dann eineletzte Temperaturbehandlung durchgeführt wird, durch die der deponierte Dotierungsstoff soweit eindiffundiert, daß sich der gewünschte PN-Übergang (3) bildet.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mindestens der mit einer Isolierschicht (4) bedeckte Teil der Oberfläche des Halbleiterkörpers (1, 11), an den der zu bildende PN-Übergang (3) grenzt, mit einer passivierenden, getternd wirkenden Glasschicht (5) bedeckt wird, die mit einem den ersten Leitungstyp erzeugenden Dotierstoff gebildet wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Bildung des PN-t)berganges (3) in dem Halbleiterkörper (1, 11) eine Zone (2) erhöhter Leitfähigkeit, aber gleichen Leitungstyps, gebildet wird, in der später der PN-0bergang (3) verläuft.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Zone (2) erhöhter Leitfähigkeit durch Ionenimplantation eines Dotierstoffes und anschließende Nrärmebehandlung erzeugt wird.
  5. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Zone (2) erhöhter Leitfähigkeit durch Eindiffusion eines Dotierstoffes erzeugt wird.
  6. 6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß in einen N-leitenden Halbleiterkörper (1) Phosphorionen implantiert werden
  7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung des PN-Uberganges (3) in einen N-leitenden Halbleiterkörper (1, 11) Borionen implantiert werden.
  8. 8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche eines N-leitenden Halbleiterkörpers (1, 11) mit einer Phosphor-Glasschicht (5) bedeckt wird.
  9. 9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Aufbringen der Glasschicht (5) die mit einer aus einem thermische Oxid bestehenden Isolierschicht (4) bedeckte Oberfläche des Halbleiterkörpers (1, 11) mit einer aus der Gasphase niedergeschlagenen Oxidschicht (6) bedeckt wird.
  10. 10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die aufgebrachte Glasschicht (5) mit einer aus der Gasphase niedergeschlagenen Nitridschicht (7) bedeckt wird.
  11. 11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß gleichzeitig mit der Bildung des PN-Uberganges (3) durch Ionenimplantation und spätere Wärmebehandlung auch eine den PN-Übergang umgebende Schutzringzone (8) gebildet wird.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Abstand zwischen dem PN-Ubergang (3) und der Schutzringzone (8) so gering wie möglich gewählt wird.
  13. 13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der den PN-Ubergang (3) enthaltende Teil des Halbleiterkörpers (1, 1i) durch eine Mesa-Ätzung (10) seitlich freigelegt wird.
  14. 14. Anwendung des Verfahrens nach einem der vorhergehenden Ansprüche zur Herstellung von Kapazitätsdioden.
DE19782807747 1978-02-23 1978-02-23 Verfahren zum herstellen eines halbleiterbauelements Ceased DE2807747A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782807747 DE2807747A1 (de) 1978-02-23 1978-02-23 Verfahren zum herstellen eines halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782807747 DE2807747A1 (de) 1978-02-23 1978-02-23 Verfahren zum herstellen eines halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE2807747A1 true DE2807747A1 (de) 1979-09-06

Family

ID=6032735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782807747 Ceased DE2807747A1 (de) 1978-02-23 1978-02-23 Verfahren zum herstellen eines halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE2807747A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3017313A1 (de) * 1980-05-06 1981-11-12 Siemens AG, 1000 Berlin und 8000 München Thyristor mit hoher blockierspannung und verfahren zu seiner herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3017313A1 (de) * 1980-05-06 1981-11-12 Siemens AG, 1000 Berlin und 8000 München Thyristor mit hoher blockierspannung und verfahren zu seiner herstellung

Similar Documents

Publication Publication Date Title
DE2449688C3 (de) Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
DE2745857C2 (de)
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2160427C3 (de)
EP0075874B1 (de) Verfahren zur Erzeugung elektrisch leitender Schichten
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
DE2617397A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3402629A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2617398A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE2926334C2 (de)
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2705468A1 (de) Verfahren zur herstellung von transistoren durch ionenimplantation
DE3038571A1 (de) Zenerdiode
DE4128211A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
EP0028786B1 (de) Ionenimplantationsverfahren

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection