DE2734302C3

DE2734302C3 - Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge

Info

Publication number: DE2734302C3
Application number: DE19772734302
Authority: DE
Inventors: Erich Dipl.-Ing. 8000 München Metzger
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-07-29
Filing date: 1977-07-29
Publication date: 1981-09-03
Also published as: DE2734302A1; DE2734302B2

Description

Die Erfindung bezieht sich auf ein taktgesteuertes η-stufiges, rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge, bei dem die Rückkopplung auf den Eingang des Schieberegisters mittels wenigstens eines Exklusiv-ODER-Gatters erfolgt, dessen erster Eingang mit dem Ausgang der letzten Stufe und dessen zweiter Eingang mit dem Ausgang einer vorgegebenen weiteren Stufe des Schieberegisters verbunden ist.

Schieberegister dieser Art sind beipielsweise durch die Literaturstelle »Control«, Juni 1966, Seiten 302 bis 304, bekannt. Die maximale Periodenlänge für ein η Stufen umfassendes Schieberegister beträgt dabei 2"— 1 Bit. Dies ist bedingt durch die Tatsache, daß die Einstellung des Schieberegisters, bei der sämtliche η Stufen an ihren Ausgängen eine binäre Null anzeigen, gleichsam eine Fangstellung darstellt, in der das Schieberegister sich selbst blockiert.

Für zahlreiche Anwendungsfälle, insbesondere zur Realisierung synchron getakteter Zähler, werden oftmals sämtliche 2" Stellungen benötigt. In diesem Falle ist es dann erforderlich, auf andere Schaltungen zurückzugreifen, die einen wesentlich höheren Aufwand bedingen.

Der Erfindung liegt die Aufgabe zugrunde, für ein getaktetes n-stufiges, rückgekoppeltes Schieberegister der einleitend beschriebenen Art eine weitere Lösung anzugeben, die bei geringem Mehraufwand die Realisierung einer Periodenlänge von 2" Bit zuläßt.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß dem Eingang des Schieberegisters ein weiteres Exklusiv-ODER-Gatter vorgeschaltet ist, dessen erstem Eingang die rückgekoppelte Bitfolge zugeführt und dessen zweiter Eingang mit dem Ausgang einer Koinzidenzschaltung verbunden ist und daß die Koinzidenzschaltung, die mit ihren n-1 Eingängen an jeweils einem Ausgang der Stufen 1, 2, ...(n-\) des Schieberegisters angeschaltet ist, immer dann ein Ausgangssignal abgibt, wenn sämtliche Stufen 1, 2, ...(/2—1) des Schieberegisters eine binäre Null anzeigen.

Der Erfindung liegt die Erkenntnis zugrunde, daß es mit Hilfe einer Koinzidenzschaltung, die nur dann ein Ausgangssignal liefert, wenn sämtliche Stufen, mit

ίο Ausnahme der letzten Stufe, an ihren Ausgängen eine binäre Null anzeigen und dieses Ausgangssignal mit dem rückgekoppelten Signal über eine Modulo-2-Verknüpfung dem Schieberegistereingang zugeführt wird, erreicht werden kann, daß die Nullstellung sämtlicher Schieberegisterstufen als n-te Stellung des Schieberegisters in die Periodenlänge hineingezwungen wird.

Bei einer bevorzugten Ausführungsform ist die Koinzidenzschaltung ein UND-Gatter, dessen /7—1 Eingänge mit den invertierten Ausgängen der Stufen 1, 2,... (n-1) des Schieberegisters verbunden sind.

Anhand zweier, in der Zeichnung dargestellter

Ausführungsbeispiele soll die Erfindung im folgenden noch näher erläutert werden. In der Zeichnung bedeutet F i g. 1 ein erstes Ausführungsbeispiel nach der Erfindung,

F i g. 2 ein die Funktionsweise der Schaltung nach F i g. 1 erläuterndes Bitschema,

Fig.3 ein weiteres Ausführungsbeispiel nach der Erfindung,

μ Fig. \ ein die Arbeitsweise der Schaltung nach F i g. 3 erläuterndes Bitschema.

Das rückgekoppelte Schieberegister nach F i g. 1 besteht aus drei Flip-Flops A, B, C, deren Vorbereitungseingänge mit dem Takt T verbunden sind. Die Ausgänge Q der Flip-Flops ßund C sind mit den beiden Eingängen des Exklusiv-ODER-Gatters EO1 verbunden, dessen Ausgang K mit dem einen Eingang eines weiteren Exklusiv-ODER-Gatters EO 2 in Verbindung steht. Der zweite Eingang des Exklusiv-ODER-Gatters EO 2, das mit seinem Ausgang M mit dem Eingang des ersten Flip-Flops A verbunden ist, ist mit dem Ausgang L des UND-Gatters UX zusammengeschaltet, dessen beide Eingänge mit den invertierten Ausgängen O der ersten beiden Flip-Flops A und ßin Verbindung stehen.

In Fig.2 sind übereinander die im Rhythmus des Taktes Γ auftretenden Bitfolgen an den O-Ausgängen der Flip-Flops A, Bund Cund an den Ausgängen Kund M der Exklusiv-ODER-Gatter EOX und EO 2 und des Ausgangs L des UND-Gatters Ui übereinander aufgetragen. Mittels des UND-Gatters UX wird die gemeinsame Nullstellung der Flip-Flops A und B decodiert und hieraus ein Umschaltkriterium für die über das Exklusiv-ODER-Gatter EO X rückgekoppelte Bitfolge immer dann herbeigeführt, wenn die invertierten Ausgänge der Flip-Flops A und ßdie Stellung Null anzeigen. Hierdurch wird erreicht, daß das dreistufige Schieberegister sämtliche acht möglichen Stellungen periodisch durchläuft und sich nicht in der Nullstellung aller drei Flip-Flops selbst blockiert.

Das weitere Ausführungsbeispiel in F i g. 3 zeigt ein acht JK-Flip-Flops A, B, C, D, E, F, C und H aufweisendes Schieberegister, bei dem im Rückkopplungszweig mittels der Exklusiv-ODER-Gatter EO2 und EO3 eine zweifache Modulo-2-Addition durchge-

*>5 führt wird. Anstelle des UND-Gatters UX mit zwei Eingängen tritt nunmehr ein Mehrfach-UND-Gatter 1/2 mit sieben Eingängen, die jeweils mit den invertierten Ausgängen Qder Flip-Flops A, B, C, D, E, F

und G verbunden sind. Die Wirkungsweise ist, wie das in F i g. 4 analog zur F i g. 2 angegebene Bitfolgenschema an den Ausgängen AQ, BQ... HQ, K, L und Mausweist, die gleiche wie bei dem Schieberegister nach F_i g. 1. Tritt an sämtlichen invertierten Ausgärgen Q der Flip-Flops A, B... G eine binäre Eins auf, so gibt das Mehrfach-UN D-Gatter L'2 an seinem Ausgang L eine binäre Eins ab, die jeweils das zeitgleiche Bit der vom Ausgang K rückgekoppelten Bitfolge hinsichtlich des Eingangs des Schieberegisters am Ausgang M des Exklusiv-ODER-Gatters EO 2 invertiert und auf diese Weise die Nullstellung sämtlicher Flip-Flops des Schieberegisters in die Periode mit einbezieht.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Taktgesteuertes n-stufiges, rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge, bei dem die Rückkopplung auf den Eingang des Schieberegisters mittels wenigstens eines Exklusiv-ODER-Gatters erfolgt, dessen erster Eingang mit dem Ausgang der letzten Stufe und dessen zweiter Eingang mit dem Ausgang einer vorgegebenen weiteren Stufe des Schieberegisters verbunden ist, dadurch gekennzeichnet, daß dem Eingang des Schieberegisters ein weiteres Exklusiv-ODER-Gatter (EO 2) vorgeschaltet ist, dessen erstem Eingang die rückgekoppelte Bitfolge zugeführt und dessen zweiter Eingang mit dem Ausgang einer Koinzidenzschaltung (UX, Ul) verbunden ist und daß die Koinzidenzschaltung, die mit ihren n-1 Eingängen an jeweils einem Ausgang der Stufen 1, 2, ...(n-1) des Schieberegisters angeschaltet ist, immer dann ein Ausgangssignal abgibt, wenn sämtliche Stufen 1, 2, ...(n-l) des Schieberegisters eine binäre NuI! anzeigen.

2. Rückgekoppeltes Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die Koinzidenzschaltung (UX, U2) ein Und-Gatter ist, dessen /l—l Eingänge mit den invertierten Ausgängen der Stufen 1,2,... (n-1) des Schieberegisters verbunden sind.