DE2734302B2 - Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge - Google Patents

Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge

Info

Publication number
DE2734302B2
DE2734302B2 DE19772734302 DE2734302A DE2734302B2 DE 2734302 B2 DE2734302 B2 DE 2734302B2 DE 19772734302 DE19772734302 DE 19772734302 DE 2734302 A DE2734302 A DE 2734302A DE 2734302 B2 DE2734302 B2 DE 2734302B2
Authority
DE
Germany
Prior art keywords
shift register
input
output
gate
bit sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772734302
Other languages
English (en)
Other versions
DE2734302C3 (de
DE2734302A1 (de
Inventor
Reiner Dipl.-Ing. Colbus
Erich Dipl.-Ing. Metzger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772734302 priority Critical patent/DE2734302C3/de
Publication of DE2734302A1 publication Critical patent/DE2734302A1/de
Publication of DE2734302B2 publication Critical patent/DE2734302B2/de
Application granted granted Critical
Publication of DE2734302C3 publication Critical patent/DE2734302C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs

Description

Die Erfindung bezieht sich auf ein taktgesteuertes n-stufiges, rückgekoppeltes Sch'Reregister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge, bei dem die Rückkopplung auf den Eingang des Schieberegisters mittels wenigstens eines Exklusiv-ODER-Gatters erfolgt, dessen erster Eingang mit dem Ausgang der letzten Stufe und dessen zweiter Eingang mit dem Ausgang einer vorgegebenen weiteren Stufe des Schieberegisters verbunden ist
Schieberegister dieser Art sind beipielsweise durch die Literaturstelle »Control«, Juni 1966, Seiten 302 bis 304, bekannt Die maximale Periodenlänge für ein π Stufen umfassendes Schieberegister beträgt dabei 2"-1 Bit Dies ist bedingt durch die Tatsache, daß die Einstellung des Schieberegisters, bei der sämtliche η Stufen an ihren Ausgängen eine binäre Null anzeigen, gleichsam eine Fangstellung darstellt, in der das Schieberegister sich selbst blockiert
Pur zahlreiche Anwendungsfälle, insbesondere zur Realisierung synchron getakteter Zähler, werden oftmals sämtliche 2" Stellungen benötigt In diesem Falle ist es dann erforderlich, auf andere Schaltungen zurückzugreifen, die einen wesentlich höheren Aufwand bedingen.
Der Erfindung liegt die Aufgabe zugrunde, für ein getaktetes n-stufiges, rückgekoppeltes Schieberegister der einleitend beschriebenen Art eine weitere Lösung anzugeben, die bei geringem Mehraufwand die Realisierung einer Periodenlänge von 2" Bit zuläßt.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß dem Eingang des Schieberegisters ein weiteres Exklusiv-ODER-Gatler vorgeschaltet ist, dessen erstem Eingang die rückgekoppelte Bitfoige zugeführt und dessen zweiter Eingang mit dem Ausgang einer Koinzidenzschaltung verbunden ist und daß die Koinzidenzschaltung, die mit ihren n-\ Eingängen an jeweils einem Ausgang der Stufen 1, 2, ,.,(η—λ) des Schieberegisters angeschaltet ist, immer dann ein Ausgangssignal abgibt, wenn sämtliche Stufen 1, 2, ... (n— 1) des Schieberegisters eine binäre Null anzeigen.
Der Erfindung liegt die Erkenntnis zugrunde, daß es mit Hilfe einer Koinzidenzschaltung, die nur dann ein Ausgangssignal liefert, wenn sämtliche Stufen, mit Ausnahme der letzten Stufe, an ihren Ausgängen eine binäre Null anzeigen und dieses Ausgangssignal mit dem rückgekoppelten Signal über eine Modulo-2-Verknüpfung dem Schieberegistereingang zugeführt wird, erreicht werden kann, daß die Nullstellung sämtlicher
is Schieberegisterstufen als n-te Stellung des Schieberegisters in die Periodenlänge hineingezwungen wird.
Bei einer bevorzugten Ausführungsform ist die Koinzidenzschaltung ein UND-Gatter, dessen n— 1 Eingänge mit den invertierten Ausgängen der Stufen 1, 2,... (n— 1) des Schieberegisters verbunden sind.
Anhand zweier, in der Zeichnung dargestellter Ausführungsbeispiele soll die Erfindung im folgenden
noch näher erläutert werden. In der Zeichnung bedeutet
Fig. 1 ein erstes Ausführungsbeispiel nach der
Erfindung,
Fig.2 ein die Funktionsweise der Schaltung nach F ϊ g. 1 erläuterndes Bitschema,
Fig.3 ein weiteres Ausführungsbeispiel nach der Erfindung,
F i g. 4 ein die Arbeitsweise der Schaltung nach F i g. 3 erläuterndes Biischema.
Das rückgekoppelte Schieberegister nach Fig. 1 besteht aus drei Flip-Flops A, B, Q deren Vorbereitungseingänge mit dem Takt T verbunden sind. Die Ausgänge Oder Flip-Flops Sund Csind mit den beiden Eingängen des Exklusiv-ODER-Gatters EOi verbunden, dessen Ausgang K mit dem einen Eingang eines weiteren Exklusiv-ODER-Gatters EOl in Verbindung steht Der zweite Eingang des Exklusiv-ODER-Gatters EO 2, das mit seinem Ausgang M mit dem Eingang des ersten Flip-Flops A verbunden ist, ist mit dem Ausgang L des UND-Gatters Ui zusammengeschaltet dessen beide Eingänge mit den invertierten Ausgängen Q der ersten beiden Flip-Flops A und Bin Verbindung stehen.
In Fig.2 sind übereinander die im Rhythmus des Taktes T auftretenden Bitfolgen an den (,»-Ausgängen der Rip-Flops A, B und C und an den Ausgängen K und M der Exklusiv-ODER-Gatter EOl und FO 2 und des Ausgangs L des UND-Gatters UX übereinander
w aufgetragen. Mittels des UND-Gatters U\ wird die gemeinsame Nullstellung der Flip-Flops A und 3 decodiert und hieraus ein Umschaltkriterium für die über das Exklusiv-ODER-Gatter EO1 rückgekoppelte Bitfolge immer dann herbeigeführt, wenn die invertierten Ausgänge der Flip-Flops A und fldie Stellung Null anzeigen. Hierdurch wird erreicht, daß das dreistufige Schieberegister sämtliche acht möglichen Stellungen periodisch durchläuft und sich nicht in der Nullstellung aller drei Flip-Flops selbst blockiert Das weitere Ausführungsbeispiel in Fig.3 zeigt ein acht JK-Flip-Flops A, B1 C Q E, F, G und H aufweisendes Schieberegister, bei dem im Rückkopplungszweig mittels der Exklusiv-ODER-Gatter EO 2 und ZfO3 eine zweifache Modulo-2-Addition durchge-
br> führt wird. Anstelle des UND-Gatters Ui mit zwei Eingängen tritt nunmehr ein Mehrfach-UND-Gatter U2 mit sieben Eingängen, die jeweils mit den invertierten Ausgängen Qaar Flip-Flops A, B, C, D, E, F
und G verbunden sind. Die Wirkungsweise ist, wie das in P i g, 4 analog zur P i g. 2 angegebene Bitfolgenschema an den Ausgängen AQ, BQ... HQ, K, Lund Mausweist, die gleiche wie bei dem Schieberegister nach Pig. I. Tritt an sämtlichen invertierten Ausgängen Q der Flip-Flops A, B... G eine binäre Eins auf, so gibt das Mehrfach-UN D-Gatter i/2 an seinem Ausgang L eine binäre Eins ab, die jeweils das zeitgleiche Bit der vom Ausgang K rückgekoppelten Bitfolge hinsichtlich des Eingangs des Schieberegisters am Ausgang M des Exklusiv-ODER-Gatters EO 2 invertiert und auf diese Weise die Nullstellung sämtlicher Flip-Flops des Schieberegisters in die Periode mit einbezieht
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Taktgesteuertes n-stufiges, rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge, bei dem die Rückkopplung auf den Eingang des Schieberegisters mittels wenigstens eines Exklusiv-ODER-Gatters erfolgt, dessen erster Eingang mit dem Ausgang der letzten Stufe und dessen zweiter Eingang mit dem Ausgang einer vorgegebenen weiteren Stufe des Schieberegisters verbunden ist, dadurch gekennzeichnet, daß dem Eingang des Schieberegisters ein weiteres Exklusiv-ODER-Gatter (FO 2) vorgeschaltet ist, dessen erstem Eingang die rückgekoppelte Bitfolge zugeführt und dessen zweiter Eingang mit dem Ausgang einer Koinzidenzschaltung (Ui, U2) verbunden ist und daß die Koinzidenzschaltung, die mit ihren n— 1 Eingängen an jeweils einem Ausgang der Stufen 1, 2, ...(n—1) des Schieberegisters angestiftet ist, immer dann ein Ausgangssignal abgibt, wenn sämtliche Stufen 1, 2, ...(n—l) des Schieberegisters eine binäre Null anzeigen.
2. Rückgekoppeltes Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die Koinzidenzschaltung (Ul, Ui) ein Und-Gatter ist, dessen n—i Eingänge mit den invertierten Ausgängen der Stufen 1,2,... (n— 1) des Schieberegisters verbunden sind.
DE19772734302 1977-07-29 1977-07-29 Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge Expired DE2734302C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772734302 DE2734302C3 (de) 1977-07-29 1977-07-29 Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772734302 DE2734302C3 (de) 1977-07-29 1977-07-29 Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge

Publications (3)

Publication Number Publication Date
DE2734302A1 DE2734302A1 (de) 1979-02-15
DE2734302B2 true DE2734302B2 (de) 1980-11-27
DE2734302C3 DE2734302C3 (de) 1981-09-03

Family

ID=6015181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772734302 Expired DE2734302C3 (de) 1977-07-29 1977-07-29 Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge

Country Status (1)

Country Link
DE (1) DE2734302C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0283758A2 (de) * 1987-03-25 1988-09-28 Crypto Aktiengesellschaft Taktmanipulierter, autonomer Automat

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4302830C1 (de) * 1993-01-27 1994-03-03 Siemens Ag Rückgekoppeltes Schieberegister zum Erzeugen von Pseudozufallszahlenfolgen darstellenden digitalen Signalen
DE10250831B3 (de) * 2002-10-31 2004-06-17 Infineon Technologies Ag Vorrichtung und Verfahren zum Erzeugen einer pseudozufälligen Folge von Zahlen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE628307A (de) * 1962-02-12

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0283758A2 (de) * 1987-03-25 1988-09-28 Crypto Aktiengesellschaft Taktmanipulierter, autonomer Automat
EP0283758A3 (de) * 1987-03-25 1989-10-18 Crypto Aktiengesellschaft Taktmanipulierter, autonomer Automat

Also Published As

Publication number Publication date
DE2734302C3 (de) 1981-09-03
DE2734302A1 (de) 1979-02-15

Similar Documents

Publication Publication Date Title
DE1537062C3 (de) Schlüsselgenerator
EP0002478B1 (de) Kryptogrammwandler
DE2235802C2 (de) Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise
DE2734302C3 (de) Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge
DE3202437C2 (de) Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format
DE2321298C3 (de) Anordnung zum Umsetzen einer aus aufeinanderfolgenden Ziffern absteigender Wertigkeit bestehenden Zahl mit einer hohen Basis in eine Zahl mit einer niedri-
DE3523551A1 (de) Verfahren zur synchronisierung von rechtecksignalen
DE2244741C3 (de) Anordnung zur digitalen Messung einer physikalischen Größe durch einen Impulszähler mit ganzer invariabler Zählbasis
DE2337084A1 (de) Tasteneingabeschaltung
DE2703570C2 (de)
DE1965830C3 (de) Vorrichtung zur Eingabe einer Dezimalzahl mit wählbarer Kommastelle in eine Rechenmaschine
DE1007085B (de) Elektronisch arbeitender Zaehler
DE2910543C2 (de) Schaltungsanordnung für die Durchführung von arithmetischen Operationen
DE2061493A1 (de) Ziffernanzeigeeinrichtung fur Rechner
DE2060590A1 (de) Digitalrechner
DE2614751B2 (de) Schaltungsanordnung zur Umwandlung eines digitalen Signals in ein stochastisches Signal
DE1153418B (de) Elektronischer Zaehler
DE1524263B2 (de) Schaltung zum pruefen eines binaerzaehlers
DE1524263C (de) Schaltung zum Prüfen eines Binarzah lers
DE3246211A1 (de) Schaltungsanordnung zur detektion von folgen identischer binaerwerte
DE1233009B (de) Reversierbare Zaehlschaltung
DE1288634B (de) Schaltungsanordnung zur Durchfuehrung logischer Funktionen, welche Ausgangssignale liefert, die gleiche absolute Werte, jedoch in Abhaengigkeit von empfangenen Signalkombinationen entgegengesetzte Vorzeichen aufweisen
DE2720770C2 (de) Schaltungsanordnung zur Kennzeichnung der Gruppenzugehörigkeit ein- oder mehrstelliger Kennzahlen unter Verwendung von Verknüpfungsgliedern, insbesondere für die Anwendung als Umwerter für die Leitweglenkung oder als Verzoner in Fernsprechvermittlungsanlagen
DE1803607C3 (de) Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl
DE3125017A1 (de) Verfahren zur signalisierung im zuge der uebertragung digitaler informationen zwischen digital arbeitenden einrichtungen

Legal Events

Date Code Title Description
OAM Search report available
OAP Request for examination filed
OC Search report available
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee