DE3031383C2

DE3031383C2 - Anordnung zur manuellen Eingabe kodierter Daten

Info

Publication number: DE3031383C2
Application number: DE3031383A
Authority: DE
Inventors: Jun Yokohama Ishii
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-08-24
Filing date: 1980-08-20
Publication date: 1988-05-05
Also published as: JPS5631126A; JPS607808B2; US4408184A; DE3031383A1

Description

Die Erfindung betrifft eine Anordnung zur manuellen Eingabe kodierter Daten mittels einer Schaltmatrix, deren Reihen und Spalten durch an deren Überschneidungspunkten angeordnete Schalter miteinander verbindbar sind, wobei den Reihen und/oder Spalten der Schaltmatrix und/oder einer den Reihen und/oder Spalten zugeordneten Koinzidenzschaltung durch Zähler zyklisch nacheinander Abfrage- bzw. Auswertimpulse zugeführt werden.

Aus der US-PS 36 62 378 ist eine Anordnung bekannt, bei der einem zyklisch durchzählenden Zähler Taktimpulse zugeführt werden, bis durch einen durch Drücken einer Eingabetaste betätigten Schalter eine logische Schaltung gesperrt wird, so daß dem Zähler keine weiteren Taktimpulse zufließen. Der Zähler wird damit bei einem durch das Drücken einer Eingabetaste bestimmten Zählerstand gestoppt, und erst danach wird über eine Ausgangs-Gatterschaltung ein dem erreichten Zählerstand entsprechendes kodiertes Ausgabesignal bewirkt.

Zur Senkung des Aufwandes und zur Beschleunigung der Ermittlung des Ausgangssignals wird in der DE-AS 2409 170 offenbart, zwei von einem Taktgeber betriebene Zähler vorzusehen, die, zweckmäßig über Dekoder, sowohl die Spalten als auch die Reihen einer Schaltmatrix abtasten und über Logikschaltungen Ausgangssignale bewirken. Da die beiden Zähler Teile eines Zählers mit einer Stellenkapazität sind, die der Summe der Stellen der Teilzähler beträgt, wird die

ι ο verfolgte Aufgabe nur mangelhaft gelöst.

Die Erfindung geht daher von der Aufgabe aus, sowohl den für eine Anordnung der bezeichneten Gattung zu treibenden Aufwand weiterhin abzusenken als auch die Auslösung des Ausgangssignals nochmals zu beschleunigen.

Gelöst wird diese Aufgabe, indem nur ein sowohl die Reihen der Schaltmatrix zyklisch erregender als auch eine schaltbare erste, den Zählerstand kodiert wiedergebende Logikschaltung speisender Zähler vorgesehen ist,

μ und indem die Spalten sowohl mit den Eingängen einer zweiten, die Ordnungsnummern der Spalten kodierenden Logikschaitung ais auch mit jeweils einem Eingang einer die erste Logikschaitung steuernden ODER-Schaltung verbunden sind. Hierdurch wird nur ein Zähler benötigt, dessen Kapazität auf die Anzahl der Reihen der Schaltmatrix beschränkt ist, und der damit nicht nur einen geringen Schaltungsaufwand erfordert, sondern auch zum einmaligen zyklischen Betätigen eine nur sehr kurze Zeit erfordert.

Bewährt hat es sich hierbei, wenn die erste, mit dem Zähler verbundeas Logikschaltung eine den Zählständen des Zählers entsprechende Anzahl von Eingängen aufweist, die über Eingänge von ODER-Gliedern selektiv auf jeweils einen der Eingänge einer Gruppe von Bits des Datensignals zugeordneten UND-Gliedern geführt ist, wobei die jeweils zweiten Eingänge der ODER-Glieder gemeinsam mit dem Ausgang der ODER-Schaltung verbunden sind, und wenn die zweite Logikschaltung dem Ausgang der Spalten nachgeordne-

*o te Eingänge von ODER-Gliedcrr. aufweist, deren Ausgänge weiteren Bits des abzugebenden Datensignals zugeordnet sind. Als zweckmäßig wurde erkannt, bei der Verwendung invertierender Schaltstufen deren Inversion durch zugeordnete Invertoren oder invertie-

*5 rende Stufen zu kompensieren.

Im einzelnen ist die Erfindung anhand der folgenden Beschreibung von Ausführungsbeispielen in Verbindung mit diese darstellenden Zeichnungen erläutert. Es zeigt hierbei

F i g. 1 schematisch eine Schaltmatrix mit zugeordnetem Zählerund nachgeordneten Logikschaltungen,

Fig.2 diagrammatisch die an den Ein- und Ausgängen der ODER-Glieder der ersten Logikschaltung auftretenden Spannungen,

F i g. 3 bis 7 der F i g. 1 entsprechende Schaltungsanordnungen mit unterschiedliche Anzahlen von Reihen und Spalten aufweisenden Schaltmatrizes,

F i g. 8 eine der F i g. 1 entsprechende Anordnung mit abgeänderten Logikschaltungen,

F i g. 9 diagrammatisch die an den Ein- und Ausgängen der ODER-Glieder der ersten Logiksehaltung der F i g. 8 auftretenden Spannungen,

F i g. 10 und 11 weitere, den F i g. 1 und 8 entsprechende Anordnungen mit variierten Logikschaltungen, und Fig. 12 bis 20 weitere, sowohl hinsichtlich der Anzahlen von Zeilen und Spalten ihrer Matrizes als auch ihrer Logikschaltungen abgeänderte Anordnungen.

In F i g. 1 ist eine aus einer geraden Anzahl von sechs Reihen Xi bis Xe und vier Spalten Y\ bis Vi bestehende Schaltmatrix 10 symbolisch dargestellt, die an ihren jeweiligen Überschneidungspunkten mit Schaltern 5b bis Sn ausgestattet sind. Die vermittels von Tasten manuell betätigbaren Schalter schließen auf Tastendruck und verbinden die die Oberschneidung bewirkende Reihe mit der am Überschneidungspunkt vorliegenden Spalte. Jeder dieser Schalter bzw. jede der einen Schalter betätigenden Tasten ist einer bestimmten Dezimalzahl zugeordnet, bspw. jeweils der im Index der Schalter bezeichneten Zahl.

Die Eingänge der Reihen sind jeweils mit einem der Ausgänge Ti bis T₆ eines zyklisch betätigten Zählers 12 verbunden; die an den Ausgängen des Zählers auftretenden Signale sind in den ersten sechs Zeilen der Fig.2 dargestellt. Die Ausgänge der Spalten sind jeweils über Widerstände R\ bis Ra an einen Masseanschluß 14 geführt, und gleichzeitig ist ihnen eine Logikschaltung nachgeordnet. Diese weist die ODER-Glieder 16a und 166 auf, deren Eingänge so mit den Spaltenausgängen verbunden sind, daß diese binär kodiert werden. So ist der Ausgang der Spalte V₁ mit keinem der Eingänge verbunden, die Ausgange der Spalten Yi und Ya mit Eingängen des ODER-Gliedes 16a, dessen Ausgang auf den Ausgang A führt und damit für eine binäre »1« steht Mit Eingängen des ODER-Gliedes 166 sind die Ausgänge der Spalten Y₃ und V₄ beschaltet, so daß dieses ODER-Glied für eine binäre »10« steht. Die ODER-Schaltung 18 weist Eingänge in der Anzahl der Ausgänge der Spalten auf, und jeder Eingang ist mit einer der Spalten verbunden, so daß in jedem Falle eines über einen Spaltenausgang abgegebenen Signals die ODER-Schaltung 18 ein Signal weitergibt.

In ähnlicher Weise sind die Reihen-Ausgänge X\ bis Xf, mit Eingängen von ODER-Gliedern 20c bis 2Oe derart verbunden, daß das ODER-Glied 20c für eine binäre »1«. das ODER-Glied 2Oi/für eine binäre »10« und das ODER-Glied 2Oe für eine binäre »100« steht. Die Ausgänge C bis E' dieser ODER-GHeder sind auf jeweils zwei Eingänge aufweisende UND-Glieder geschaltet, deren jeweils anderer Eingang auf den Ausgang der ODER-Schaltung 18 geschaltet i.«t

Wird nun im Betriebe eine Taste und damit einer der Schalter S betätigt, so wird eine der Reihen X der Schaltmatrix 10 mit einer Spalte Y verbunden. Beim nächsten Durchzählen des Zählers 12 wird der über die wirksam gemachte Zeile gemäß F i g. 2 eingespeiste Impuls auf die dem Schalter zugeordnete Spalte übertragen. Damit werden entsprechend der Kombination der Spalte die Ausgänge A und B betätigt, und beim zyklischen Durchschalten der ODER-Glieder 20 wird deren Erregung durch Erregen der ODER-Schaltung 18 und der damit erfolgenden Belegung jeweils eines Eingangs der UN D-Glieder 22 auch auf deren Ausgänge C bis E weitergeschaltet. Wird bspw. die Taste des Schalters Si betätigt, dann vernag das am Ausgang Ti des Zählers 12 auftretende Signal die ODER-Schaltung 18 sowie das ODER-Glied 16a zu passieren, und damit tritt ausschließlich am Ausgang A ein Signal auf. Wird andererseits bspw. der Schalter 15 betätigt, so werden die ODER-Glieder 16 und 166, die ODER-Schaltung 18 und die ODER-Glieder 20c und 2Od vom Sperr- in den Durchlcßzustand geschaltet, und gleichzeitig werden die UND-Glieder 22 über die ODER-Schaltung 18 vorerregt, so daß an den Ausgängen A, B, C und D Signale falso ein« binäre OUH für eine dezimale 15) auftreten.

Die bei der Betätigung einer Taste an den Ausgängen A bis E auftretenden Signale lassen sich im einzelnen der folgenden Tabelle entnehmen:

Taste	A	B	C	D	E	Taste	A	B	C	O	E .	0
O	0	0	0	0	0	12	0	0	1	1	0	0
1	1	0	0	0	0	13	1	0	1	1	1	0
2	0	1	0	0	0	14	0	1	1	1	1	1
3	1	1	0	0	0	15	1	1	1	1	1	1
4	0	0	1	0	0	16	0	0	0	0	0
5	1	0	1	0	0	17	1	0	0	0	0
6	0	1	1	0	0	18	0	1	0	0	1
7	1	1	1	0	0	19	1	1	0	0	1
8	0	0	0	1	0	20	0	0	1	0	1
9	1	0	0	1	0	21	1	0	1	0	1
10	0	1	0	1	0	22	0	1	1	0	1
11	1	1	0	1	0	23	1	1	1	0	1

Vorteilhaft macht sich hierbei bemerkbar, daß die Ausgangssignale des Zählers in die Reihe der Schaltmatrix eingespeist werden und durch betätigte Schalter auch in deren Spalte überführt werden. Eine zweite Logikschaltung entschlüsselt die angesprochene Spalte, während der jeweilige Zählerstand an den Zeilenausgängen erfaßt, jedoch über nachgeordnete UND-Glieder nur weitergegeben wird, wenn eine ODER-Schaitung 18 eine beaufschlagte Spalte ermittelt

Ein abgeändertes Ausführungsbeispiel ist in F i g. 3 dargestellt, in die aus Fi g. 1 bekannte Teile mit gleicher Referenznummer übernommen sind. Die Schaltmatrix 10 der Fig.3 weist eine ungerade Anzahl von nur fünf Reihen X\ bis A₅ auf; in diesem Falle kann auf ein der Reihe X% nachgeordnetes ODER-Glied entsprechend dem ODER-Glied 2Oe der F i g. 1 verzichtet und der entsprechende Ausghang direkt mit einem Eingang des UND-Gliedes 22e verbunden werden, so daß sich eine Vereinfachung der ersten Logikschaltung ergiot In F i g. 4 dagegen ist eine Schaltmatrix 10 vorgesehen, die über *echs Zeilen und nur zwei Spalten verfügt. Hier ist die aus F i g. 1 bekannte erste Logikschaltung übernommen worden, die zweite Logikschaltung dagegen vereinfacht sich zu einer nur zwei Eingänge aufweisenden ODER-Schaltung 18 und einer direkten Verbindung des Ausgangs der Spalte Vj zum Ausgang A. Die erste Logikschaltung der F i g. 3 und die zweite Logikschaltung der Fig.4 ergeben sich, wenn gemäß Fig.!) eine Schaltmatrix 10 vorgesehen ist, die über fünf Reihen und zwei Spalten verfügt. Eine noch weitergehende Vereinfachung wird bei einer Schaltmatrix 10 zulässig, die gemäß F i g. 7 nur drei Reihen und zwei Spalten aufweist: Die erste Logikschaltung kann hierbei auf ODER-Glieder völlig verzichtet, und statt dessen durchgehende Verbindungen zu zwei UND-Gliedern 22 aufweisen. Andererseits ist aber auch möglich, die Anzahlen der Zeilen und/oder Spalten gegenüber denen der F i g. 1 zu erhöhen. In F i g. 6 wird ein Ausführungsbeispiel der Anordnung gezeigt, deren Schaltmatrix drei Reihen und acht Spalten aufweist. Dementsprechend ist, wie bereits anhand der F i g. 7 gezeigt, nur ein Zähler 12 mit einer den Wert »3« umfassenden Kapazität erforderlich, und entsprechend einfach kann wiederum die erste Logikschaltung ausgeführt sein. Bei der zweiten Logikschaltung ist die Anzahl der Eingänge der ODER-Schaltung entsprechend der Anzahl der Spalten

auf den Wert »8« zu erhöhen, und zu den bereits bekannten ODER-Gliedern 16a und 166 ist zur Kodierung der Spalten ein weiteres ODER-Glied 16c erforderlich, so daß hier die Ausgänge A bis C von der zweiten und die Ausgänge D und E von der ersten Logikschaltung aus gesteuert sind. Auch hier wiederum werden praktisch sowohl die Werte der Zeilen- als auch der Spaltenausgänge binär kodiert.

Bei den gezeigten Ausführungsbeispielen sind durchweg nicht invertierende ODER- bzw. UND-Glieder eingesetzt. In Fig. 8 wird nunmehr eine Anordnung gezeigt, die bezüglich der Ausbildung ihrer Schaltmatrix 10 und dem wesentlichen Aufbau der Logikschaltungen der Anordnung nach F i g. I entsprechen, jedoch sind die nicht invertierenden ODER- sowie UND-Glieder hier durch invertierende ODER-Glieder ersetzt, die durch Inverter ergänzt werden. So werden die nicht invertierenden ODER-Glieder 16a und 16£> durch invertierende ODER-Glieder 24a und 240 in Verbindung mit diesen jeweils nachgeordneten lnvertern 26a und 266 ersetzt, an die Stelle der nicht invertierenden ODER-Schaltung 18 tritt die invertierende ODER-Schaltung 32, und sowohl die nicht invertierenden ODER-Glieder 20 als auch die nicht invertierenden UND-Glieder 22 sind durch invertierende ODER-Glic- :s der 28 und 30 ersetzt.

Wie die F i g. 9 zeigt, sind die vom Zähler 12 auf die Reihen X abgegebenen Signale denen der für die F i g. 1 bestimmten F i g. 2 identisch. Wesentlich geändert hat sich die Wirkungsweise der invertierenden ODER-Glie- so der 24a und 24b gegen die der nicht invertierenden ODER-Glieder 16 nicht, da deren Ausgangssignale durch nachgeordnete Inverter 26a und 26b nochmals invertiert zu den Ausgängen A und B geführt werden. Die wechselnd an den Ausgängen C'. D' und E' auftretenden, durch den Zähler 12 bewirkten Signale sind in den unteren drei Zeilen der Fig.9 dargestellt. Die Weitergabe dieser Signale erfolgt über invertierende ODER-Stufen 30c bis 3Oe, von denen jeweils ein Eingang am Ausgang der invertierenden ODER-Schal- *o tung 32 liegt. Solange keiner der Schalter 5 betätigt ist, gelangen auch keine Signale an die Ausgänge der Spalten Kund damit an den Eingang der invertierenden ODER-Schaltung 32, so daß deren Ausgang ein Signal abgibt und die invertierenden ODER-Stufen 30 sperrt. -»5 Erst wenn vom Ausgang einer der Spalten ein Signal abgegeben wird, verschwindet das am Ausgang der invertierenden ODER-Schaltung 32 anstehende Signal und damit das an den zweiten Eingängen der ODER-Glieder 30 anstehende Signal, so daß, falls der erste dieser Eingänge von der vorgeordneten ODER-Schaltung 28 kein Signal erhält, die betreffende invertierende ODER-Schaltung auf den nachgeordneten der Ausgänge Cbis fein Signal übertragen kann.

Das weiter variierte Ausführungsbeispiel der F i g. 10 zeigt eine Kombination von Schaltungskomplexen der F i g. 1 und 8: Die erste Logikschaltung mit ODER-Gliedern 20 und UND-Gliedern 22 ist ebenso wie die ODER-Schaltung 18 der Fig. 1 entnommen, während deren ODER-Glieder 16 durch invertierende ODER- *° Glieder 24 in Verbindung mit Invertoren 26 der F i g. 8 ersetzt sind. Entsprechendes ist in F i g. 11 dargestellt: Die erste Logikschaltung ist, entsprechend der der F i g. 8, allein aus invertierenden ODER-Gliedern 28 und 30 aufgebaut und durch eine invertierende ODER-Schaltung 32 gesteuert, während die ODER-Glieder 16 der F i g. 1 beibehalten sind.

Wie die F i g. 8 von der F i g. 1, so geht die F i g. 12 von der F i g. 3 aus, wobei wieder die ODER-Glieder 16, die ODER-Schaltung 18, die ODER-Glieder 20 sowie die UND-Glieder 22 durch die entsprechenden invertierenden Schaltgleider ersetzt sind. Den invertierenden ODER-Gliedern 24 sind daher wieder Invertoren 26 nachgeordnet, und die invertierende ODER-Schaltung 32 wirkt auf jeweils einen Eingang von invertierenden ODER-Gliedern 30 ein. An die Stelle der einfachen Verbindung vom Ausgang der Zeile Xs zum UND-Glied 22e ist in F i g. 12 eine Verbindung über den Inverter 34e zum invertierenden ODER-Glied 3Oegetreten.

Auch die Fig. 13 und 14 gehen von der Fig. 3 aus. jedoch ist jeweils nur ein Teil der nicht invertierenden Schaltglieder durch invertierende ersetzt. Gemäß Fig. 13 sind die ODER-Glieder 20cund 20dsowie die UND-Glieder 22c bis 22e in Verbindung mit der ODER-Schaltung 18 beibehalten, die ODER-Glieder 16a und 166 jedoch sind gegen invertierende ODER-Glieder 24ä und 24i;mit nachgeerdneten !nvertoren 26* und 26b ersetzt, während in Fig. 14 die nicht invertierenden ODER-Glieder 16a und 16b beibehalten wurden, jedoch eine invertierende ODER-Schaltung 32 in Verbindung mit invertierenden ODER-Gliedern 28 und 30 in Verbindung mit einem Inverter 34e ersetzt wurden.

In ebenfalls entsprechender Weise geht die Anordnung nach Fig. 15 auf die nach Fig.4 zurück: Alle Schaltender sind durch invertierende solche ersetzt worden. Auch die Anordnung nach Fig. 16 entstein durch Ersetzen der nicht invertierenden Schaltelemente der F i g. 5 durch invertierende Eolche, wobei die nicht invertierenden ODER-Glieder 20, die nicht inverlierenden UND-Glieder 22 sowie die ODER-Schaltung 18 durch invertierende ODER-Glieder 28, invertierende ODER-Glieder 30 sowie die invertierende ODER-Schaltung 32 ersetzt sind, und die Verbindung von der letzten Zeile zum invertierenden ODER-Glied 3Od über einen zusätzlichen Inverter 34d geführt ist. In entsprechender Weise sind auch die Anordnungen nach F i g. 17 und 18 von der nach Fig.6 abzuleiten, indem im Falle der Fig. 17 alle und im Falle der Fig. 18 nur die Schaltelemente der zweiten Logikschaltung durch invertierende solche ersetzt wurden. Auch hier wiederum werden einfache UND-Glieder mit durchgehenden Zuleitungen durch invertierende ODER-Glieder 30 mit vorgeordneten Invertoren 34 ersetzt bzw. ODER-Glieder 16 durch invertierende ODER-Glieder 24 mit nachgeordneten Invertoren 26. Im Falle der F i g. 19 sind gegenüber der Fig.6 nur die Elemente der ersten Logikschaltung ausgetauscht, und im Falle der von der nach Fig.7 abzuleitenden Anordnung der Fig. .0 sind sämtliche Schaltelemente ausgetauscht, nämlich an die Stelle der ODER-Schaltung 18 ist die invertierende ODER-Schaltung 32 getreten, die UND-Schaltungen 22 sind durch invertierende ODER-Schaltungen 30 ersetzt, und für die einfachen Verbindungen der zweiten und dritten Zeile zu den UND-Gliedern 22 sind zu Eingängen der invertierenden ODER-Glieder 30 führende Invertoren 34 eingesetzt

Die Erfindung ist weiterer Varianten fähig. So ist bei den Ausführungsbeispielen davon ausgegangen, daß die Tasten bzw. die Schalter 5 für Dezimalzahlen stehen: Tatsächlich können beliebige Dezimalzahlen, Zeichen, Funktionen oder dergleichen durch die Tasten über die Schalter 5 ausgelöst werden und an den Ausgängen A bis Q bis D bzw. E symbolisiert werden. Zur Symbolisierung sind der Einfachheit und der geringen Anzahl ihrer Elemente wegen Binärzahlen benutzt:

Auch hier kann von der vorgegebenen Symbolisierung abgegangen und im Bedarfsfalle eine beliebige andere gewählt werden. Ebenso sind zwar unterschiedlich große Schaltmatrizes dargestellt, die Anzahlen der jeweils zu wählenden Zeilen und Spalten richten sich aber nach den einzugebenden Begriffen und lassen sich ebenfalls weiter wandeln. Für die Erfindung wesentlich ist es. mittels eines Zählers die Zeilen der Schaltmatrix

anzusprechen und mittels der Schalter S die gleichen Signale des Zählers auf die Spalten umzuleiten, so daß den Spalten ein durch die zweite Logikschaltung zu verschlüsselndes Signal entnommen wird und die erste Logikschaltung die wechselnden, den Zeilen zugeführten Signale laufend verschlüsselt, sie jedoch nur weitergibt, wenn das gleiche Signal zusätzlich auch an einem der Spaltenalisgänge auftritt.

Hierzu 13 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zur manuellen Eingabe kodierter Daten mittels einer Schaltmatrix, deren Reihen und Spalten durch an deren Überschneidnimgspunkten angeordnete Schalter miteinander verbindbar sind, wobei den Reihen und/oder Spalten der Schaltmatrix und/oder einer den Reihen und/oder Spalten zugeordneten Koinzidenzschaltung durch Zähler zyklisch nacheinander Abfrage- bzw. Auswertimpulse zugeführt werden, dadurch gekennzeichnet, daß nur ein sowohl die Reihen (X_n) der Schaltmatrix (10) zyklisch erregender als auch eine schaltbare erste, den Zählerstand kodiert wiedergebende Logikschaltung (20,22; 28,30,34) speisender Zähler (12) vorgesehen ist, und daß die Spalten (Y_n) sowohl mit den Eingängen einer zweiten, die Ordnungsnummern der Spalten (Y„) kodierenden Logikschai'jung (16, 24) als auch mit jeweils einem Eingang einer die erste Logikschaltung (20, 22; 28, 30, 34) steuernden ODER-Schaltung (18; 32) verbunden sind.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste, mit dem !Zähler (12) verbundene Logikschaltung eine den Zählständen des Zählers entsprechende Anzahl von Eingängen aufweist, die über Eingänge von ODER-Gliedern (20; 28) selektiv auf jeweils e>nen der Eingänge einer Gruppe von Bits des Datensignals zugeordneten UND-Gliedern (22; 30) geführt ist, deren jeweils zweite Eingänge gemeinsam mit dem Ausgang der ODER-Schaltung (18,- 32) verbunden sind, und daß die zweite Logikschalttng dem Ausgang der Spalten nachgeordnete Eingänge von ^:- '•DER-Gliedern (16; 24) aufweist, deren Ausgänge weiteren Bits des abzugebenden Datensignals zugeordnet sind.

3. Anordnung nach Anspruch 1 odeir 2, dadurch gekennzeichnet, daß bei der Verwendung invertierender Schaltstufen (30, 32, 24) deren Inversion durch zugeordnete Invertoren (26,34) oder invertierende Stufen (30) kompensiert ist.