DE2733963C3 - Schaltungsanordnung zur Erzeugung von Zwischenpotentialen für die dynamische Ansteuerung einer Anzeigevorrichtung - Google Patents
Schaltungsanordnung zur Erzeugung von Zwischenpotentialen für die dynamische Ansteuerung einer AnzeigevorrichtungInfo
- Publication number
- DE2733963C3 DE2733963C3 DE2733963A DE2733963A DE2733963C3 DE 2733963 C3 DE2733963 C3 DE 2733963C3 DE 2733963 A DE2733963 A DE 2733963A DE 2733963 A DE2733963 A DE 2733963A DE 2733963 C3 DE2733963 C3 DE 2733963C3
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- resistance
- resistance element
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung von Zwischenpotentialen nach dem Oberbegriff
des Patentanspruches 1.
Eine in jüngster Zeit zu beobachtende Tendenz bei verschiedenen elektronischen Digitalvorrichtungen, für
welche ein elektronischer Tischrechner ein typisches Beispiel darstellt, zielt auf die Miniaturisierung der
Vorrichtungsgröße und auf die Herabsetzung des Stromverbrauchs der Vorrichtung durch Verwendung
von integrierten Schaltkreisen mit p- oder n-Kanal-Oberflächen-Feldeffekttransistoren
(IGFETs oder MOSTs) und einer Flüssigkristall-Anzeige ab.
Wegen der onemischen Eigenschaften des Flüssigkristalls
ist zur Verlängerung der Betriebslebensdauer der Flüssigkristall-Anzeigevorrichtung ein Wechselspannung-Treiber-
bzw. Ansteuersystem vorteilhaft Wenn ein dynamisches Ansteuer- oder ein Abtasttreibersystem
verwendet wird, ist es notwendig, die Flüssigkristall-Anzeigesegmente
mit einem Zwischenpotentialpegel zwischen den Höchst- und Mindestpotentialpegeln
vorzusapnnen, welche die Anzeigepegel darstellen, da das Ansprechverhalten einer Flüssigkristall-Anzeigevorrichtung
langsamer ist als bei anderen Arten von Anzeigevorrichtungen. Zur Gewährleistung von Zwischenpegelpotential(en)
verwenden Flüssigkristall-Anzeigevorrichtungen (DE-PS 26 21 577) eine ohmsche
Widerstandsspannungsteilerschaltung, die ständig von Strom durchflossen wird. Infolgedessen wird der
Stromverbrauch der Teilerschaltung bzw. der Anzeigevorrichtung unnötig hoch. Die Verwendung von
Elementen mit hohem Widerstandswert bei der Spannungsteilerschaltung zwecks Senkung des Stromverbrauchs
ist allerdings nicht günstig, weil de; Flüssigkristall kapazitiv ist
Die Aufgabe der Erfindung besteht daher in der Schaffung einer Schaltungsanordnung zur Lieferung
einer Treiberspannung für eine Anzeigevorrichtung, wobei diese Anordnung einen niedrigen Stromverbrauch
und geringen Ausgangswiderstand besitzen soll.
Diese Aufgabe wird durch eine wie eingangs bereits erwähnte Schaltungsanordnung zur Erzeugung von
Zwischenpotentialen gelöst, die durch die in dem kennzeichnenden Teil des Patentanspruches 1 aufgeführten
Merkmale gekennzeichnet ist.
Diese Schaltungsanordnung weist geringe Leistungsverluste auf und hat zu Beginn des Anzeigezyklus einen
geringen Ausgangswiderstand, so daß Übersprecherscheinungen weitgehend vermieden sind.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es
zeigt
F i g. i ein Beispiel für ein Schaltbild einer Flüssigkristall-Anzeigevorrichtung,
F i g. 2 ein Äquivalentschaltbild der Flüssigkristall-Anzeigevorrichtung,
F i g. 3 einen Satz von Zeitsteuer- oder Taktdiagrammen zur Erläuterung der Arbeitsweise der Anzeigevorrichtung
gemäß F i g. 1,
Fig.4 ein Schaltbild einer elektronischen Vorrichtung
mit einer Spannungsteilerschaltung gemäß einer Ausführungsform der Erfindung,
F i g. 5 und 6 Schaltbilder eines Teils der Treiberschaltung gemäß F i g. 4,
F i g. 7 ein Äquivalentschaltbild der Spannungsteilerschaltung nach F i g. 4 und
Fig.8 bis 12 abgewandelte Ausführungsformen der
Spannungsteilerschaltung gemäß der Erfindung.
In F i g. 1 ist eine achtstellige Flüssigkristall-Anzeigevorrichtung
mit 1/3 Tastverhältnis (duty) und 1/3 Vorspannung dargestellt, bei welcher jeder Ziffernanzeigeabschnitt
acht Ziffemanzeigesegmente, von denen eines ein Dezimalpunktsegment bildet, und drei
gemeinsame Elektroden aufweist Abtastimpulse Hi, HI und H3 werden an die drei gemeinsamen
Elektroden für jede Ziffer angelegt Die Segmentelektroden jeder Ziffer sind in drei Gruppen unterteilt, an
weiche Datensignale ex., β und α angelegt werden. F i g. 2
zeigt einen Äquivalentschaltkreis der Flüssigkristall-Ajizeigevorrichtung
für eine gemeinsame oder Sammelelektrode eines einzigen Ziffernabschnitts dieser Vorrichtung.
Mit Clc ist dabei die Kapazität des Flüssigkristalls bezeichnet, die normalerweise bei einigen pF bis
zu einem Mehrfachen von 10 pF pro Segment liegt Mit Rue ist ein Ableitungswiderstand von mehr als 100
Megaohm bezeichnet
F i &. 3 zeigt den zeitlichen Verlauf von Signalen zur
Ansteuerung der Flüssigkristall-Anzeigevorrichtung gemäß Fig. 1. Fig.4 veranschaulicht ein Schaltbild einer
elektronischen Digitalvorrichtung, etwa eines elektronischen Tischrechners, mit einer einen Zwischenpotentialpegel
erzeugenden Schaltung gemäß einer Ausführungsform der Erfindung. In Fig.4 ist bei 10 eine
Gleichstromquelle dargestellt, etwa eine zwischen die Stromspeiseklemmen 11 und 15 eines integrierten
Schaltkreises geschaltete Batterie. Bei diesem Ausführungsbeispiel beträgt der an die Speiseklemme 11
angelegte Potentialpegel 0 V, während ein an die Speiseklemme 15 angelegter niedriger Potentialpegel
— Eo V beträgt Eine zwischen 0 V und — Eo V
arbeitende Einheit 20 umfaßt einen Grund-Taktsignalgenerator für die Flüssigkristall-Anzeigevorrichtung,
eine Dekodierschaltung zur Umwandlung eines Datensignals eines binär verschlüsselten bzw. BCD-Kodes in
ein Segmentsignal zur Ansteuerung jedes Flüssigkristallsegments, eine Taktschaltung eines elektronischen
Taktgebers und/oder einer arithmetischen Recheneinheit des elektronischen Tischrechners und dgl. Eine eine
Treiberspannung erzeugende Spannungsteilerschaltung 30 umfaßt vier Teilereinheiten Ui bis UA, die zwischen
die Speiseklemmen 11 und 15 in Reihe geschaltet sind und jeweils eine Kombination aus einer Reihenschaltung
mit einem ersten Widerstandselement und erstem IGFET- oder MOS-Transistor mit einem zweiten
Widerstandselement aufweisen, das einen größeren Widerstandswert besitzt als das erste Widerstandselement.
Die ersten Widerstandselemente sind dabei mit R 11 bis R 14 und die zweiten Widerstandselemente mil
R2\ bis R2A bezeichnet. Die MOS-Transistoren Pl und P2 der Teilereinheiten i/l und U2 sind vom
p-Kanaltyp, während die MOS-Transistoren Nl und N2 der Teilereinheiten 173 und i/4 vom n-Kanaltyp
sind. Ein von einer noch zu beschreibenden Schaltung 20 gelieferter Impuls Φζ. wird an die Gate-Elektroden der
p-Kanal-MOS-Transistoren Pi _und Pl angelegt,
während der Komplementimpuls Φι von einem Umsetzer
den Gate-Elektroden der MOS-Transistoren Λ/1 und N 2 aufgeprägt wird. Durch die Anlegung dieser
Impulse werden die Transistoren Ni, N2, Pl und P2 gleichzeitig durchgeschaltet oder zum Sperren gebracht
Die Widerstandselemente All bis R 14 bzw. R2i bis R 24 besitzen jeweils untereinander gleiche
Werte.
Bei dieser Anordnung werden an den Verzweigungspunkt?n
12,13 und 14 zwischen benachbarten Einheiten Zwischenpotentiale -\IA Eo, -1/2E0 und -3/4 E0
geliefert. Wie durch die gestrichelten Linien angedeutet, können die zweiten Widerstandselemente R 21 bis R 24
jeweils zu nur einem MOS-Transistor parallel geschaltet sein.
Bei 40 ist eine Flüssigkristall-Ansteuer- oder -Treiberschaltung
zur Erzeugung von Signalen Hl — H3,ß\—ßa,
j>i — j>8 und «ι—«β zur Ansteuerung der Flüssigkristall-Anzeige
50 dargestellt. Diese Schaltung 40 ist gemäß F i g. 5 mit Schaltkreisen zur Erzeugung von Segment-Treibersignalen
sowie gemäß Fig.6 mit anderen Schaltkreisen zur Erzeugung von Abtastsignalen Hl,
H 2 und H3 versehen. Der Schaltkreis gemäß F i g. 5 ist eine Umsetzerschaltung mit komplementären MOS-Transistoren
41 und 42, die zwischen die Ausgangsklem- ι ο men 12 und 14 der Spannungsteilerschaltung 30 in Reihe
geschaltet sind. Die zusammengeschalteten Gate-Elektroden der MOS-Transistoren 41 und 42 empfangen ein
zwischen 0 und — Eo V wechselndes Signal äi von der
Schaltung 20 zur Erzeugung eines Segmenttreibersignals, z. B. «|. Der Schaltkreis gemäß F i g. 6 umfaßt in
Reihe zwischen die Stromspeiseklemmen 11 und 15 geschaltete, komplementäre MOS-Transistoren 43 bis
46 sowie ein Übertragungstor (transmission gate) aus MOS-Transistoren 47 und 48, das zwischen die
Verzweigung zwischen den MOS-Transistoren 44 und 45 sowie den Ausgang 13 der Spannungsteilerschaltung
30 geschaltet ist. Die Schaltung 20 legt ein Signal Λ 1 an die Gate-Elektroden der MOS-Transistoren 45 und 48,
ein Signal Λ 1 an die Gate-Elektroden der MOS-Transistören 44 und 48 sowie ein Signal w an die
Gate-Elektroden der MOS-Transistoren 43 und 46 an, worauf der Schaltkreis gemäß F i g. 6 den Abtastimpuls
Hi liefert. Der Abtastimpuls Hi besitzt den Pegel
— Eo V1 wenn beide Transistoren 45 und 46 durchgeschaltet
sind, den Pegel 0 V, wenn beide Transistoren 43 und 44 durchgeschaltet sind, und den Pegel —1/2 Eo V,
wenn die beiden Transistoren 44 und 45 sperren und die beiden Transistoren 47 und 48 durchgeschaltet sind.
Gemäß Fig.3 pulsiert das Signal Φ/. in der
Anfangsstufe eines Wiedergabe- bzw. Anzeigezyklus während einer vorbestimmten Periode, und es wird zur
Bestimmung bzw. Festlegung eines Anzeigezyklus benutzt. Die gewünschte oder Sollperiode des Impulses
Φ/. beträgt in Abhängigkeit von der Charakteristik des
Flüssigkristalls typischerweise 2,4 ms. Die Impulsbreite des Signals Φι beträgt bei diesem Beispiel 25 \is. Die
Impulse Λ 1, Λ 2 und h 3 bestimmen die Abtastzeitsteuerungen
der Abtastimpulse Hl, H2 und H3. Wenn
beispielsweise der Impuls h 1 — E0 V beträgt, wird der
Impuls Hi auf einen Anzeigeaktivierpegel oder Wählpegel von etweder OV oder -E3V eingestellt
Wenn der Impuls h 1 den Pegel 0 V besitzt, wird der Abtastimpuls Hl auf den Nichtwählpegel von —1/2 Eo
eingestellt. Die Impulsbreite w bestimmt die Polarität so
des Wählpegels der Abtastimpulse Hl —H3 sowie die
Polarität der Segmentsignale. Wenn die Impulsbreite w bei — Eo V liegt, beträgt der Wählpegel der Abtastimpulse
Hl-H3 OV. In diesem Fall ist der Wählpegel
-EoV. Jedes Segmentsignal wechselt zwischen den
Pegeln -3/4 E0 und —1/4 E0. Wenn die Impulsbreite w
bei -EV liegt, stellt -3/4 Eo des Segmentsignals den
Anzeigepegel dar, und wenn sie bei 0 V liegt, stellt der
Pegel —1/4 Eo des Segmentsignals den Anzeigepegel dar. Die Wellenformen «i_i, «1-2 und «1-3 geben die
Spannungen wieder, die zwischen dem Segment 5El
und der den Impuls H1 empfangenden Sammelelektrode,
zwischen dem Segment SE 4 und der den Impuls H 2 aufnehmenden Sammelelektrode bzw. zwischen dem
Segment SE7 und der den Impuls H3 empfangenden Sammelelektrode anliegen. In diesem Fall wird das
Segment SEI nicht wiedergegeben bzw. sichtbar gemacht, während die Segmente SE4 und SE 7 eine
Anzeige liefern.
Die geforderte Bedingung für die Flüssigkristall-Abtastwellenformen
besteht darin, daß die Ausgangswiderstände der die Abtastwellenformen liefernden
Schaltung auf den entsprechenden Pegeln im Vergleich zu einem resultierenden Ableitwiderstand der durch
einen Abtastimpuls angesteuerten Flüssigkristall-Anzeigevorrichtung vernachlässigbar klein sind. Anderenfalls
würde die über den Flüssigkristall angelegte Spannung reduziert werden. Da bei einer achtstelligen Anzeigevorrichtung
der Abtastimpuls Hl beispielsweise 24 Segmente (3x8) gleichzeitig ansteuert, beträgt der
resultierende Ableitwiderstand etwa 10 Megaohm ( = 300/24), wenn der Ableitwiderstand pro Segment
etwa 300 Megaohm beträgt Infolgedessen ist für den Ausgangswiderstandswert ein Wert von bis zu etwa 400
Kiloohm zulässig. Größere Widerstandswerte können für den Ausgangswiderstand der das Segmenttreibersignal
erzeugenden Schaltung zulässig sein, da die Zahl der Segmentelektroden, die gemeinsam durch ein
Segmentsignal angesteuert werden, wesentlich kleiner ist als die Zahl der Segmentelektroden, die gemeinsam
durch ein Abtastsignal angesteuert werden.
Da der Flüssigkristall kapazitiv ist, muß die Schaltcharakteristik des Abtastimpulses gut sein. Wenn
die Flüssigkristall-Kapazität Clc pro Segment etwa 50 pF beträgt muß jeder Abtastimpuls gleichzeitig etwa
1000 pF (50 χ 24) ansteuern. Zur ausreichenden Verkürzung der Schaltzeit ist es daher erforderlich, daß der
Ausgangswiderstand zumindest im Augenblick des Umschaltens niedrig genug ist Beispielsweise sei
angenommen, daß der Ausgangswiderstand 400 Kiloohm beträgt, wenn der Abtastimpuls H1 von 0 V oder
- E0 V auf -1/2 E0 V umschaltet Dabei ändert sich die
Wellenform des Abtastimpulses Hl entsprechend der
Zeitkonstante
400 μ5=400 Kiloohm χ 1000 pF,
wie durch die gestrichelte Linie angedeutet Die Zeitkonstante läßt die Wellenform «i_i sich auf die
durch die gestrichelte Linie angedeutete Weise ändern. Wenn in diesem Fall die Spannung αϊ -1 während einer
vergleichsweise langen Zeitspanne einen Pegel dicht am Anzeigepegel —3/4 Eo oder +3/4 £0 beibehält, wird das
nicht zu aktivierende Segment SEI schwach dargestellt
Dies bedeutet daß eine sog. Obersprecherscheinung auftritt
F i g. 7 zeigt ein \quivalentschaltbild für die Spannungsteilerschaltung
gemäß Fig.4, das nach der Thevenischen Theorie erhalten wird, wenn die Bedingungen
R 11
= R13 = R 14=40 Kiloohm
= R22=R23=R24=t 400 Kiloohm
zutreffen. Die Schalter SW-l—SW-3 werden eingeschaltet,
wenn die MOS-Transistoren Pl, P 2, Nl und N2 gemäß Fig.4 durch die Impulse Φχ. und <Pz. 25 μς
lang durchgeschaltet werden, während sie bei sperrenden MOS-Transistoren geöffnet sind. Gemäß Fi g. 7 ist
der Ausgangswiderstand in dem Augenblick, in welchem der Abtastimpuls von OV oder -EdV auf
—1/2 E0 V umschaltet, durch den Parallelwert von 40
Kiloohm und 400 Kiloohm dargestellt, während der Ausgangswiderstand im Augenblick des Umschaltens
des Treibersignals durch den Parallelwert von 30 Kiloohm und 300 Kiloohm wiedergegeben ist Die
Zeitverzögerung des Abtastimpulses beim Umschalten
desselben beträgt etwa 40 με (=40 Kiloohm χ 1000 pF),
was ausreicht, um die fehlerhafte Wiedergabe des Segments aufgrund der Übersprecherscheinung zu
verbessern, die vorstehend in Verbindung mit dem Segment SE 1 gemäß F i g. 3 erwähnt worden ist. Wenn
die MOS-Transistoren Pi, P2, Ni und N2 zum Sperren gebracht worden sind, betragen die Ausgangswiderstände
des Abtastsignals und des Segmenttreibersignals 300 Kiloohm bzw. 400 Kiloohm, so daß eine
gewünschte oder vorgesehene Spannung an den Flüssigkristall angelegt werden kann.
Bei einem dynamischen Anzeigesystem wird zur Herabsetzung des Stromverbrauchs eine Spannung von
3 V oder 4,5 Y für die Stromqaeüe E0 benutzt. Im Fall
von Eq — —4,5 V beträgt der durchschnittliche Verluststrom
in der Teilerschaltung 30 etwa 3,3 μΑ. Der Verluststrom der logischen Einheit 20 liegt im
allgemeinen bei einem Mehrfachen von 10 μΑ bis 200 μΑ.
Da der Flüssigkristall kapazitiv ist, ist die Abwandlung
gemäß F i g. 8 möglich. Wenn die Impulse Φι! und Φι! mit einer Periode von beispielsweise 500 με, die
wesentlich kürzer ist als die Zeitkonstante des Flüssigkristalls, und einer Impulsbreite von z. B. 25 μ5 an
die Gate-Elektroden der MOS-Transistoren Pl, Pl, Ni und N 2 angelegt werden, können die zweiten
Widerstandselemente R 21 — R 24 weggelassen werden. In diesem Fall beträgt der Verbrauchsstrom etwa 1,5 μΑ
bei £ό = 4,5 V. Als Impuls Φι! kann ein Ziffernimpuls
oder ein Bitimpuls verwendet werden, wie er üblicherweise bei elektronischen Digitalgeräten angewandt
wird.
Die Ausführungsform gemäß F i g. 9 arbeitet mit noch geringerem Stromverbrauch als diejenige gemäß
F i g. 8. In diesem Fall sind gemäß F i g. 9 die MOS-Transistoren P4, PS, N4 und N5 mit den
betreffenden zweiten Widerstandselementen in Reihe geschaltet Bei dieser Schaltungsart werden, wie
dargestellt, Impulse Φι! und Φι! an die Gate-Elektroden
dieser MOS-Transistoren angelegt. Der Mittelwert des *-°
Verluststroms beträgt bei dieser Ausführungsform etwa 1 μΑ, wenn die Impulse Φι! und Φι! einer Periode von
100 με und eine Impulsbreite von 25 με besitzen.
Bei den vorstehend beschriebenen Ausführungsformen sind die ersten Widerstandselemente Rii — /? 14
einander gleich, und das gleiche gilt auch für die zweiten Widerstandselemente R2\—R 24. Diese Widerstandswerte
können jedoch nötigenfalls zweckmäßig gewählt werden. Wenn beispielsweise All = R 12 =
R13 + Ä 14 und Ä 21 = R 22 = R 23 + R 24. erscheinen so
an der Klemme 12 -1/3 E0, an der Klemme 13 -2/3 E0
und an der Klemme 14 — 5/6 Eo. Die beschriebenen
Ausführungsformen können auf die nachstehend erläuterte Weise abgewandelt werden. Ein p-Kanal-MOS-Transistor
ist parallel zur Einheit Ui und ein n-Kanal-MOS-Transistor parallel zur Einheit [/4
geschaltet, wobei beispielsweise ~w an diese zusätzlichen
MOS-Transistoren angelegt wird. In diesem Fall können die Abtastimpulse Hi—H 3 sowie Segmentsignale mit
jeweils vier Potentialpegeln (Masse, —1/3 E0, -2/3 E3,
— £ό) erhalten werden.
Bei der beschriebenen Spannungsteilerschaltung werden drei Zwischenpotentialpegel mit vier Teilereinheiten
erzeugt Wenn N(2,3, 4...) der Teilereinheiten
benutzt werden, können JV-I Potentialpegel gewährlei- 6S
stet werden. Wenn nur die Teilereinheiten t/2 und i/3
der Ausführungsform gemäß Fig.4 zwischen die Stromquellenklemmen 11 und 15 eingeschaltet sind,
wird ein Zwischenpotentialpegel (—1/2 £b) für den
Abtastimpuls erzielt In diesem Fall kann das an die Segmentelektroden angelegte Segmentsignal das Potential
zwischen OV und — £oV besitzen. Die Spannungsteilerschaltung
von N= 2 eignet sich für ein 1/2 Tastverhältnis- und 1/2 Vorspannungssystem für die
Flüssigkristall-Anzeigevorrichtung.
Fig. 10 veranschaulicht ein Beispiel für eine Spannungsteilerschaltung
im Fall von N= 2. Bei dieser Ausführungsform sind die Gate-Elektroden der zweiten
MOS-Transistoren N5 und PS zur Aufnahme der Impulse h 1 bzw. h 1 geschaltet so daß diese
Transistoren nur während der wiedergabefreien Periode durchgeschaltet sind Die Snannungsteilerschaltung
kann unmittelbar an die Treiberschaltung mit MOS-Transistoren 43—46 angekoppelt sein. Die Reihenschaltung
aus den MOS-Transistoren N2 und P2 sowie den Widerstandselementen R 12 und R 13 kann, wie durch
die gestrichelten Linien angedeutet, parallel zur Reihenschaltung aus den MOS-Transistoren N5 und P5
sowie den Widerstandselementen R 22 und R 23 geschaltet sein. Zur Verringerung des Stromverbrauchs
kann die Reihenschaltung aus dem MOS-Transistor N 2 und dem Widerstandselement /?13 parallel zum
Widerstandselement R 23 und in Reihe mit dem MOS-Transistor N 5 geschaltet sein, während die
Reihenschaltung aus dem MOS-Transistor P 2 und dem Widerstandselement R 12 parallel zum Widerstandselement
R 22 und in Reihe mit dem MOS-Transistor P 5 geschaltet sein, wie dies dargestellt ist
Die beschriebenen Spannungsteilerschaltungen lassen sich ohne weiteres zusammen mit logischen
Schaltkreisen auf einem Halbleiterchip bzw. -plättchen integrieren. F i g. 11 veranschaulicht eine Spannungsteilerschaltung
mit einem Aufbau ähnlich demjenigen gemäß F i g. 4, die sich zur Ausbildung als integrierter
Schaltkreis eignet. Wenn die MOS-Transistoren beispielsweise auf einem n-Typ-Halbleiterkörper ausgebildet
werden, sind die Substratelektroden oder Backgate-Elektroden der Transistoren ΛΊ und N2 mit den
Source-Elektroden dichter an der betreffenden Speiseklemme 15 für niedriges Potential verbunden, wodurch
der bekannte Gate-Gegenvorspanneffekt unterdrückt wird. Im Fall eines MOS-Transistors vom p-Kanaltyp,
bei dem dieser Effekt nicht vermieden werden kann, ist der n-Kanal-MOS-Transistor N3, dessen Backgate-Elektrode
an der Seite der Speiseklemme 15 an die Source-Elektrode angeschlossen ist mit dem MOS-Transistor
P 2 parallelgeschaltet um die charakteristische Verschlechterung der Leistung des MOS-Transistors
P2 zu kompensieren. Durch diese Schaltungsweise wird nämlich der Einschaltwiderstand des MOS-Transistors
P 2 verringert Die Backgate-Elektroden der p-Kanal-MOS-Transistoren Pl und PI liegen an
Masse. Die Spannungsteilerschaltung gemäß F i g. 11 eignet sich für Betrieb mit niedriger Spannung.
Fig. 12 veranschaulicht noch eine andere Ausführungsform
der Erfindung, bei welcher die MOS-Transistoren Ni, N2 und P2 gemäß Fi g.4 v/eggelassen sind.
Gemäß Fig. 12 sind Übertragungseinrichtungen 61, 62 und 63 zwischen die jeweiligen Teilungspunkte der
betreffenden Reihenschaltungen mit den ersten Widerstandselementen
All— R 14 und den zweiten Widerstandselementen
R2i—R24 eingeschaltet Genauer gesagt: diese Übertragungseinrichtungen sind zwischen
die Teilungspunkte 12' und 12", 13' und 13" sowie 14'
und 14" eingeschaltet Die Übertragungseinrichtung 61 umfaßt ein Paar von n- und p-Kanal-MOS-Transistoren
Λ/4 bzw. ΡΛ, die parallel geschaltet sind. Der Transistor
A/4 ist an der Backgate-Elektrode mit dem Teilungspunkt 12" verbunden und an der Gate-Elektrode mit
dem Impuls Φί. gekoppelt. Der Transistor P 4 ist an der
Backgate-Elektrode an Masse gelegt und an der Gate-Elektrode an den Impuls $t angekoppelt. Die
Übertragungseinrichtung 62 umfaßt ein Paar von n- und p-Kanal-MOS-Transistoren A/5 bzw. P5 in Parallelschaltung.
Der Transistor A/5 ist dabei an der Backgate-Elektrode an den Teilungspunkt 13" angeschlossen
und an der Gate-Elektrode an den Impuls Φι
angekoppelt Die Backgate-Elektrode des MOS-Transistors P5 liegt an Masse, während an der Gate-Elektrode
der Impuls Φ/. anliegt Die Übertragungseinrichtung 63
enthält einen n-Kanal-MOS-Transistor A/6, dessen
Backgate-Elektrode mit dem Teilungspunkt 14" verbunden und dessen Gate-Elektrode an den Impuls Φί.
angekoppelt ist. Der Transistor A/4 der Übertragungseinrichtung 61 dient zur Unterdrückung des Backgate-Vorspanneffekts
des MOS-Transistors P4. Der Transistor A/5 der Übertragungseinrichtung 62 dient zur
Unterdrückung bzw. Ausschaltung desselben Effekts des Transistors P 5. Die MOS-Transistoren P1, P 4, P 5,
A/4, A/5 und A/6 gemäß Fig. 12 werden gleichzeitig
durchgeschaltet oder gesperrt, so daß die Schaltung gemäß Fig. 12 wie bei der Ausführungsform gemäß
F i g. 4 arbeitet.
Die Spannungsteilerschaltung gemäß Fig. 12 ist verschiedenen Abwandlungen zugänglich. Beispielsweise kann anstelle des Transistors Pl ein n-Kanal-MOS-Transistors zwischen das Widerstandselement R 14 und die Stromspeiseklemme 15 eingeschaltet sein. In diesem Fall sind die Backgate-Elektroden der n-Kanal-MOS-Transistoren A/4, A/5 und A/6 mit den Verzweigungsbzw. Teilungspunkten 12', 13' bzw. 14' der Reihenschaltung aus den zweiten Widerstandselementen Λ 21 — R 24 verbunden. Wahlweise können beide Klemmen der Reihenschaltung mit den ersten Widerstandselementen R 11 -R 14 über p- bzw. n-KanaUMOS-Transistoren an die Klemmen 11 und 15 angeschlossen sein. In diesem Fall kann eine der Übertragungseinrichtungen 61—63 weggelassen werden. Wenn die Übertragungseinrichtung 62 weggelassen wird, können die Backgate-Elektroden der MOS-Transistoren A/4 und A/6 an die Verzweigungs- bzw. Teilungspunkte 12" bzw. 14' angeschlossen sein, um den Teilungspunkt 13" unmittelbar mit dem Teilungspunkt 13' zu verbinden.
Die Spannungsteilerschaltung gemäß Fig. 12 ist verschiedenen Abwandlungen zugänglich. Beispielsweise kann anstelle des Transistors Pl ein n-Kanal-MOS-Transistors zwischen das Widerstandselement R 14 und die Stromspeiseklemme 15 eingeschaltet sein. In diesem Fall sind die Backgate-Elektroden der n-Kanal-MOS-Transistoren A/4, A/5 und A/6 mit den Verzweigungsbzw. Teilungspunkten 12', 13' bzw. 14' der Reihenschaltung aus den zweiten Widerstandselementen Λ 21 — R 24 verbunden. Wahlweise können beide Klemmen der Reihenschaltung mit den ersten Widerstandselementen R 11 -R 14 über p- bzw. n-KanaUMOS-Transistoren an die Klemmen 11 und 15 angeschlossen sein. In diesem Fall kann eine der Übertragungseinrichtungen 61—63 weggelassen werden. Wenn die Übertragungseinrichtung 62 weggelassen wird, können die Backgate-Elektroden der MOS-Transistoren A/4 und A/6 an die Verzweigungs- bzw. Teilungspunkte 12" bzw. 14' angeschlossen sein, um den Teilungspunkt 13" unmittelbar mit dem Teilungspunkt 13' zu verbinden.
Hierzu 6 Blatt Zeichnungen
Claims (13)
1. Schaltungsanordnung zur Erzeugung einer Mehrzahl von Zwischen-Potentialen für die dynamisehe
Ansteuerung einer Anzeigevorrichtung mit einer ersten Stromquellenklemme zur Lieferung
eines Höchstpotentials, mit einer zweiten Stromquellenklemme zur Lieferung eines Mindestpotentials
und mit mehreren zwischen der ersten und der zweiten Stromquellenklemme in Reihe geschalteten
ersten Widerstandselementen, zur Lieferung der Potentiale an einem oder mehreren Verbindungspunkten zwischen den ersten Widerstandselementen,
dadurch gekennzeichnet, daß wenig- '5 stens ein erster Feldeffekttransistor (Pt, P2, N2,
NX) zwischen der ersten und der zweiten Stromquellenklemme
(11,15) mit den ersten Widerstandselementen
(R 11, R12, Ä13, Ri4) in Reihe
geschaltet ist, daß eine Steuereinrichtung (20) zum Durchschalten bzw. Sperren des ersten Feldeffekttransistors
oder zum gleichzeitigen Durchschalten bzw. Sperren der ersten Feldeffekttransistoren
während vorgegebener Intervalle jedes Anzeigezyklus vorgesehen ist, und daß die Steuereinrichtung so
ausgelegt ist, daß das Intervall, in dem der oder die ersten Feldeffekttransistoren durchgeschaltet sind,
kurzer ist als das Intervall, in dem der oder die ersten
Feldeffekttransistoren gesperrt sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zu jedem ersten Widerstandselement
(R ti, R 12, R 13, R 14) jeweils ein erster Feldeffekttransistor
(PX, P2, Ni, N2) in Reihe geschaltet ist
(F ig. 8.4).
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeweils ein zweites Widerstandselement
(7?21, R22, R23, R24) zu einem
ersten Feldeffekttransistor (PX, P2, N2, Ni) parallel geschaltet ist und daß das zweke Widerstandselement
(R 2X, «22, R23, R24) einen größeren Widerstandswert aufweist als das zu dem
ersten Feldeffekttransistor in Reihe geschaltete erste Widerstandselement (7? 11, R 12, Λ 13, R 14)
(F ig. 4).
4. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeweils ein zweites Widerstandselement
(7?21, R22, R23, R24) zu einem
ersten Feldeffekttransistor (Pi, P2, Λ/2, Wl) und
dem zu dem ersten Feldeffekttransistor in Reihe geschalteten ersten Widerstandselement (R 11, R 12,
R 13, R 14) parallel geschaltet ist, und daß das zweite Widerstandselement einen größeren Widerstandswert
aufweist als das zu dem ersten Feldeffekttransistor in Reihe geschaltete erste Widerstandselement
(F ig. 4).
5. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeweils zu einem ersten
Feldeffekttransistor (P X,P2,N2,N X) und dem dazu
in Reihe geschalteten ersten Widerstandselement (RXX, Ri2, /?13, /?14) eine Reihenschaltung aus
einem zweiten Feldeffekttransistor (P4, P5, N 5,
N4) und einem zweiten Widerstandselement (R 21,
R22, R23, R24) parallel geschaltet ist, daß das
zweite Widerstandselement einen größeren Wert aufweist als das erste Widerstandselement und daß
die zweiten Feldeffekttransistoren durch die Steuereinrichtung (20) gleichzeitig durchgeschaltet oder
gesperrt sind (F i g. 9).
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste und der
zweite Feldeffekttransistor vom entgegengesetzten Kanaltyp sind.
7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß vier erste Widerstandselemente
vorgesehen sind.
8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die ersten Feldeffekttransistoren
N-Kanal- und P-Kanal-Feldeffekttransistoren
enthalten und die zweiten Feldeffekttransistoren P-Kanal- und N-Kanal-Feldeffekttransistoren
enthalten.
9. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der ersten und der zweiten
Stromquellenklemme (11, 12) in Reihe geschaltete dritte Widerstandselemente (R21, R22, R23, R24)
vorgesehen sind, daß die Zahl der dritten Widerstandselemente der Zahl der ersten Widerstandselemente
(KU, R 12, RX3, RX4) entspricht, daß der
Widerstandswert der dritten Widerstandselemente größer ist als der Widerstandswert der ersten
Widerstandselemente, daß jeweils ein Verbindungspunk'. (12", 13", 14") zwischen ersten Widerstandselementen
über eine Transistoranordnung (61, 62, 63) mit wenigstens einem dritten Feldenekttransistor
mit dem entsprechenden Verbindungspunkt (12', 13', 14') zwischen dritten Widerstandselementen
verbunden ist, daß die dritten Feldeffekttransistoren gleichzeitig mit dem ersten Feldeffekttransistor
(P X) durchschaltbar oder sperrbar sind und daß die Potentiale an den Verbindungspunkten zwischen
den dritten Widerstandselementen anliegen (Fig. 12).
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß vier erste Widerstandselemente
vorgesehen sind.
11. Anordnung nach Anspruch 10, dadurch
gekennzeichnet, daß zwei Transistoranordnungen (61, 62) jeweils einen P-Kanal-Feldeffekttransistor
und einen dazu parallel geschalteten N-Kanal-Feldeffekttransistor
enthalten.
12. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß vier erste Widerstandselemente
(R 11, R 12, R13, R 14) und vier erste Feldeffekttransistoren
(P 1, P2, N2, N1) vorgesehen sind, daß
parallel zu dem dritten ersten Felde'fekttransistor (P 2) ein vierter Feldeffekttransistor (N 3) geschaltet
ist, daß der erste und zweite erste Feldeffekttransistor (NX, N2) und der vierte Feldeffekttransitor
(N3) vom N-Kanal-Typ sind und daß der dritte und
vierte erste Feldeffekttransistor (P2, PX) vom
P-Kanal-Typ sind.
13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß jeweils parallel zu einer
Reihenschaltung aus einem ersten Widerstandselement (RXX, Λ12, Λ13, Λ14) und einem ersten
Feldeffekttransistor (PX, P2, N2, Ni) ein zweites
Widerstandselement (R 21, R 22, R 23, R 24) geschaltet
ist und daß das zweite Widerstandselement jeweils größer ist als das erste Widerstandselement.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8946276A JPS5315054A (en) | 1976-07-27 | 1976-07-27 | Logic circuit |
JP9245476A JPS6054678B2 (ja) | 1976-08-03 | 1976-08-03 | 電圧分割回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2733963A1 DE2733963A1 (de) | 1978-02-02 |
DE2733963B2 DE2733963B2 (de) | 1979-06-21 |
DE2733963C3 true DE2733963C3 (de) | 1980-02-21 |
Family
ID=26430893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2733963A Expired DE2733963C3 (de) | 1976-07-27 | 1977-07-27 | Schaltungsanordnung zur Erzeugung von Zwischenpotentialen für die dynamische Ansteuerung einer Anzeigevorrichtung |
Country Status (2)
Country | Link |
---|---|
US (1) | US4158786A (de) |
DE (1) | DE2733963C3 (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54150036A (en) * | 1978-05-18 | 1979-11-24 | Sharp Corp | Lsi device |
JPS5865481A (ja) * | 1981-10-15 | 1983-04-19 | 株式会社東芝 | 液晶駆動用電圧分割回路 |
AT385859B (de) * | 1984-03-22 | 1988-05-25 | Elkon Elektron Geraeten | Schaltung zur ansteuerung von optoelektronischen anzeigen insbes. fluessigkristallanzeigen |
US4815035A (en) * | 1986-04-08 | 1989-03-21 | Trw Inc. | Scrolling liquid crystal spatial light modulator |
US4697107A (en) * | 1986-07-24 | 1987-09-29 | National Semiconductor Corporation | Four-state I/O control circuit |
EP0256879B1 (de) * | 1986-08-18 | 1993-07-21 | Canon Kabushiki Kaisha | Anzeigevorrichtung |
FR2606194B1 (fr) * | 1986-11-05 | 1989-02-17 | Commissariat Energie Atomique | Dispositif d'affichage matriciel et procede de commande de ce dispositif |
JPH01134497A (ja) * | 1987-11-20 | 1989-05-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の電源回路 |
JP2805895B2 (ja) * | 1989-10-02 | 1998-09-30 | 松下電器産業株式会社 | 液晶表示回路 |
US5144154A (en) * | 1990-05-21 | 1992-09-01 | Keithley Instruments, Inc. | Range changing using N and P channel FETS |
JPH04191723A (ja) * | 1990-11-27 | 1992-07-10 | Toshiba Corp | 液晶駆動装置 |
JPH05232907A (ja) * | 1991-11-08 | 1993-09-10 | Canon Inc | リセット回路及びそれを有する装置 |
JPH05224621A (ja) * | 1992-02-14 | 1993-09-03 | Toshiba Corp | 液晶パネル駆動電源用半導体装置 |
US5361001A (en) * | 1993-12-03 | 1994-11-01 | Motorola, Inc. | Circuit and method of previewing analog trimming |
US6188395B1 (en) * | 1995-01-13 | 2001-02-13 | Seiko Epson Corporation | Power source circuit, power source for driving a liquid crystal display, and a liquid crystal display device |
US5589790A (en) * | 1995-06-30 | 1996-12-31 | Intel Corporation | Input structure for receiving high voltage signals on a low voltage integrated circuit device |
JPH09101496A (ja) * | 1995-10-04 | 1997-04-15 | Sharp Corp | 表示装置駆動用電圧発生装置 |
US6265925B1 (en) * | 1999-09-30 | 2001-07-24 | Intel Corporation | Multi-stage techniques for accurate shutoff of circuit |
JP4025167B2 (ja) * | 2002-10-17 | 2007-12-19 | 株式会社東芝 | 抵抗素子を有する半導体装置 |
TW586264B (en) * | 2003-04-14 | 2004-05-01 | Realtek Semiconductor Corp | Amplifying circuit |
US20050151576A1 (en) * | 2003-09-23 | 2005-07-14 | Chao-Cheng Lee | Adjustable impedance circuit |
JP2010102191A (ja) * | 2008-10-24 | 2010-05-06 | Sanyo Electric Co Ltd | 液晶駆動回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3195011A (en) * | 1962-08-06 | 1965-07-13 | Vogel And Company P | Electronic clocks |
JPS4977538A (de) * | 1972-11-27 | 1974-07-26 | ||
JPS4977537A (de) * | 1972-11-27 | 1974-07-26 | ||
JPS50132821A (de) * | 1974-04-05 | 1975-10-21 | ||
JPS50144372A (de) * | 1974-05-09 | 1975-11-20 | ||
US3936676A (en) * | 1974-05-16 | 1976-02-03 | Hitachi, Ltd. | Multi-level voltage supply circuit for liquid crystal display device |
GB1511239A (en) * | 1974-07-15 | 1978-05-17 | Hitachi Ltd | Driver circuit for a liquid crystal display device |
JPS5196275A (de) * | 1975-02-20 | 1976-08-24 | ||
JPS51132940A (en) * | 1975-05-14 | 1976-11-18 | Sharp Corp | Electric source apparatus |
JPS522566A (en) * | 1975-06-24 | 1977-01-10 | Toshiba Corp | Liquid crystal display element driving circuit |
-
1977
- 1977-07-22 US US05/818,295 patent/US4158786A/en not_active Expired - Lifetime
- 1977-07-27 DE DE2733963A patent/DE2733963C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4158786A (en) | 1979-06-19 |
DE2733963A1 (de) | 1978-02-02 |
DE2733963B2 (de) | 1979-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2733963C3 (de) | Schaltungsanordnung zur Erzeugung von Zwischenpotentialen für die dynamische Ansteuerung einer Anzeigevorrichtung | |
DE69520915T2 (de) | Als Zeilenwahlabtaster für LCD verwenbares Schieberegister | |
DE3630160C2 (de) | ||
DE2621577C3 (de) | Schaltungsanordnung zur Bereitstellung der zur Steuerung einer Flüssigkristall-Anzeigeanordnung erforderlichen Spannungen | |
DE69314507T2 (de) | Horizontal-Treiberschaltung mit Eliminierungsfunktion fixer Muster | |
DE3536383C2 (de) | ||
DE2642431A1 (de) | Schaltung zur spannungsuebersetzung | |
DE1103387B (de) | Bistabile Diodenschaltung | |
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE2639555C2 (de) | Elektrische integrierte Schaltung | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2347093A1 (de) | Steueranordnung fuer eine fluessigkristall-wiedergabeanordnung | |
DE3338397C2 (de) | Taktimpuls-Erzeugungsschaltung | |
DE19912492B4 (de) | Elektrolumineszenz-Anzeigevorrichtung | |
DE2316619A1 (de) | Halbleiterschaltung | |
DE2638638A1 (de) | Spannungsversorgungsschaltung fuer eine fluessigkristallanzeige-ansteuerschaltung | |
DE2357322A1 (de) | Schaltungsanordnung zur steuerung einer anzeigevorrichtung mit fluessigen anzeigekristallen | |
EP0225960A1 (de) | CMOS-Inverterkette | |
DE2159901C3 (de) | Schaltung zum Betrieb eines Anzeigegeräts | |
DE1046917B (de) | Multiplikationsschaltung fuer elektronische Binaerziffer-Rechenmaschinen | |
DE3108342C2 (de) | Dynamische Schieberegisterschaltung | |
DE69113414T2 (de) | Integrierte Konstantstromversorgung. | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
DE69514719T2 (de) | Leistungstreiberschaltung für eine Flüssigkristallanzeige mit Dünnfilmtransistoren | |
EP1119858B1 (de) | Decoderelement zur erzeugung eines ausgangssignals mit drei unterschiedlichen potentialen und betriebsverfahren für das decoderelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |