DE2652185A1

DE2652185A1 - Schaltungsanordnung fuer die auswahl von funksignalen

Info

Publication number: DE2652185A1
Application number: DE19762652185
Authority: DE
Inventors: Attilio Farina
Original assignee: Indesit Industria Elettrodomestici Italiana SpA
Current assignee: Sisvel SpA
Priority date: 1975-11-17
Filing date: 1976-11-16
Publication date: 1977-05-26
Also published as: NL189105C; FR2331919B1; IT1050947B; FR2331919A1; NL7612793A; US4261055A; DE2652185C2; GB1540459A

Description

Beschreibung zum Patentgesuch

der Firma INDESIT Industrie Elettrodomestici Italiana SpA, Rivaita (Torino) Str. Piossasco Km. 17 / Italien

betreffend
"Schaltungsanordnung für die Auwahl von Funksignalen"

Die Erfindung bezieht sich auf eine Schaltungsanordnung für die Auswahl von einem aus einer Vielzahl von Funksignalen, die in einem Signalempfänger empfangbar sind, insbesondere von Fernsehsignalen mit einem Speicherschaltkreis, in dem Informationen bezüglich einer Mehrzahl von abstimmbaren Signalen in digitaler Form gespeichert werden können. Eine Schaltungsanordnung dieser Gattung ist in der italienischen Patentanmeldung 69579-A/75 offenbart.

Eine derartige Schaltungsanordnung angewandt beispielsweise in einem Fernsehempfänger umfaßt einen spannungsgesteuerten Oszillator (VCO), dessen Ausgangssignal die von einer Regelschleife bestimmte Frequenz in Funktion einer Zahl N annimmt, die für jede der Frequenzen der wählbaren Signale unterschiedlich ist, und aus einem Speicherschaltkreis ableitbar ist. Um eine Frequenz eines

709821/0724

Fernsehkanals zu wählen, wird die Zahl des betreffenden Kanals ersetzt, beispielsweise mittels eines Tastenfeldes mit zehn Tasten, die mit o-9 bezeichnet sind, wie bei einem Taschenrechner etwa, und die Zahl wird als Adresse zu dem Speicherschaltkreis übertragen, der im wesentlichen die Zahl N hervorbringt, entsprechend der zu wählenden Frequenz.Auf diese Weise ist es möglich, direkt wahlweise einen von loo abstimmbaren Kanälen zu wählen, in dem man eine aus zwei Ziffern bestehende Zahl zwischen oo und 99 auf dem Tastenfeld bildet. Darüberhinaus ist es möglich bei der so vorgenommenen Abstimmung bei der es sich um die theoretische Abstimmfrequenz handelt, eine manuelle Korrektur vorzunehmen mittels zweiter weiterer Tasten, die eine Veränderung der niedrigststelligen Digits der Zahl N bewirken. Demgemäß ist es möglich, in einer der Speicherzellen eines zweiten Speicherschaltkreises die Informationen für die Bildung der Zahl N zu speichern, die sich auf den abstimmbaren Kanal beziehen, und diese wahlweise mit den zehn Tasten des Tastenfeldes zu korrelieren, so daß es dann möglich ist die zehn gespeicherten Kanäle wieder anzuwählen, wobei die Abstimmung bereits korrigiert ist.

Aufgabe der vorliegenden Erfindung ist es eine verbesserte Schaltungsanordnung für die Auswahl der Signale in einem Empfänger zu schaffen, welche Schaltungsanordnung durch Hinzufügen einer weiteren Möglichkeit der Auswahl der gespeicherten Kanäle die Bequemlichkeit für den Benutzer erhöht. Dabei soll diese Aufgabe in sehr wirtschaftlicher Weise dadurch gelöst werden, daß gemäß eier bevorzμgten Ausfuhrungsform der Erfindung bereits in dem Empfänger vorhandene Schaltungen mitbenutzt werden. Bei einer Schaltungsanordnung für die Auswahl der Abstimmung auf ein Funksignal in einem Empfänger, insbesondere einem Fernsehempfänger mit einem Speicherschaltkreis, der eine

709821/072Λ

Mehrzahl von Speicherzellen für die Speicherung von in Digitalform vorliegenden Informationen bezüglich einer Mehrzahl von abstimmbaren Signalen aufweist, wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß die Schaltungsanordnung erste Schaltungskomponenten aufweist für die sequentielle Abtastung der Zellen des Speicherschaltkreises und für die Ableitung der gespeicherten Informationen für die gewünschte Auswahl des zu wählenden Signals.

Ein Ausführungsbeispiel des Gegenstandes der Erfindung wM nachfolgend unter Bezugnahme auf die beigefügte Zeichnung näher erläutert, die ein Schaltbild der Schaltungsanordnung für einen digitalen Tuner in einem Fernsehempfanger darstellt, bei dem die Prinzipien der vorliegenden Erfindung angewandt sind.

Die Zeichnung zeigt ein Tastenfeld lol mit zehn Tasten oder Sensoren, die mit ο - 9 beziffert sind und darüberhinaus vier zusätzlichen Tasten oder Sensoren, die durch die Bezeichnungen D, M, +, -, markiert sind.

Jede der Zehn Tasten ο bis 9 ist mit dem Eingang eines Dezimalbinärwandlers Io2 verbunden, der als Ausgänge vier Leiter aufweist, auf denen die Information entsprechend der Zahl der niedergedrückten Taste im Binärkode erscheint.

Diese vier Leiter, zusammen mit zwei Leitern, die an die Tasten D und M angeschlossen sind und mit einem weiteren Ausgangsleiter von einem Undgatter Io3, gelangen zu einer Stmereinheit Io4, die eine Mehrzahl von Logikschaltkreisen umfaßt, welche in noch zu beschreibender Weise die Eingangssignale verarbeiten; diese Einheit Io4 kann beispielsweise von der Bauart

709821/0724

sein, die in der oben erwähnten italienischen Patentanmeldung 69579-A/75 beschrieben ist. Die Steuereinheit Io4 besitzt 15 Ausgangsleiter, von denen die ersten acht verbunden sind mit den Eingängen von :

einem Schaltungswandler Io5, mittels dem die in BCD Kode vorliegenden Daten im Binärkode gewandelt werden; dieser Wandler wandelt zwei Binärzahlen (von jeweüs vier Bit), die er empfängt in eine einzige Binärzahl (von 7 Bit) unter entsprechender Wichtung,

- einem Doppel-Siebensegmentanzeiger Io6 über einen Doppel-Siebensegmentbinärwandler Io7 und zu acht der zwölf Eingänge-Ausgänge eines Schnellzugriffspeichers (RAM memory, Random Access Memory) Io8 mit zehn Speicherzellen von zwölf Bit und vorzugsweise nicht löschbarer Bauart.

Die folgenden vier Leiter (dritte Gruppe von vier), die aus der Steuereinheit Io4 kommen sind verbunden mit vier Adresseneingängen des Schnellzugriffspeichers RAM Io8; diese vier Adresseneingänge sind außerdem mit vier Ausgängen eines Pufferkreises Io9 verbunden, der einen Entsperreingang CE (Chip Enable) aufweist, verbunden mit dem Ausgang des Gatters Io3; dieser Pufferschaltkreis Io9 kann am einfachsten durch vier ündgatter dargestellt werden.

Die verbleibenden drei, aus der Steuereinheit Io4 kommenden Leiter sind verbunden:

der erste mit einem Eingang des ündgatters Io3 . mit dem Eingabe-Ausgabe Eingang (R/W) des Schnell-

709821/0724

Zugriffsspeichers RAM I08 mit dem Eingang eines Invertergatters 111 und schließlich mit einem Eingang eines Odergatters 112, das vier Eingänge aufweist;

der zweite mit dem Entsperreingang CE des Schnellzugriff sspeichers RAM Io8;

- und der dritte mit dem Rücksetzeingang R eines Vierbitzählers 113, der aufwärts-abwärts zählen kann von o-9.

Die Taste + des Tastenfeldes lol ist über eine Leitung

114 mit einem Eingang eines Undgatters 115 verbunden ; die Taste - ist über einen Leiter 116 mit einem Eingang eines undgatters 117 verbunden. Die Ausgänge der Gatter

115 und 117 sind verbunden mit zwei Eingängen SET 118 bzw. RESET 119 eines bistabilen Multivibrators I2o und außerdem mit den zwei Eingängen edies Odergatters 121. Ein Ausgang des Multivibrators 12o ist verbunden mit einem Zählinvertiereingang ü/D (UP-DOWN) des Zählers 113; Der Ausgang des Gatters 121 ist verbunden mit dem zweiten Eingang des Gatters Io3 und mit dem Takteingang

des Zählers 113. Die vier Ausgänge des Zählers 113 sind verbunden mit den Eingängen sowohl des Pufferkreises Io9 als auch eines weiteren gleichen Pufferkreises 122. Auch der Pufferkreis 122 besitzt einen Entsperreingang CE, der verbunden ist mit dem Ausgang des Invertiergatters 111, welcher Ausgang auch verbunden ist mit einem Eingang eines Viereingangsnandgatters 124.

Der Pufferkreis 122 besitzt drei Ausgänge von denen einer entsprechend dem höchststelligen Eingang frei ist .welche mit den verbleibenden Eingängen sowohl des Gatters 112 als auch des Gatters 124 verbunden sind. Der Ausgang des Nichtundgatters 124 ist verbunden mit dem zweiten

709821/0724

Eingang des Undgatters 115. Der Ausgang des Odergatters 112 ist verbunden mit dem zweiten Eingang des undgatters 117.

Die drei Ausgänge des Pufferkreises 122 sind verbunden außerdem mit drei der verbleibenden Eingänge/Ausgänge des Schnellzugriffsspeichers RAM Io8. Die beiden niederstelligen Ausgänge des Puffers 122 sind außerdem verbunden mit zwei (den niederstelligen) von zwölf Eingängen eines Zwölfbitbinärzähler-teilers 126 ; der dritte Ausgang des Pufferkreises 122 ist außerdem verbunden mit einem Eingang 127 einer Verarbeitungseinheit 128/ die eine Mehrzahl von Logikkreisen umfaßt, sowie einen Addierschaltkreis, dessen Betrieb später erläutert wird. Diese Verarbeitungseinheit 128 kann zweckmäßigerweise die in der italienischen Patentanmeldung 69771-A/75 haben. Die sieben Ausgänge des Konverters Io5 sind zu ebensovielen Eingängen der Verarbeitungseinheit 128 geführt, die zehn Ausgänge besitzt, verbunden mit den. verbleibenden zehn höherstelligen Eingängen des Zählers 126. Ein spannungsgesteuerter Oszillator VCO 13o liefert zu dem (nicht dargestellten) Tuner eine Hilfsfrequenzschwingung f für die Frequenzumsetzung und speist außerdem einen Frequenzteiler 131, der eine Untersetzung im Verhältnis 256 : 1 bewirkt.

Am Ausgang des Teilers 131 steht eine Frequenz f, die als Taktsignal am Zählerteiler 126 liegt, der an seinem Ausgang ein Frequenzsignal F/N führt, mit N als der Zahl im Binärkode, die an den zwölf Eingängen des Zählerteilers 126 liegt. Der Ausgang des Zählers 126 ist mit einem ersten Eingang. 132 eines Phasenkomperators 133 verbunden, an dessen zweiten Eingang. 134. von einem Schaltkreis 135 an sich bekannter Bauart eine Frequenzbezugsschwingung f liegt. Der Schaltkreis 135 kann beispielsweise einen

709821/072A

Ίο

Zeilenfreguenzoszillator umfassen, abgestimmt durch die Zeilensynchronisierimpulse, gefolgt von einem Frequenzteiler, der beispielsweise im Verhältnis 16 : 1 untersetzt.

Der Ausgang des Komperators 133 ist verbunden mit dem Eingang des Oszillators VCO 13ο, dessen Frequenz f er steuert derart, daß man

f/N = f_r

erhält, und mit den angenommenen Daten demgemäß

f_o = 256 N f_r (1)

Die Verarbeitungseinheit 128 hat weitere zwei Ausgänge I4o und 141, welche zum Tuner die Informationen bezüglich der Bandänderung übertragen.

Die Wirkungsva.se der in so weit beschriebenen Schaltungsanordnung wird nachstehend erEutert.

Die Steuereinheit Io4 umfaßt eine Mehrzahl von Logikschaltkreisenv die die verschiedenen Eingangssignale derart verarbeiten, daß in den verschiedenen Betriebsstufen, die nachfolgedn aufgelistet werden die folgenden Äusgangssignalpegel erscheinen:

I) - Beim Einschalten des Empfängers:

- "Null" an allen ersten zwölf Ausgängen;

- "Eins" auf dem dreizehnten Ausgang (der Schnellzugriflsspeicher RAM Io8 gelangt damit in den Ausgabezustand und der Pufferkreis 122 wird gesperrt);

- "Eins" auf dem vierzehnten Ausgang (Dar Schnell-

709821/0724

265218a λλ

Zugriffsspeicher RAM Io8 wird entsperrt);

- ein Impuls auf dem fünfzehnten Ausgang/ der veranlaßt, daß der Ausgang des Zählers 113 den Wert annimmt/ der gesetzt worden ist und der gleich vier ist.

II) - Bei Betätigung der Taste D und danach eines Paares der bezifferten Tasten des Tastenfeldes lol (beispielsweise der Taste mit der Ziffer 1 und dann der Taste mit der Ziffer 2), wobei die Signale entsprechend diesen beiden Ziffern oder Digits an der Steuereinheit Io4 nacheinander eintreffen über den Wandler Io2:

- Das Digit (im Binärkode) entsprechend der ersten bezifferten Taste, die betätigt worden ist (im Beispiel 1) erscheint auf den ersten vier Ausgängen;

- Das Digit (im Binärkode) entsprechend der zwieten bezifferten Taste, die betätigt worden ist (im Beispiel 2), erscheint an den zweiten

. vier Ausgängen, darüberhinaus liegt vor:

"Null" an der dritten Gruppe der vier Ausgänge; "Null" auf dem dreizehnten und vierzehnten Ausgang (der Schnellzugriffsspeicher RAM Io8 wird gesperrt und der Pufferkreis 122 wird entsperrt);

- ein Rücksetzimpuls auf dem fünfzehnten Ausgang der. veranlaßt/ daß der Ausgang des Zählers 113 den Wert +4 annimmt.

An .dieser Stelle wird der Oszillator. VCO 13o durch die Regelschleife gebildet von den Kreisen 131 und 126,. 133 und 13o veranlaßt, eine. Schwingungsfrequenz f_Q zu liefern,

709821/0724

2652183

gegeben durch die Beziehung 1, dh. nifc der theoretischen Frequenz erforderlich für den Kanal 12. Die Einheit 128 empfängt nämlich die Zahl 12 im Binärkode vom umsetzer Io5 und darüberhinaus liefert der Zähler 113 im Ausgang die Zahl 4$ die Einheit 128 empfängt deshalb, über den Pufferkreis 122, der entsperrt ist, eine zusätzliche "l!¹ am Eingang 127; die Einheit 128 welche im Ausgang eine Zahl geeignet für jeden Kanal liefert, liefert für den Kanal 12 die Zahl 263 (vergleiche die vorerwähnte italienische Patentanmeldung 69771-A/75), welche im Binärkode an den zehn höchststelligen Eingängen des Zählerteilers 126 eintrifft. Dieser Zähler 126 wird demgemäß so gesetzt (da er auch zwei Nullen vom Pufferkreis 122 empfängt), daß er durch die Zahl N = 263 χ 4 = Io52 dividiert. Aus der Beziehung (1) ergibt sich demgemäß, daß mit f = 15625 = 976,5625 Hz; f = 256 x 976,5625xlo52 =

263.Io Hz wird, was mit Vorgabe der Zwischenfrequenz des Empfängers auf einen Wert von 38,75 MHz gerade die theoretische Frequenz des Oszillators 13o ist, die notwendig ist, damit der Kanal 12 empfangen wird, dessen Videoträger die Frequenz von 224,25 MHz hat.

Das Gerät ist demgemäß auf die theoretische, dem Kanal 12 zugeordnete Frequenz abgestimmt.

Wenn es erforderlich ist eine Korrektur der Abstimmung zu bewirken, genügt es die Taste + oder die Taste des Tastenfeldes lol zu drücken. Durch Betätigung der Taste + gelangt ein Signal an das ündgatter 115, das entsperrt ist durch den Ausgang mit Pegel "1" von Nandgatter 124, so daß der Zähler 113 den Zählstand um eine Einheit erhöht, d.h. sein Ausgang springt von vier auf fünf; durch Betätigung der Taste - ge-

709821/0724

langt ein Signal an das ündgatter 117, das ebenfalls durch den Ausgang mit Pegel "1" des Odergatters entsperrt ist,, und der Zähler 113 verringert seinen Zählstand um eine Einheit, springt demgemäß auf drei. Demgemäß gelangt über den Pufferkreis 122 der Ausgang des Zählers, geändert um eine Einheit, an eine Einheit 128, und an den Zählerteiler 126, wobei die Zahl N entsprechend vergrößert oder verringert wird um eine Einheit. Im Ergebnis verändert sich die Frequenz f zunehmend oder abnehmend um o,25 MHz.

Die Gatter 115, 117, 112 und 124. verhindern, daß der Zähler 113 über 7 zählt, oder unter Null zählt, um plötzliche Sprünge der Abstimmung zu vermeiden. Wenn nämlich der Ausgang des Zählers Il3beim Wert 7 liegt, springt der Ausgang des Nandgatters 124 auf den Wert Null, so daß das Gatter 115 blockiert wird, womit die Wirkung weiterer Impulse auf der Leitung 114 zur Erhöhung des Zählstandes gesperrt wird.

Wenn andererseits der Ausgang des Zählers 113 beim Wert Null ist, springt der Ausgang des Odergatters 112 auf Null und das Gatter 117 wird blockiert, womit die Wirkung weiterer Impulse auf der Leitung 116 im Sinne einer Zählstandsverringerung gesperrt wird.

III) - Wenn man nun die Taste M betätigt und &nn eine bezifferte Taste, beispielsweise die Taste 3, liefert die Steuereinheit Io4 wenn sie dieses Signal empfängt an ihrem Ausgang:

auf den ersten, und zweiten vier Ausgängen

709821/0724

' 265218S

/IK

immer noch dasselbe Digit wie zuvor, d.h. 1 bzw. 2;

- auf den dritten und vierten vier Ausgängen das Digit der entsprechend zuletzt betätigten Taste, d.h. 3;

"Null" auf dem dreizehnten Ausgang (der Pufferkreis 122 ist entsperrt) und auf dem fünfzehnten Ausgang (der Ausgang des Zählers 113 wird nicht verändert);

- "Eins" auf dem vierzehnten Ausgang (der Schnellzugriffsspeicher RAM Io8 wird entsperrt zwecks "Eingabe").

Die Zahl 12, welche an den ersten acht Eingängen des Schnellzugriffsspeichers Io8 liegt, wird demgemäß auf der Adresse drei gespeichert, wobei die Zahl 3 von der Steuereinheit Io4 an die Adresseneingänge des Speichers Io8 übertragen wird, und darüberhinaus wird mittels der letzten drei Eingänge des Speichers RAM Io8 die Zahl gespeichert, entsprechend der Abstimmkorrektur (beispielsva.se die Zahl 5, wenn die Taste + einmal betätigt worden ist, bevor der Speicherschritt erfolgte).

Wenn nach einer entsprechenden Zeitperiode der Schnellzugriffsspeicher RAM Io8 diese Informationen gespeichert hat, kehren automatisch die letzten sieben Ausgänge der Einheit Io4 auf Null zurück, so daß der Schnellzugriffsspeicher RAM Io8 gesperrt wird und darüberhinaus liegt ein Impuls auf dem fünfzehnten Ausgang für die Wiederherstellung des Ausgangs von Zähler 113 auf den Vorgabezählstand von 4.

Wenn nun ein anderes Paar von bezifferten Tasten des Tastenfeldes lol betätigt wird, wird das Gerät auf die entsprechende Frequenz abgestimmt (d.h. der Vorgang II

709821/0724

läuft wieder ab). Es ist demgemäß möglich/ die Abstimmung mittels der Tasten + oder - zu korrigieren und falls erwünscht, kann der neue Kanal mit der Abstimmkorrektur in einer anderen Adresse des Schnellzugriff sspeichers RAM I08 gespeichert werden.

Es ist demgemäß möglich bis zu loo unterschiedliche Kanäle (qo-99) auszuwählen und bis zu zehn von ihnen zu speichern (in den Adressen ο bis 9 in dem Schnellzugriffsspeicher RAM Io8).

IV) - Durch Betätigung derιTaste D kann nun die Schaltungsanordnung wieder in den Zustand gemäß Absatz I zurückgeführt werden.

Durch darauffolgendes Niederdrücken einer der bezifferten Tasten des Tastenfeldes IbI, beispielswa.se der Taste mit der Ziffer 3/ liefert die Steuereinheit Io4 die folgenden Ausgänge:

die ersten 8 Ausgänge sind isoliert; das Digit entsprechend der betätigten Taste (z.B. 3) erscheint auf der dritten Gruppe von vier Ausgängen;

auf dem dreizehnten, vierzehnten und fünfzehnten Ausgängen liegen die gleichen Signale wie im Falle I, d.h. ¹¹I", ¹M", sowie ein kurzer Impuls.

Unter diesen Bedingungen werden die beiden Pufferkreise Io9 und 122 beide gesperrt; alle Informationen der Einheit 128. und des Zählers 126 werden von dem Speicher Io8 geliefert, der für die Ausgabe entsperrt ist, diese Informationen sind jene, d^Ae vorher in gespeichert waren für die ausgewählte 7·" res se, die in

709821 /0724

diesem Falle die dritte ist. Demgemäß wird der Fernsehempfänger auf den Kanal 12 abgestimmt/ dessen Zahl außerdem durch den Anzeiger I06 wiedergegeben wird, wobei die Abstimmkorrektur zu irgendeiner Zeit früher bewirkt worden war. An dieser Stelle kam eine andersbezifferte Taste des Tastenfeldes l.ol betätigt werden, woraufhin der Schnellzugriffsspeicher RAM I08 neue Informationen zur Einheit 128 und zum Zähler 126 überträgt, um die Abstimmung des Kanals zu bewirken, der entsprechend gespeichert worden war.

V) - Die Auswahl der Kanäle, die im Speicher Io8 gespeichert sind, kann jedoch auch in der folgenden abweichenden Weise bewirkt werden. Durch Betätigung der Taste + (oder der Taste -) des Tastenfeldes lol erhöht sich der Zählstand des Zählers 113 um eine Einheit, (oder verringert sich um eine Einheit) und mittels des Gatters Io3 wird der Pufferkreis Io9 entsperrt. Darüberhinaus wird mittels der Verbindung vom Ausgang des Gatters Io3 zur Einheit Io4 die dritte Gruppe der Ausgänge dieser Einheit Io4 isoliert. Dementsprechend empfängt der Speicher RAM Io8 an den Andresseneingangen, die Zahl, die vom Zähler 113 gebildet wird, beispielsweise die Nummer 5, und liefert im Ausgang, die Informationen des Kanals, die. unter dieser Adresse 5 gespeichert sind.

Durch mehrmiiges Betätigen der Taste + (oder -) ist es möglich automatisch sequentiell die zehn Adressen des Speichers RAM Io8 zu durchlaufen, dh. sukzessiv die zehn gespeicherten Kanäle durchzustimmen.

Der Ausgang des Zählers 113 stoppt nicht mehr bei 7 oder bei 0, da, wenn der 13. Ausgang der Staiereinheit Io4 beim Pegel 1 ist (d.h.. der Speicher RAM Io8 für die Ausgabe, vorgesehen ist), die Gatter 112 und 124

709821/0724

immer ein Signal mit Pegel "1" liefern, so daß die Gatter .115: und 117 jeweils blockiert sind. Die Zahl, geliefert, von dem Zähler 113 bleibt am Adresseneingang des Speichers RAM Io8 selbst nach Loslassen der Tasten + oder - (und entsprechender Sperrung des Pufferkreises Io9), da der Kreis sich selbst hält, wofür entsprechende Komponenten in der Einheit. Io4 vorgesehen sind.

Zur Verdeutlichung gibt die folgende Tabelle noch einmal eine Rekapitulation der verschiedenen oben beschriebenen Fälle wieder.

Fall	Ausgänge Einheit 13.	der Io4 1.4.	Speicher gesetzt .' .für:	RAM Io8 ent sperrt:	Entsperrung Io3 . Io9	nein	der Kreise 122
II	O	O	Eingabe	nein	nein	nein	ja
III	O	1	Eingabe	ja	nein		ja
I-IV						X
-V	1	1	Ausgabe	ja	ja	nein

(x) Entsperrung erfolgt durch Betätigung einer der Tasten + oder -.

Die Schaltungsanordnung gemäß der Erfindung bietet demgemäß erhebliche Bequemlichkeit für den Benutzer, da zum Durchprüfen, der verschiedenen Kanäle gespeichert im Speicher RAM 168 es genügt, die Tasten + oder - zu betätigen.

Aus der vorstehenden Beschreibung ergeben sich deutlich die Vorteile der Schaltungsanordnung gemäß der Erfindung; an dem Ausführungsbeispiel können natürlich im Rahmen der Fachkenntnisse von jedem Fachmann zweckmäßige Variationen vorgenommen werden, ohne vom Grundgedanken der Erfindung abzuweichen.

709821/0724

es ist z.B. möglich, zum Zähler 113 ein Signal mit Taktfrequenz zu übertragen, abgeleitet beispielsweise aus einer Division der Frequenz erzeugt von Schaltkreis 135, und eine Entsperrung so. vorzusehen, daß das Signal des Eingangszählers 113 nur dann erreicht,wenn der Ausgang des Gatters 121 auf hohem Pegel liegt. Auf diese Weise, vergrößert sich so lange die Taste + niedergedrückt wird, der Ausgang des Zählers 113 und so lange die Taste - gedrückt wird, wird der Zählstand verringert. Dies erfolgt bis zum Wert 7 bzw. 0, wenn eine Direktwahl durchgeführt wird (im Fall II, Korrektur der Abstimmung); wenn eine indirekte Kanalwahl bewirkt wird, (Fall V, automatischer Suchlauf) ändert sich der Ausgang des Zählers 113 stattdessen, kontinuierlich und zyklisch von 9 bis ο in der einen oder anderen Richtung, so lange man die Taste + bzw. - niederdrückt.

Patentansprüche:

709821/0724

Claims

PATENTANSPRÜCHE :

lJ Schaltungsanordnung für die Auswahl der Ab-Stimmung auf ein Funksignal in einem Signalempfänger, insbesondere auf ein Fernsehsignal, welche Schaltungsanordnung einen Speicherkreis, umfaßt mit edier Mehrzahl von Speicherzellen für die Speicherung in Digitalform von Informationen bezüglich einer Mehrzahl von abstimmbaren Signalen, dadurch gekennzeichnet, daß die Schaltungsanordnung erste Schaltungskomponenten umfaßt für die sequentielle Abtastung der Zellen des Speicherkreises und für die Ableitung der gespeicherten Informationen für die gewünschte Auswahl des Signals.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Schaltungskomponenten einen elektronischen Zähler und logische Steuerkreise umfassen, für den Speicherkreis.
3. Schaltungsanordnung" nach Anspruch 2, dadurch gekennzeichnet, daß sie Logikschaltkreise umfaßt, die ausgebildet sind für die Ausnutzung des Zählers für mindestens eine zweite Funktion.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Zähler ein Vorwärts-Rückwärtsbinärzähler ist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Zähler ein an seinem Ausgang VierBits liefernder Zähler ist.
6. Schaltungsanordnung nach einem der Ansprüche

70982 1/0724 original inspected

2 bis 5, dadurch gekennzeichnet, daß sie Logikschaltkreise tunfaßt, die aktivierbar sind durch manuell betätigbare Tasten für die Veränderung des Zählerzählstandes, um jeweils eine Einheit.
7. Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß an dem Eingang des Zählers durch manuelle Betätigung einer Taste ein Taktsignal vorgegebener Frequenz anlegbar ist, wobei der Ausgang des Zählers jedesmal um eine Einheit zunimmt, (oder progressiv abnimmt) , solange die Taste betätigt ist.
8. Schaltungsanordnung nach einem der Ansprüche 2 bis 7, bei der ein Teil in Digitalform in jeder Zelle des Speicherkreises gespeicherten Information einer Zahl entspricht, die eine manuelle Korrektur der Abstimmung repräsentiert, dadurch gekennzeichnet, daß die Schaltungsanordnung zweite Schaltkreiskomponenten umfaßt für die Ableitung der Korrekturzahl mittels des Zählers in einer Abstimmkorrekturstufe, die der Stufe der Auswahl mittels der ersten S chaltungskomponenten voraus geht.
9. Schaltungsanordnung nach Anspruch 8, soweit abhängig von einem der Ansprüche 2-5, dadurch gekennzeichnet, daß sie ein Tastenfeld (lol) mit mindestens zehn Tasten (oder Sensoren) mit der Bezifferung ο bis 9 umfaßt, mindetens eine Taste (oder einen Sensor) verbunden mit einem Steuerkreis (115,117) für den Zähler (113) um diesen auf Kommando vorwärts oder rückwärts zählen zu lassen und eine Umschalttaste (oder Sensor) verbunden mit Logikschaltkreisen für die Umschaltung von einem Direktwahlzu-

709821/0724

stand in dem die Abstimmung auf ein Signal wählbar ist. durch Bildung einer Zahl aus zwei Digits mittels der bezifferten Tasten und in dem der Zähler wirksam ist für die Modifikation, in den Informationen, der die Abstimmkorrektur repräsentierenden Zahl, auf einen indirekten Wählzustand mittels der ersten Schaltungskomponenten, in welchem die Abstimmung auf ein Signal, dessen Informationen vorher in dem Speicherkreis gespeichert worden waren wählbar ist, durch Betätigung einer der bezifferten Tasten und in welchem Zustand der Zähler wirksam ist, für die sukzessive Abtastung der Zellen des Speicherkreises.

lo. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Schaltungsanordnung dritte Schaltungskomponenten umfaßt für die Sperrung eines Steuer- oder Zählerlaubnissignals für den Zähler in dem Zustand, in dem dieser die Abstimmkorrekturzahl liefert, wenn der vom Zähler erreichte Zählstand beim Aufwärts- oder Abwärtszählen vorgegebenen Zahlen entspricht, welchen dritten Schaltungskomponenten inaktiv sind, während des Zustand, in dem der Zähler über die ersten Schaltungskomponenten für die Auswahl der Signale wirksam ist.

0 9821/072