DE2652185C2 - - Google Patents
Info
- Publication number
- DE2652185C2 DE2652185C2 DE2652185A DE2652185A DE2652185C2 DE 2652185 C2 DE2652185 C2 DE 2652185C2 DE 2652185 A DE2652185 A DE 2652185A DE 2652185 A DE2652185 A DE 2652185A DE 2652185 C2 DE2652185 C2 DE 2652185C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- counter
- input
- frequency
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
Die Erfindung betrifft eine Abstimmschaltung für einen Fernsehemp
fänger mit den im Oberbegriff des Patentanspruchs 1 genannten Merk
malen. Eine solche Schaltung ist durch die Veröffentlichung "Digitales
Abstimmsystem mit direkter Kanal- und Programmwahl" von Seidler
und v. Vignau, 3. Jahrestagung der FKTG e. V. 1975, bekanntgeworden.
Bei der bekannten Schaltungsanordnung ist vorgesehen, daß nach der
Grobabstimmung, die digital erfolgt, eine automatische Feinabstimmung
vorgenommen wird, wofür die übliche AFC-Schaltung Verwendung findet.
Diese benötigt einige Zeit und läßt sich auch nicht vom Benutzer des
Empfängers beeinflussen.
Aufgabe der Erfindung ist es, die Abstimmschaltung dahingehend zu
verbessern, daß trotz Feinabstimmung ein schneller und genauer Such
lauf möglich ist.
Die Lösung gemäß der Erfindung ist im kennzeichnenden Teil des Pa
tentanspruchs 1 definiert. Demgemäß erfolgt die Feinabstimmung digi
tal und nur einmal durch den Benutzer des Geräts selbst, wobei auch
Verfälschungen der empfangenen Frequenzen infolge Reflexionen und
dergleichen Berücksichtigung finden können, und die Daten werden zu
sammen mit denen der Grobabstimmung abgespeichert und ausgelesen.
Es ist anzumerken, daß die digitale Abspeicherung der Feinabstimmda
ten nach Eingabe durch den Benutzer des Geräts durch das Ältere Pa
tent 26 45 833 geschützt ist.
Die Unteransprüche betreffen vorteilhafte und bevorzugte Weiterbil
dungen des im Anspruch 1 definierten Konzepts.
Ein Ausführungsbeispiel des Gegenstandes der Erfindung ist in der
Zeichnung dargestellt und wird nachstehend im einzelnen
erläutert.
Die Zeichnung zeigt ein Tastenfeld 101 mit zehn Tasten oder Sensoren, die
mit 0-9 beziffert sind, und darüberhinaus vier zusätzliche Tasten oder
Sensoren, die durch die Bezeichnungen D, M, + -, markiert sind.
Jede der zehn Tasten 0 bis 9 ist mit dem Eingang eines
Dezimal-Binärwandlers 102 verbunden, der als Ausgänge vier Leiter
aufweist, auf denen die Information entsprechend der Zahl der
niedergedrückten Taste im Binärkode erscheint.
Diese vier Leiter, zusammen mit zwei Leitern, die an die Tasten D und M
angeschlossen sind, und mit einem weiteren Ausgangsleiter von einem
Und-Gatter 103, gelangen zu einer Steuereinheit 104, die eine Mehrzahl von
Logikschaltkreisen umfaßt, welche in noch zu beschreibender Weise die
Eingangssignale verarbeiten; diese Einheit 104 kann beispielsweise von der
Bauart sein, die in der oben erwähnten italienischen Patentanmeldung
69579-A/75 beschrieben ist. Die Steuereinheit 104 besitzt 15
Ausgangsleiter, von denen die ersten acht verbunden sind mit den Eingängen
von:
- - einem Schaltungswandler 105, mittels dem die im BCD-Kode vorliegenden Daten in Binärkode gewandelt werden; dieser Wandler wandelt zwei Binärzahlen (von jeweils vier Bit), die er empfängt, in eine einzige Binärzahl (von 7 Bit) unter entsprechender Wichtung,
- - einem Doppel-Siebensegmentanzeiger 106 über einen Doppel-Siebensegment-Binärwandler 107 und acht der zwölf Eingänge-Ausgänge eines Random-Speichers 108 mit zehn Speicherzellen von zwölf Bit und vorzugsweise nicht-flüchtiger Bauart.
Die folgenden vier Leiter (dritte Gruppe von vier), die aus der
Steuereinheit 104 kommen, sind verbunden mit vier Adresseneingängen des
Speichers 108; diese vier Adresseneingänge sind außerdem mit vier Ausgängen
eines Pufferkreises 109 verbunden, der einen Entsperreingang CE (Chip
Enable) aufweist, verbunden mit dem Ausgang des Gatters 103; dieser
Pufferschaltkreis 109 kann am einfachsten durch vier Und-Gatter dargestellt
werden.
Die verbleibenden drei aus der Steuereinheit 104 kommenden Leiter sind
verbunden:
- - der erste mit einem Eingang des Und-Gatters 103, mit dem Eingabe-Ausgabe-Eingang (R/W) des Speichers 108, mit dem Eingang eines Invertgatters 111 und schließlich mit einem Eingang eines Oder-Gatters 112, das vier Eingänge aufweist;
- - der zweite mit dem Entsperreingang CE des Speichers 108;
- - und der dritte mit dem Rücksetzeingang R eines Vier-Bit-Zählers 113, der von 0-9 aufwärts-abwärts zählen kann.
Die Taste + des Tastenfeldes 101 ist über eine Leitung 114 mit einem
Eingang eines Und-Gatters 115 verbunden; die Taste - ist über einen Leiter
16 mit einem Eingang eines Und-Gatters 117 verbunden. Die Ausgänge der
Gatter 115 und 117 sind verbunden mit zwei Eingängen SET 118 bzw. RESET 119
eines bistabilen Multivibrators 120 und außerdem mit den zwei Eingängen
eines Oder-Gatters 121. Ein Ausgang des Multivibrators 120 ist verbunden
mit einem Zählinvertiereingang U/D (UP-DOWN) des Zählers 113; der Ausgang
des Gatters 121 ist verbunden mit dem zweiten Eingang des Gatters 103 und
mit dem Takteingang des Zählers 113. Die vier Ausgänge des Zählers 113 sind
verbunden mit den Eingängen sowohl des Pufferkreises 109 als auch eines
weiteren gleichen Pufferkreises 122. Auch der Pufferkreis 122 besitzt einen
Entsperreingang CE, der verbunden ist mit dem Ausgang des Invertiergatters
111, welcher Ausgang auch verbunden ist mit einem Eingang eines
Viereingangs-Nand-Gatters 124.
Der Pufferkreis 122 besitzt drei Ausgänge entsprechend dem höchststelligen
Eingang (einer ist frei), welche mit den verbleibenden Eingängen sowohl des
Gatters 112 als auch des Gatters 124 verbunden sind. Der Ausgang des
Nicht-Und-Gatters 124 ist verbunden mit dem zweiten Eingang des Und-Gatters
115. Der Ausgang des Oder-Gatters 112 ist verbunden mit dem zweiten Eingang
des Und-Gatters 117.
Die drei Ausgänge des Pufferkreises 122 sind außerdem verbunden mit drei
der verbleibenden Eingänge/Ausgänge des Speichers 108. Die beiden
niederstelligen Ausgänge des Puffers 122 sind außerdem verbunden mit zwei
(den niederstelligen) von zwölf Eingängen eines
Zwölf-Bit-Binärzählerteilers 126; der dritte Ausgang des Pufferkreises 122
ist außerdem verbunden mit einem Eingang 127 einer Verarbeitungseinheit
128, die eine Mehrzahl von Logikkreisen umfaßt, sowie einen
Addierschaltkreis, dessen Betrieb später erläutert wird. Diese
Verarbeitungseinheit 128 kann zweckmäßigerweise die Ausbildung gemäß der
italienischen Patentanmeldung 69771-A/75 haben. Die sieben Ausgänge des
Umsetzers 105 sind zu ebensovielen Eingängen der Verarbeitungseinheit 128
geführt, die zehn Ausgänge besitzt, verbunden mit den verbleibenden zehn
höherstelligen Eingängen des Zählers 126. Ein spannungsgesteuerter
Oszillator VCO 130 liefert zu dem (nicht dargestellten) Tuner eine
Hilfsfrequenzschwingung f₀ für die Frequenzumsetzung und speist außerdem
einen Frequenzteiler 131, der eine Untersetzung im Verhältnis 256 : 1
bewirkt.
Am Ausgang des Teilers 131 steht eine Frequenz f, die als Taktsignal am
Zählerteiler 126 liegt, der an seinem Ausgang ein Frequenzsignal F/N führt,
mit N als der Zahl im Binärkode, die an den zwölf Eingängen des
Zählerteilers 126 liegt. Der Ausgang des Zählers 126 ist mit einem ersten
Eingang 132 eines Phasenkomparators 133 verbunden, an dessen zweiten
Eingang 134 von einem Schaltkreis 135 an sich bekannter Bauart eine
Frequenzbezugsschwingung f r liegt. Der Schaltkreis 135 kann beispielsweise
einen Zeilenfrequenzoszillator umfassen, abgestimmt durch die
Zeilensynchronisierimpulse, gefolgt von einem Frequenzteiler, der
beispielsweise im Verhältnis 16 : 1 untersetzt.
Der Ausgang des Komparators 133 ist verbunden mit dem Eingang des
Oszillators 130, dessen Frequenz f₀ er derart steuert, daß man
f/N = f r
erhält, und mit den angenommenen Daten demgemäß
f₀ = 256 · N · f r (1)
Die Verarbeitungseinheit 128 hat weitere zwei Ausgänge 140 und 141, welche
zum Tuner die Informationen bezüglich der Bandänderung übertragen.
Die Wirkungsweise der insoweit beschriebenen Schaltungsanordnung wird
nachstehend erläutert.
Die Steuereinheit 104 umfaßt eine Mehrzahl von Logikschaltkreisen, die die
verschiedenen Eingangssignale derart verarbeiten, daß in den verschiedenen
Betriebsstufen, die nachfolgend aufgelistet werden, die folgenden
Ausgangssignalpegel erscheinen:
- I) - Beim Einschalten des Empfängers:
- - "Null" an allen ersten zwölf Ausgängen;
- - "Eins" auf dem dreizehnten Ausgang (der Speicher 108 gelangt damit in den Ausgabezustand, und der Pufferkreis 122 wird ge sperrt;
- - "Eins" auf dem vierzehnten Ausgang (der Speicher 108 wird entsperrt);
- - ein Impuls auf dem fünfzehnten Ausgang, der veranlaßt, daß der Ausgang des Zählers 113 den Wert annimmt, der gesetzt worden ist und der gleich vier ist.
- II) - Bei Betätigung der Taste D und danach eines Paares der bezifferten Tasten des Tastenfeldes 101 (beispielsweise der Taste mit der Ziffer 1 und dann der Taste mit der Ziffer 2), wobei die Signale entsprechend diesen beiden Ziffern oder Digits an der Steuereinheit 104 nacheinander über den Wandler 102 eintreffen:
- - Das Digit (im Binärkode) entsprechend der ersten bezifferten Taste, die betätigt worden ist (im Beispiel 1) erscheint auf den ersten vier Ausgängen;
- - Das Digit (im Binärkode) entsprechend der zweiten bezifferten Taste, die betätigt worden ist (im Beispiel 2), erscheint an den zweiten vier Ausgängen, darüberhinaus liegt vor:
- - "Null" an der dritten Gruppe der vier Ausgänge;
- - "Null" auf dem dreizehnten und vierzehnten Ausgang (der Speicher 108 wird gesperrt und der Pufferkreis 122 wird entsperrt);
- - ein Rücksetzimpuls auf dem fünfzehnten Ausgang, der veranlaßt, daß der Ausgang des Zählers 113 den Wert +4 annimmt.
An dieser Stelle wird der Oszillator VCO 130 durch die Regelschleife,
gebildet von den Kreisen 131, und 126, 133 und 130, veranlaßt, eine
Schwingungsfrequenz f₀ zu liefern, gegeben durch die Beziehung (1), d. h.
mit der theoretisch für den Kanal 12 erforderlichen Frequenz. Die Einheit
128 empfängt die Zahl 12 im Binärkode vom Umsetzer 105, und
darüberhinaus liefert der Zähler 113 im Ausgang die Zahl 4; die Einheit 128
empfängt deshalb, über den Pufferkreis 122, der entsperrt ist, eine
zusätzliche "1" am Eingang 127; die Einheit 128, welche im Ausgang eine
Zahl geeignet für jeden Kanal liefert, liefert für den Kanal 12 die Zahl
263 (vgl. die vorerwähnte italienische Patentanmeldung 59771-A/75), welche
im Binärkode an den zehn höchststelligen Eingängen des Zählerteils 126
eintrifft. Dieser Zähler 126 wird demgemäß so gesetzt (da er auch zwei
Nullen vom Pufferkreis 122 empfängt), daß er durch die Zahl N = 263 × 4 =
1052 dividiert. Aus der Beziehung (1) ergibt sich demgemäß, daß mit
wird, was
mit Vorgabe der Zwischenfrequenz des Empfängers auf einen Wert von 38,75
MHz gerade die theoretische Frequenz des Oszillators 130 ist, die notwendig
ist, damit der Kanal 12 empfangen wird, dessen Videoträger die Frequenz von
224,25 MHz hat.
Das Gerät ist demgemäß auf die theoretische, dem Kanal 12 zugeordnete
Frequenz abgestimmt.
Wenn es erforderlich ist, eine Korrektur der Abstimmung zu bewirken, genügt
es, die Taste + oder die Taste - des Tastenfeldes 101 zu drücken. Durch
Betätigung der Taste + gelangt ein Signal an das Und-Gatter 115, das
entsperrt ist durch den Ausgang mit Pegel "1" von Nand-Gatter 124, so daß
der Zähler 113 den Zählstand um eine Einheit erhöht, d. h. sein Ausgang
springt von vier auf fünf; durch Betätigung der Taste - gelangt ein Signal
an das Und-Gatter 117, das ebenfalls durch den Ausgang mit Pegel "1" des
Oder-Gatters 112 entsperrt ist, und der Zähler 113 verringert seinen
Zählstand um eine Einheit, springt demgemäß auf drei. Demgemäß gelangt
über den Pufferkreis 122 der Ausgang des Zählers, geändert um eine Einheit,
an die Einheit 128 und an den Zählerteiler 126, wobei die Zahl N
entsprechend vergrößert oder verringert wird um eine Einheit. Im Ergebnis
verändert sich die Frequenz f₀ zunehmend oder abnehmend um 0,25 MHz
Die Gatter 115, 117, 112 und 124 verhindern, daß der Zähler 113 über 7
zählt oder unter Null zählt, um plötzliche Sprünge der Abstimmung zu
vermeiden. Wenn nämlich der Ausgang des Zählers 113 beim Wert 7 liegt,
springt der Ausgang des Nand-Gatters 124 auf den Wert Null, so daß das
Gatter 115 blockiert wird, womit die Wirkung weiterer Impulse auf der
Leitung 114 zur Erhöhung des Zählstandes gesperrt wird.
Wenn andererseits der Ausgang des Zählers 113 beim Wert Null ist, springt
der Ausgang des Oder-Gatters 112 auf Null, und das Gatter 117 wird
blockiert, womit die Wirkung weiterer Impulse auf der Leitung 116 im Sinne
einer Zählstandsverringerung gesperrt wird.
- III) - Wenn man nun die Taste M betätigt und dann eine bezifferte Taste, beispielsweise die Taste 3, liefert die Steuereinheit 104, wenn sie dieses Signal empfängt, an ihrem Ausgang: auf den ersten und zweiten vier Ausgängen immer noch dasselbe Digit wie zuvor, d. h. 1 bzw. 2;
- - auf den dritten und vierten vier Ausgängen das Digit der ent sprechend zuletzt betätigten Taste, d. h. 3;
- - "Null" auf dem dreizehnten Ausgang (der Pufferkreis 122 ist entsperrt) und auf dem fünfzehnten Ausgang (der Ausgang des Zählers 113 wird nicht verändert);
- - "Eins" auf dem vierzehnten Ausgang (der Speicher 108 wird ent sperrt zwecks "Eingabe").
Die Zahl 12, welche an den ersten acht Eingänge des Speichers 108 liegt,
wird demgemäß auf der Adresse drei gespeichert, wobei die Zahl 3 von der
Steuereinheit 104 an die Adresseneingänge des Speichers 108 übertragen
wird, und darüberhinaus wird mittels der letzten drei Eingänge des
Speichers 108 die Zahl entsprechend der Abstimmkorrektur (beispielsweise
die Zahl 5, wenn die Taste + einmal betätigt worden ist, bevor der
Speicherschritt erfolgt, gespeichert.)
Wenn nach einer entsprechenden Zeitperiode der Speicher 108 diese
Information gespeichert hat, kehren automatisch die letzten sieben Ausgänge
der Einheit 104 auf Null zurück, so daß der Speicher 108 gesperrt wird, und
darüberhinaus liegt ein Impuls auf dem fünfzehnten Ausgang für die
Wiederherstellung des Ausgangs von Zähler 113 auf den Vorgabezählstand von
4.
Wenn nun ein anderes Paar von bezifferten Tasten des Tastenfeldes 101
betätigt wird, wird das Gerät auf die entsprechende Frequenz abgestimmt
(d. h. der Vorgang II läuft wieder ab). Es ist demgemäß möglich, die
Abstimmung mittels der Tasten + oder - zu korrigieren und, falls erwünscht,
kann der neue Kanal mit der Abstimmkorrektur in einer anderen Adresse des
Speichers 108 gespeichert werden.
Es ist demgemäß möglich, bis zu 100 unterschiedliche Kanäle (00-99)
auszuwählen und bis zu zehn von ihnen zu speichern (unter den Adressen 0
bis 9 in dem Speicher 108).
- IV) - Durch Betätigung der Taste D kann nun die Schaltungsanordnung wieder in den Zustand gemäß Absatz I zurückgeführt werden.
- - Durch darauffolgendes Niederdrücken einer der bezifferten Tasten des Tastenfeldes 101, beispielsweise der Taste mit der Ziffer 3, liefert die Steuereinheit 104 die folgenden Ausgänge:
- - die ersten acht Ausgänge sind isoliert;
- - das Digit entsprechend der betätigten Taste (z. B. 3) erscheint auf der dritten Gruppe von vier Ausgängen;
- - auf dem dreizehnten, vierzehnten und fünfzehnten Ausgängen liegen die gleiche Signale wie im Falle I, d. h. "1", "1", sowie ein kurzer Impuls.
Unter diesen Bedingungen werden die beiden Pufferkreise 109 und 122 beide
gesperrt; alle Informationen der Einheit 128 und des Zählers 128 werden von
dem Speicher 108 geliefert, der für die Ausgabe entsperrt ist; diese
Informationen sind jene, die vorher gespeichert waren für die ausgewählte
Adresse, die in diesem Fall die dritte ist. Demgemäß wird der
Fernsehempfänger auf den Kanl 12 abgestimmt, dessen Zahl außerdem durch
den Anzeiger 106 wiedergegeben wird, wobei die Abstimmkorrektur zu
irgendeiner Zeit früher bewirkt worden war. An dieser Stelle kann eine
andersbezifferte Taste des Tastenfeldes 101 betätigt werden, woraufhin der
Speicher 108 neue Informationen zur Einheit 128 und zum Zähler 126
überträgt, um die Abstimmung des Kanals zu bewirken, der entsprechend
gespeichert worden war.
- - Die Auswahl der Kanäle, die im Speicher 108 gespeichert sind, kann jedoch auch in der folgenden abweichenden Weise bewirkt werden. Durch Betätigung der Taste + (oder der Taste -) des Tastenfeldes 101 erhöht sich der Zählstand des Zählers 113 um eine Einheit (oder verringert sich um eine Einheit), und mittels des Gatters 103 wird der Pufferkreis 109 entsperrt. Darüberhinaus wird mittels der Verbindung vom Ausgang des Gatters 103 zur Einheit 104 die dritte Gruppe der Ausgänge dieser Einheit 104 isoliert. Dementsprechend empfängt der Speicher 108 an den Adresseneingängen die Zahl, die vom Zähler 113 gebildet wird, beispielsweise die Nummer 5, und liefert im Ausgang die Informationen des Kanals, die unter dieser Adresse 5 gespeichert sind.
Durch mehrmaliges Betätigen der Taste + (oder -) ist es möglich,
automatisch sequentiell die zehn Adressen des Speichers 108 zu durchlaufen,
d. h. sukzessiv die zehn gespeicherten Kanäle durchzustimmen.
Der Ausgang des Zählers 113 stoppt nicht mehr bei 7 oder bei 0, da, wenn
der 13. Ausgang der Steuereinheit 104 beim Pegel 1 ist (d. h. der Speicher
108 für die Ausgabe vorgesehen ist) die Gatter 112 und 124 immer ein Signal
mit Pegel "1" liefern, so daß die Gatter 115 und 117 jeweils blockiert
sind. Die Zahl, geliert von dem Zähler 113 bleibt am Adresseneingang des
Speichers 108 selbst nach Loslassen der Tasten + oder - (und entsprechender
Sperrung des Pufferkreises 109), da der Kreis sich selbst hält, wofür
entsprechende Komponente in der Einheit 104 vorgesehen sind.
Zur Verdeutlichung gibt die folgende Tabelle noch einmal eine
Rekapitulation der verschiedenen oben beschriebenen Fälle wieder:
Die Schaltungsanordnung gemäß der Erfindung bietet demgemäß erhebliche
Bequemlichkeiten für den Benutzer, da es genügt, zum Durchprüfen der
verschiedenen Kanäle, gespeichert im Speicher 108, die Tasten + oder - zu
betätigen.
Aus der vorstehenden Beschreibung ergeben sich deutlich die Vorteile der
Schaltungsanordnung gemäß der Erfindung; an dem Ausführungsbeispiel können
natürlich im Rahmen der Fachkenntnisse von jedem Fachmann zweckmäßig
Variationen vorgenommen werden, ohne vom Grundgedanken der Erfindung
abzuweichen.
Es ist z. B. möglich, zum Zähler 113 ein Signal mit Taktfrequenz zu
übertragen, abgeleitet beispielsweise aus einer Division der Frequenz,
erzeugt von Schaltkreis 135, und eine Entsperrung so vorzusehen, daß das
Signal den Eingangszähler 113 nur dann erreicht, wenn der Ausgang des
Gatters 121 auf hohem Pegel liegt. Auf diese Weise vergrößert sich, solange
die Taste + niedergedrückt wird, der Ausgang des Teilers 113, und solange
die Taste - gedrückt wird, wird der Zählstand verringert. Dies erfolgt bis
zum Wert 7 bzw. 0, wenn eine Direktwahl durchgeführt wird (im Fall II,
Korrektur der Abstimmung); wenn eine indirekte Kanalwahl bewirkt wird,
(Fall V, automatischer Suchlauf) ändert sich der Ausgang des Zählers 113
stattdessen kontinuierlich und zyklisch von 9 bis 0 in der einen oder
anderen Richtung, solange man die Taste + bzw. - niederdrückt.
Claims (5)
1. Abstimmschaltung für einen Fernsehempfänger, umfassend:
- - einen lokalen frequenzsteuerbaren Oszillator,
- - einen Teilerschaltkreis, dem ein Ausgangssignal des Oszillators zugeführt wird und dessen Ausgangssignal mittels einer Regelschleife die Frequenz des Oszillators steuert, wobei der Teilerschaltkreis auf unterschiedliche Divisoren programmierbar ist,
- - Speicherschaltkreise für erste numerische Daten entsprechend den Divisoren, die zu empfangbaren Sendefrequenzen der jeweils anwendbaren Sendenorm gehören,
- - Schaltkreise zum sequentiellen Auslesen der Speicherschaltkreise, und
- - Mittel für die Feinabstimmung der Oszillatorfrequenz,
dadurch gekennzeichnet, daß Speicherschaltkreise für zweite numeri
sche Daten entsprechend der Feinabstimmung vorgesehen sind, die zu
sammen mit den ersten Daten sequentiell auslesbar sind, und daß die
zweiten Daten mittels für den Benutzer zugänglicher Eingabeorgane
modifizierbar und abspeicherbar sind.
2. Schaltung nach Anspruch 1, gekennzeichnet durch einen Adressen
zähler für die Speicherschaltkreise , an dessen Zähleingang durch manuelle
Betätigung einer Taste ein Taktsignal vorgegebener Frequenz
anlegbar ist, um den Zählstand um jeweils eine Einheit zu inkremen
tieren oder dekrementieren, solange die Taste betätigt ist.
3. Schaltung nach Anspruch 2, gekennzeichnet durch ein vom Benutzer
betätigbares Umschaltorgan, in dessen einer Schaltposition die zwei
ten numerischen Daten mittels des Zählers modifizierbar und abspei
cherbar sind und in dessen anderer Schaltposition abgespeicherte Da
ten abrufbar sind.
4. Schaltung nach einem der vorangehenden Ansprüche, dadurch gekenn
zeichnet, daß dieselben Eingabeorgane in einem Abstimmodus für die
Feinabstimmung, in einem Suchlaufmodus für das sequentielle Auslesen
der Daten vorgesehen sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT69823/75A IT1050947B (it) | 1975-11-17 | 1975-11-17 | Circuito di selezione di segnali |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2652185A1 DE2652185A1 (de) | 1977-05-26 |
DE2652185C2 true DE2652185C2 (de) | 1989-03-16 |
Family
ID=11312914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762652185 Granted DE2652185A1 (de) | 1975-11-17 | 1976-11-16 | Schaltungsanordnung fuer die auswahl von funksignalen |
Country Status (6)
Country | Link |
---|---|
US (1) | US4261055A (de) |
DE (1) | DE2652185A1 (de) |
FR (1) | FR2331919A1 (de) |
GB (1) | GB1540459A (de) |
IT (1) | IT1050947B (de) |
NL (1) | NL189105C (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828968B2 (ja) * | 1977-08-31 | 1983-06-20 | ソニー株式会社 | Pll方式周波数シンセサイザチュ−ナ |
IT1091632B (it) | 1977-12-30 | 1985-07-06 | Indesit | Disposizione circuitale per sintonizzare un segnale tra una pluralita di segnali radioelettrici |
JPS5919496B2 (ja) * | 1978-04-03 | 1984-05-07 | シャープ株式会社 | 周波数カウンタ |
IT1107168B (it) * | 1978-06-26 | 1985-11-25 | Indesit | Perfezionamenti a dispositivi pr la selezione di un segnale |
IT1159686B (it) * | 1978-05-22 | 1987-03-04 | Indesit | Televisore |
JPS598966B2 (ja) * | 1979-04-10 | 1984-02-28 | 株式会社東芝 | テレビジヨン受像機の制御装置 |
AU533231B2 (en) * | 1979-06-22 | 1983-11-10 | Sony Corporation | Digital receiver tuning |
US4395777A (en) * | 1980-01-12 | 1983-07-26 | Sony Corporation | Double superheterodyne receiver |
US4423418A (en) * | 1981-06-18 | 1983-12-27 | Itek Corporation | Simulator of multiple electromagnetic signal sources such as in a radar signal field |
DE3216547C1 (de) * | 1982-05-04 | 1983-10-06 | Krautkraemer Gmbh | Verfahren und Schaltungsvorrichtung zum Erzeugen und Veraendern einer vorbestimmten Anzahl voneinander unabhaengiger Gleichspannungen |
US5045947A (en) * | 1989-05-31 | 1991-09-03 | Jack Beery | Television receiver having memory control for tune-by-label feature |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2211664A1 (de) * | 1972-03-10 | 1973-09-20 | Loewe Opta Gmbh | Abstimmeinheit fuer hochfrequenzempfangsgeraete |
JPS5627024B2 (de) * | 1973-01-09 | 1981-06-22 | ||
US3882400A (en) * | 1972-11-27 | 1975-05-06 | Sony Corp | Broadcast receiver |
JPS5325721B2 (de) * | 1973-11-07 | 1978-07-28 | ||
US3961261A (en) * | 1974-03-14 | 1976-06-01 | Tennelec, Inc. | Crystalless scanning radio receiver |
US3883807A (en) * | 1974-05-30 | 1975-05-13 | Motorola Inc | Tuning control system |
US3968440A (en) * | 1974-09-25 | 1976-07-06 | Texas Instruments Incorporated | Solid state television channel selection system |
US4081752A (en) * | 1975-05-30 | 1978-03-28 | Sanyo Electric Co., Ltd. | Digital frequency synthesizer receiver |
IT1047373B (it) * | 1975-10-16 | 1980-09-10 | Indesit | Disposizione per selezionare una frequenza ricevibile in un ricevitore di segnali |
GB1581525A (en) * | 1976-08-04 | 1980-12-17 | Plessey Co Ltd | Frequency synthesis control system |
-
1975
- 1975-11-17 IT IT69823/75A patent/IT1050947B/it active
-
1976
- 1976-11-04 GB GB45927/76A patent/GB1540459A/en not_active Expired
- 1976-11-16 DE DE19762652185 patent/DE2652185A1/de active Granted
- 1976-11-17 FR FR7634566A patent/FR2331919A1/fr active Granted
- 1976-11-17 NL NLAANVRAGE7612793,A patent/NL189105C/xx not_active IP Right Cessation
-
1979
- 1979-06-12 US US06/047,846 patent/US4261055A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2652185A1 (de) | 1977-05-26 |
FR2331919B1 (de) | 1982-10-01 |
GB1540459A (en) | 1979-02-14 |
FR2331919A1 (fr) | 1977-06-10 |
NL7612793A (nl) | 1977-05-20 |
IT1050947B (it) | 1981-03-20 |
US4261055A (en) | 1981-04-07 |
NL189105C (nl) | 1993-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2235938C3 (de) | Kanalwähler für Fernsehempfänger | |
DE2557856C3 (de) | Abstimmschaltung für Hochfrequenzempfangsgeräte | |
DE2735148A1 (de) | Mit frequenzsynthese arbeitende steueranordnung | |
DE2652185C2 (de) | ||
DE2623783A1 (de) | Ueberlagerungsempfaenger fuer mehrere frequenzbaender mit digital steuerbarem normalfrequenzgenerator | |
DE2460536C2 (de) | Tuner | |
DE2333851A1 (de) | Verfahren und anordnungen zur selbsttaetigen nachregelung der mit einer abstimmanordnunggeingestellten oszillatorfrequenz eines ueberlagerungsempfangsteils einer bild und/oder tonwiedergabeanordnung | |
DE2542061A1 (de) | Dekoder zum dekodieren von unterschiedlichen impulsfolgen | |
DE2631496A1 (de) | Superhet-empfaenger | |
DE2533072C3 (de) | Abstimmschaltung für Hochfrequenzempfangsgeräte | |
DE2145386C3 (de) | Kanalwähler | |
DE2922366C2 (de) | ||
DE3013699C2 (de) | Elektronische Kanalwählvorrichtung | |
DE2738802C3 (de) | Geregelte Abstimmschaltung für einen Hochfrequenz-Überlagerungsempfänger | |
DE2362854A1 (de) | Schaltungsanordnung zur digitalen frequenzanzeige in einem rundfunkgeraet | |
DE2406924C2 (de) | ||
DE2435279C2 (de) | Elektronischer Frequenzzähler | |
DE2241089C3 (de) | Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern | |
DE2650822C3 (de) | Abstimmschaltung für einen Überlagerungsempfänger | |
DE2558552B2 (de) | Empfänger mit einer Sendersuchlaufschaltung | |
DE2456005A1 (de) | Schaltungsanordnung zur ermittlung der zeitdauer empfangener schwingungen, insbesondere fuer eine ultraschallfernbedienung eines fernsehgeraetes | |
EP0014724B1 (de) | Automatische Abstimmschaltung mit einer Regelschleife für einen Hochfrequenz-Überlagerungsempfänger | |
DE2909323C1 (de) | Funkueberwachungsstation mit einem Spektralanalyseempfaenger | |
DE2552177A1 (de) | Mehrkanaliges funksende- und/oder -empfangsgeraet | |
DE2455991A1 (de) | Schaltungsanordnung zur auswertung empfangener schwingungen vorbestimmter frequenz in einer steuerschaltung, insbesondere fuer eine ultraschall-fernbedienung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: SOCIETA ITALIANA PER LO SVILUPPO DELL ELETTRONICA |
|
8128 | New person/name/address of the agent |
Representative=s name: SPARING, K., DIPL.-ING. ROEHL, W., DIPL.-PHYS. DR. |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |