DE2838104A1 - Speicherkreis fuer einen tuner - Google Patents

Description

Die Erfindung bezieht sich allgemein auf einen Speicherkreis für einen Tuner und insbesondere auf einen Speicherkreis für einen Tuner, der die Kanalinformation, Selektivität usw. gewählter Rundfunkkanäle speichert.

Bei einem bekannten Digitaltuner, der z.B. einen Prequenzsynthesierer in PRK-Technik (Phasenregelkreis) verwendet, kann, da mehrere gewünschte Rundfunkkanäle voreingestellt bzw. gespeichert werden können, der Kanalwählvorgang vereinfacht werden, jedoch ergeben sich dabei die folgenden Probleme.

Wenn z.B. ein Rundfunkkanal an einem von der Rundfunkstation relativ entfernten Ort empfangen wird, ist üblicherweise die elektrische Feldintensität des empfangenen Signals gering und damit ist der Signalempfangs zustand schlecht. Bei solch einem schlechten Empfangszustand kann der Fall auftreten, daß der Monoempfang besser als der Stereoempfang ist. Wenn ein Unterdrückungskreis vorgesehen ist, kann es besser sein, den ÜnterdrückungsVorgang durchzuführen, um den Rundfunkkanl zu hören» Wenn eine weitere Rundfunkstation nahe der voreingestellten Station vorhanden ist, kann eine Funkstörung durch Änderung des Frequenzbandes, d.h. der Selektivität, beseitigt werden. Solche Empfangsbedingungen werden in Abhängigkeit von Rundfunkstationen geändert.

Wenn beim Stand der Technik ein bestimmter Rundfunkr kanal unter optimaler Empfangsbedingung empfangen werden soll, muß der obige Selektivitäts- und Unterdrückungsvorgang entsprechend dem Empfangszustand bei jedem zu empfangenden Kanal geändert werden. Selbst wenn die Rundfunkstations- oder -kanalfrequenz durch den Digitaltuner voreingestellt wird, ist es nicht immer möglich, den optimalen Empfangszustand voreinzustellen, sondern

909811/0889

es ist notwendig, die obigen Bedingungen nach dem Empfang des Rundfunkkanals zu wählen. Daher kann der Vorteil der Kanaleinstellung nicht wirksam ausgenutzt werden.

Der Erfindung liegt die Aufgabe zugrunde, einen Speicherkreis für einen Tuner zu schaffen, bei dem unter Vermeidung der Nachteile des Standes der Technik zusätzlich zu einer Rundfunkkanalinformation z.B. Empfangsinformationen wie eine Selektivitätsinformation usw. bei der Voreinstellung eines bestimmten Rundfunkkanals, und bei dem nach Voreinstellung eines bestimmten Rundfunkkanals eine Rundfunkkanalinformation, eine Mono/Stereo-Information und eine ünterdrückungsinformation, die für den bestimmten Rundfunkkanal notwendig sind, gleichzeitig gespeichert v/erden können. Weiterhin soll der Tuner diese Funktionen auch in einem PRK-Synthesierer-Empfanger erfüllen können.

Gelöst wird diese Aufgabe gemäß der Erfindung durch die im Anspruch 1 angegebenen Merkmale. Zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachstehend anhand der Figuren 1 bis 5 beispielsweise erläutert. Es zeigt:

Figur 1 ein Blockschaltbild eines Beispiels des Speicherkreises für einen Tuner,

Figur 2 eine Vorderansicht der Frontplatte eines Empfängers„

Figur 3 teilweise in Blockform ein Schaltbild eines Ausführungsbeispiels, und

Figur 4A bis 4K und 5A bis 50 Zeitdiagramme zur Erläuterung der Arbeitsweise des Beispiels in Fig. 3»

©0981 1/0SS9

Es wird z.B. ein Frequenzsynthesierer in PRK-Technik als Digitaltuner verwendet. Fig. 1 zeigt ein Beispiel, bei dem 1 den mit einer Antenne verbundenen Eingangsteil 2a, 2b, 2c eines ZF-, eine Demodulator- und eine MPX-Demodulatorstufe, die in dieser Reihenfolge mit dem Eingangsteil 1 verbunden sind, 3 einen NF-Verstärker, der mit der MPX-Demodulatorstufe 2c verbunden ist, und 4 einen mit dem NF-Verstärker 3 verbunden Lautsprecher bezeichnet. Ein durch eine gestrichelte Linie dargestellter Block 10 bezeichnet einen Synthesierer, der einen spannungsgesteuerten.Oszillator 11 aufweist. Das Ausgangssignal des Oszillators 11, dessen Frequenz, d.h. dessen überlagerungsschwingungsfrequenz f_, wird

Ij

auf einen programmierbaren Frequenzteiler 12 gegeben, dessen Teilungsverhältnis N durch ein Codeausgangssignal unbestimmt wird, das von einer später beschriebenen Kanalwähl-Steuereinrichtung 20 bestimmt wird, wobei D₁ durch Codierung der Frequenz eines zu empfangenden Kanals erzeugt wird. Das frequenzgeteilte Ausgangssignal des Teilers 12 wird auf einen Phasenkomparator 14 gegeben, der auch das Ausgangssignal eines Bezugsoszillators 13 erhält, dessen Frequenz f z.B. 100 kHz beträgt. Das Ausgangssignal des Phasenkomparator 14 wird auf ein Tiefpaßfilter 15 gegeben, um es in eine Gleichspannung umzuwandeln. Diese Gleichspannung des Tiefpaßfilters 15 wird nötigenfalls über einen Gleichspannungsverstärker 16 auf den Oszillator 11 als Steuerspannung gegeben.

Das Codeausgangssignal D₁ der Steuervorrichtung 20 wird auch auf einen Frequenzdecoder 18 gegeben, dessen Ausgangssignal einer Digitalanzeigevorrichtung 19 als der Ausgangsstufe zur Anzeige der empfangenen Frequenz zugeführt wird.

909811/0889

In der Steuervorrichtung 20 ist ein später beschriebenes Speicherelement vorgesehen, in dem ein Kanal gespeichert oder voreingestellt wird, und es ist auch ein Wählsteuerkreis vorgesehen, um die obige optimale Empfangsinformation, die später beschrieben wird, und Empfangsinformationen D zu wählen, die zur Voreinstellung von Kanälen notwendig sind, und um es dadurch zu ermöglichen, den gewünschten Kanal voreinzustellen. Die Empfangsinformationen D_ werden der ZF-Stufe 2a und der MPX-Stereodemodulatorstufe 2c bzvi. dem NF-Filter 3 zugeführt.

Fig. 2 zeigt die Frontplatte 30 eines Beispiels eines Empfängers mit dem Speicherkreis und einer Schaltergruppe. Als Empfangsinformationen D_ sind drei Arten gezeigt, nämlich Selektivität (das Frequenzband ist breit oder schmal), Betriebsart (Mono oder Stereo) und Unterdrückung bzw. Sperrung (ein oder aus). Wenn ein Schalter S für die Selektivität eingeschaltet wird (eine Lampe L leuchtet auf), wird das Frequenzband schmal. Wenn ein Betriebsartschalter S eingeschaltet wird, wird der Zustand auf mono umgeschaltet, während, wenn ein Schalter S eingeschaltet wird, der Sperrbetrieb freigegeben wird. S bezeichnet einen Eingabeschalter zur Speicherung der Information, wie später beschrieben wird. Wenn der Schalter S nicht eingeschaltet ist, wird der Informationsinhalt nicht in das Speicherelement eingegeben. S . bis S stellen Kanalvoreinstellschalter dar, und bei diesem Beispiel sind sechs Schalter S^ bis S g vorgesehen, um sechs Kanäle voreinstellen zu können. Die Voreinstellschalter S _Λ bis S _c dienen als

c1 c6

reine Kanalwählschalter nach der Voreinstellung.

Ein Beispiel der Wählsteuervorrichtung 20 wird nun anhand der Fig. 3 bis 5 beschrieben. Diese Steuervorrichtung 20 enthält Speicherteile M für die Informationen auf den

909811/0839

— CL»^r—

2831

Kanälen und einen Wählsteuerkreis T für die Empfangsinformationen D₃. Die Speicherteile M sind in einer Anzahl entsprechend der Anzahl der voreinstellbaren Kanäle vorhanden, z.B. M- bis M . In diesem Falle sind sechs Speicherteile FL bis M₆ vorgesehen? die gleichen Aufbau haben. Der Speicherteil M^ besteht aus einem Speicherkreis M ,. zur Speicherung eines bestimmten Kanals (Kanalfrequenz), einem Speicherkreis, der sich auf die Empfangsinformation D₃ bezieht, d„h„ ein Speicherkreis M- bezieht sich auf die Selektivität? ein Speicherkreis M-." auf den Sperrvorgang und ein Speicherkreis .M- auf die Betriebsart.

In Pig« 3 bezeichnet 21 einen Vorwärts/Rückwärts-Zähler. Wenn ein Vorwärtsschalter F eingeschaltet wird und der Impuls eines astabilen Multivibrators 22V auf den Vorxirärtseingang DP des Zählers 21 gegeben wird, wird dessen Inhalt geändert, so daß die Frequenz des Oszillators geändert und dann die Empfangsfrequenz nach oben verschoben wird. Wenn ein Abwärtsschalter S , eingeschaltet wird, wird ein Verschiebevorgang entgegengesetzt zu dem vorherigen über einen astabilen Multivibrator 22D erreicht., Wenn die Kanalfrequenz mit der des empfangenen Kanals übereinstimmt„ wird der Verschiebevorgang durch ein bekanntes, nicht erläutertes Verfahren beendet.

Der Wählsteuerkreis T ist dreifach vorgesehen und für die jeweiligen Kanäle gemeinsam» Diese Wählsteuerkreise haben gleichen Aufbau, so daß ein Steuerkreis T , der sich auf die Selektivität bezieht, zuerst beschrieben wird. Wie Fig. 3 seigt, besteht der Selektivitätssteuerkreis T_, aus einem JK-Fli|3-Flop FF„ mit Setz= und Rückstelleingängen und zwei NAND-Gliedern 24R und 24S, Wenn der Schalter S_fc eingeschaltet wird, wird der Impuls eines monostabilen Multivibrators 4OT auf den Takteingang CP des Flip-Flops FF_T gegeben und der Inhalt

90931 1/0889

seines Ausgangs Q wird geändert, der auch von dem Ausgang der NAND-Glieder 24S oder 24R geändert wird, der auf seine Setz- und Rückstelleingänge gegeben wird= Ein Ausgang t_Q ist von dem Ausgang Q herausgeführt und mit einem Selektivitätsänderungskreis (nicht gezeigt) der ZF-Stufe 2a verbunden ist, so daß das Ausgangssignal am Ausgang t_Q auf den Selektivitätsänderungskreis als Änderungssteuersignal gegeben wird» Das Ausgangssignal am Ausgang Q des Flip-Flops FF_T wird auch auf den Eingang D des Speicherkreises M₁ zur Speicherung der Selektivität gegeben, wenn dies nötig ist.

Der Betriebsartschalter S ist mit einem Betriebsartsteuerkreis T über einen monostabilen Multivibrator 401-1 verbunden, und der Sperrschalter S ist mit einen Steuerkreis Tg über einen monostabilen Multivibrator 4OS verbunden« Die Äusgangssignale m und s der Kreise Tj^ und T_ werden dem Demodulator 2c und den Speichericreisen M-. und M ., zugeführt.

Wenn der obige Kanalvoreinstellschalter S .. betätigt wird, um einen Kanal voreinzustellen (es wird der Kanal 1 angenommen) , der in dem Speicherkreis M ., vorhanden ist, wird entweder der Schalter S oder S, verwendet, die den Zähler 21 steuern, um den gewünschten Kanal zu empfangen» Daten D₁ des Zählers 21 erhalten einen BCD-Code, der der Frequenz des empfangenen Kanals entspricht«

Wenn zu einem Zeitpunkt t.. der Eingabeschalter S eingeschaltet wird, wie Fig. 4A zeigt, und der Voreinstellschalter S ^ zum Zeitpunkt t„ eingeschaltet wird, wie Fig_o 4B zeigt, wird vom ÜWD-Glied 31 ein üND-Ausgangssignal P₁ einer Betriebsspannung B+ und einer Bezugsspannung (Masse, Fig„ 4C) erzeugt« Dieses Ausgangssignal Pi wird einem monostabilen Multivibrator 32 zu dessen

909811/0889

Triggerung zugeführt, so daß er an seinem Ausgang Q ein Ausgangssignal P₃ (Fig. 4D) erzeugt. Ein UND-Glied 33 in der Ausgangsstufe, der das Ausgangssignal P₃ zugeführt wird, erzeugt somit ein UND-Ausgangssignal P₃, das Fig. 4E zeigt.

Ein Inverter 34-1 ist mit dem Schalter S „ verbunden.

el

Sein invertiertes Ausgangssignal P₄ (Fig. 4F) und das obige UND-Ausgangssignal P_ werden auf ein UND-Glied gegeben, das im Speicherteil M₁ zur Erzeugung eines Taktimpulses vorgesehen ist, so daß das UND-Glied 35 einen Taktimpuls P₅ erzeugt, wie Fig. 4G zeigt. Als Speicherkreis M .j im Speicherteil M₁ wird ein D-Flip-Flop verwendet; beim Anstieg seines CP-Eingangssignals erscheinen die Daten (niedriger Pegel L in Fig. 4H) an dessen D-Anschluß an dem Q-Anschluß. Dies bedeutet, daß der Speicherkreis M ₁ in einen solchen Zustand kommt, daß er die Daten durch den Taktimpuls Ρ_ς speichern kann, die seinem CP-Anschluß zugeführt werden. Da die Ausgangsdaten D₁, die dem Anschluß 30 vom Zähler 21 zugeführt werden, auf den Anschluß D des Speicherkreises M ₁ gegeben werden, werden die Ausgangsdaten D₁ (niedriger Pegel) darin zum Zeitpunkt t₂ gespeichert. Im allgemeinen enthalten die Ausgangsdaten D₁ vier Bits pro Frequenzeinheit, aus Zweckmäßigkeitsgründen sind jedoch die Ausgangsdaten D₁ als aus einem Bit bestehend gezeigt.

Das Speicherausgangssignal an einem Ausgäbeanschluß Ü des Speicherkreises M ₁ ist das invertierte Ausgangssignal ©~ der voreingestellten Ausgangsdaten D₁, wie Fig. 41 zeigt; das Ausgangssignal ΊΠ wird auf ein NAND-Glied 36 gegeben. Da das NAND-Glied 36 das invertierte Ausgangssignal P, des Inverters 34-1 während des Zeitintervalls erhält, in dem das Ausgangssignal P. einen hohen Pegel hat (der Schalter S ₁ ist im eingeschalteten Zustand), wird das Speicherausgangssignal d7 durch das NAND-Glied 36 als Ausgangssignal D₂ gesteuert, wie

909811/0899

Fig. 4J zeigt, und wird dann auf den Zähler 21 gegeben.

Wenn der Kanal 1, der voreingestellt ist, ausgegeben■ bzw. ausgelesen wird und der Voreinstellschalter S .. zum Zeitpunkt t₃ eingeschaltet wird, wird ein Ausgangssignal P₆ (4K) vom UND-Glied 38, der mit dem Eingabeschalter S verbunden ist, auf den Eingang 21a des w

Zählers 21 gegeben, um den Eingang 21a auf niedrigen Pegel zu bringen. Während des Zeitintervalls, während der Schalter S eingeschaltet ist, wird somit das inverse Ausgangssignal D^ des Speicherausgangssignals 7).. (das gleich dem Datenausgangssignal D₁ am voreingestellten Kanal ist) vom Zähler 21 abgegeben, und damit wird der Kanal 1 empfangen. Wenn die anderen Kanäle 2 bis 6 voreingestellt bzw. ausgelesen werden, wird der gleiche Vorgang durchgeführt.

Wenn der Codeinhalt im Zähler 21 z.B. vom Speicherinhalt D₁ verschieden ist, wird der Code des Kanals 6 im Speicherkreis M ₆ gespeichert und bei hohem Pegel wird der Codeinhalt durch den niedrigen Pegel des Eingangs 21a ersetzt, und das Codeausgangssignal D₁ mit niedrigem Pegel des entsprechend dem Schalter S ₁ voreingestellten Kanals 1 wird abgegeben.

Als nächstes wird eine optimale Empfangsinformation mit der Selektivität als Beispiel anhand der Fig. 5A bis 50 beschrieben.

Wenn der sich auf die Selektivität beziehende Schalter S_t von Hand ein- und ausgeschaltet wird, wie Fig. 5C zeigt, erzeugt der fiionostabile Multivibrator 4OT einen Taktimpuls P₇ (Fig. 5D), der auf den Anschluß CP des Flip-Flops FF_T gegeben wird. Wenn somit die Anschlüsse R und S des Flip-Flops FF₁^ beide einen hohen Pegel erhalten, wird das Flip-Flop FF bei jedem Taktimpuls

909811/0889

-ί3

umgekehrt, der entsprechend dem Betrieb des Schalters S erhalten wird, und erzeugt dann ein Äusgangssignal P₀„ wie Fig. 5E zeigt. Obwohl nicht gezeigt _β erhalten die Anschlüsse J und K beide einen hohen Pegel=

Um die Selektivitätsinformation auf dem Kanal 1 zu speichern, werden beide Schalter S und S . zum Zeitpunkt tj eingeschaltet. Zu diesem Zeitpunkt wird das invertierte Ausgangssignal P_g (Fig. 5M) eines Inverters 39 dem einen Eingang eines NAND-Glieds 24S mit niedrigem Pegel zugeführt„ so daß der Setzeingang des Flip-Flops FF durch ein Äusgangssignal P^₀ des NAND-Glieds 24S unabhängig von dem seinem anderen Eingang zugeführten Eingangssignal (Fig_o 5N) einen hohen Pegel erhält und der Rückstelleingang des Flip-Flops FF^₁ durch ein Äusgangssignal P₁₁ des NAND-Glieds 24R (Fig. 50) ebenfalls einen hohen Pegel erhält=

Wenn die Anschlüsse R und 1" des Flip-Flops FF_n, bzw = die diesen zugeführten Signale P.- und P^₁ beide einen hohen Pegel haben und das Eingangssignal des Eingangs CP des Flip-Flops FF„ Hull ist, wird das Flip-Flop FF_n, durch die Signale P.._ und P-^ nicht umgekehrt und sein Äusgangssignal P„ wird auf niedrigem Pegel gehalten. Da sum Zeitpunkt t~ der Taktimpuls Ρ» (Fig. 5J) des UND-Glieds 35 auf den Speicherkreis M ., gegeben wird? wenn- das Äusgangssignal P„ des Flip-Flops FF^ zuvor auf niedrigem Pegel gewählt wurde,, wie FIg₀ 5E zeigte wird dieser Pegel im Speicherkreis M.* gespeichert» Als Speicherkreis M.. für eine schmale Selektix'ätät wird ein. D-Flip-Flop verwendet» Beim Anstieg des Eingangs- _; Signals seines Eingangs CP erscheinen somit die Daten (hoher oder niedriger Pegel) an seinem Anschluß D als Äusgangssignal an seinem Anschluß Q (der Anschluß Q erzeugt ein inverses Ausgangssignal am Anschluß Q). Dies.-bedeutet, daß die Selektivität (schmale Bandbreite) im Kanal 1 voreingestellt wird.

109811/08Ii

7 R °ί R1

& <y· ν* Θ ι

Da das Ausgangs signal P„ des Flip-Flops FF,^ auch auf die anderen Speicherkreise M^₂ bis M. ,. gegeben wird, wenn 2.B. der Voreinstellschalter S , anstelle von S „

σο el

eingeschaltet wird, wird auch die Selektivität des Kanals 6 im Speicherkreis M _ gespeichert.

Als Ausgangssignal zur Ausgabe der gespeicherten Selektivität wird ein invertiertes Ausgangssignal P₁₇ (5K) des Anschlusses Q des Speicherkreises M. .. verwendet, dessen Polarität zu dem gespeicherten Inhalt umgekehrt ist= Das invertierte Ausgangssignal B^- des Speicherkreises Μ.* und das invertierte Ausgangssignal P. des Inverters 34-1 x^erden auf ein NAND-Glied 41T gegeben, dessen Ausgangssignal P.- (5L) auf das NAND-Glied 24S des Steuerkreises T_1n gegeben wird. Wenn daher bei der Ausgabe zum Zeitpunkt t, der Voreinstellschalter S _Λ

4 Cl

wieder eingeschaltet wird_f wird der voreingestellte Kanal automatisch empfangen und das invertierte Ausgangssignal P^ erhält einen hohen Pegel. Das Ausgangssignal P des NAND-Glieds 41T (das auf niedrigem Pegel ist und das invertierte Ausgangssignal des Ausgangssignals P-₂ mit hohem Pegel? das das Eingangssignal des Anschlusses D des Speicherkreises M₁ ist) _e wird dem NAND-Glied 24S zugeführt. Da das invertierte Ausgangssignal Pg des Inverters 39 zum Zeitpunkt t^ auf hohem Pegel ist^wird nur das Rückstellsignal des Flip-Flops B¹F e dem das Ausgangssignal P₁₁ zugeführt wird, auf einen niedrigen Pegel umgekehrt„ so daß das Ausgangssignal Pg des Flip-Flops FF_T auf niedrigen Pegel gebracht v'irdj. sslbst wenn das Ausgangssignal P„ vor der Rückstellung auf hohem Pegel ist. Diese Rückstellung wird unabhängig von dem Eingangssignal des Anschlusses CP des Flip-Flops FF^ durchgeführt. Da das Ausgangssignal P„ mit niedrigem Pegel der Speicherinhalt des Speicherkreises H^* selbst ist, wird die schmale Selektivität der Voreinstellung automatisch ausgelesen.

0981 1/OBSS

Da bei diesem Beispiel das Flip-Flop FF_T gemeinsam für die jeweiligen Kanäle verwendet wird, ist nicht klar, ob das Ausgangssignal P_ des Flip-Flops FF_ bei der

O i

Ausgabe des Kanals 1 auf niedrigem oder hohem Pegel ist.

Wenn das Ausgangssignal P» auf niedrigem Pegel ist, wie zuvor erwähnt wurde, und der Speicherinhalt entgegengesetzt zu vorherigem auf hohem Pegel ist, ist das Ausgangssignal P₁₂ des Speicherkreises M auf niedrigem Pegel und das Ausgangssignal P^₃ des NAND-Glieds 41T wird auf hohen Pegel gebracht. Zum Zeitpunkt t. erhält das Ausgangssignal P-i_of das dem Setzeingang des Flip-Flops ΡΡ_φ zugeführt wird, einen niedrigen Pegel. Da dessen Rückstelleingang auf hohem Pegel ist und der Setzeingang auf niedrigem, wird das Flip-Flop FF unabhängig von seinem Eingangssignal am Eingang CP gesetzt. Das Ausgangssignal Pg des Flip-Flops FF wird daher auf hohen Pegel gebracht, so daß der Speicherinhalt mit hohem Pegel an seinem Ausgang abgegeben wird. Beim Auslesen wird somit das Ausgangssignal P_ des Flip-Flops FF in Abhängigkeit von dem Speicherinhalt der Speicherkreise M_t1 bis M_t6 geändert.

Die Voreinstellung bzw. das Auslesen des Unterdrückungs- bzw. Sperrvorganges und der Betriebsart können durch Betätigen der Schalter S_c und S_n, durchgeführt werden, damit die entsprechenden Speicherkreise M₁. und M^ die entsprechenden Informationen speichern und den Speicherinhalt nötigenfalls ausgeben. Die optimalen Empfangsinformationen D₃ für alle Kanäle können somit zum gleichen Zeitpunkt zur Voreinstellung der Kanäle voreingestellt und ausgelesen werden.

Obwohl dies nicht erläutert wurde, können nur die Informationen D₃ unabhängig von den Kanalinformationen frei geändert werden.

909811/0889

Wie zuvor beschrieben wurde, können gewünschte Kanäle voreingestellt und gleichzeitig die optimalen Empfangsinformationen entsprechend den voreinzustellenden Kanälen voreingestellt werden, so daß beim Stand der Technik bei der Kanalwahl auftretende Schwierigkeiten beseitigt und damit die Kanalvoreinstellung vorteilhafterweise wirksam durchgeführt werden kann.

Bei dem obigen Beispiel sind die Selektivität, der Unterdrückungs- und Sperrvorgang und die Betriebsart ein Beispiel für die optimale Empfangsinformation D₃, jedoch sind selbstverständlich auch andere Informationen gleichzeitig möglich.

909811/0889

-47-

Leerseife

Claims (13)

Ansprüche

1.)Speicherkreis für einen Tuner _} bestehend aus einer Tunerstufe zur Einstellung eines bestimmten Kanals von mehreren Rundfunkkanälen in einem Frequenzband, einem ZF-Verstärker zur Verstärkung des Ausgangssignals der Tunerstufe und zur übertragung des Ausgangssignals zu einem Demodulator zur Erzeugung eines Audiosignals, einer Kanalsteuereinrichtung zur übertragung von Kanalsteuersignalen zu der Tunerstufe, um einen der Kanäle zu wählen, einer Selektivitätssteuereinrichtung zur Änderung der Selektivität des ZF-Verstärkers, und einer ersten Speichereinrichtung zur Speicherung wenigstens eines der gewählten Kanalsteuersignale, gekennzeichnet durch eine zweite Speichereinrichtung zur Speicherung des gewählten Selektivitatszustandes der Selektivitätssteuereinrichtung.

909 811 /Q S-8 9

2638104

2. Speicherkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Selektivitätssteuereinrichtung die Selektivität des ZF-Verstärkers von einem Breitbandin einen Schmalbandzustand ändert.

3. Speicherkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Kanalsteuereinrichtung die Kanalsteuersignale als Digitalcodesignale der Tunerstufe zuführt.

4. Speicherkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Tunerstufe einen PiRK-Kreis mit einem spannungsgesteuerten Oszillator, einen programmierbaren Teiler, der mit dem Oszillator verbunden ist, einen Bezugsoszillator, einen Phasenkomparator, dem die Ausgangssignale des Bezugsoszillators und eines programmierten Teilers zugeführt werden, um deren Phase zu vergleichen, und ein Tiefpaßfilter aufweist, das mit dem Komparator verbunden ist, um dem spannungsgesteuerten Oszillator ein Gleichspannungssignal zuzuführen, und daß der programmierbare Teiler von dem Digitalcodesignal der Kanalsteuereinrichtung gesteuert wird.

5. Speicherkreis nach Anspruch 4, dadurch gekennzeichnet, daß die Kanalsteuereinrichtung einen Vorwärts/Rückwärts-Zähler zur Steuerung des programmierbaren Teilers in Abhängigkeit von einem zugeführten Taktimpuls, und Kanalwählschalter aufweist, von denen jeder einen Steuerimpuls in Abhängigkeit von deren Ein/Aus-Betrieb aufweist, um die erste Speichereinrichtung in Abhängigkeit von einem Ein/Aus-Betrieb der Kanalwählschalter zu adressieren.

6. Speicherkreis nach Anspruch 5_f dadurch gekennzeichnet, daß die Speichereinrichtung mehrere Speicher hat_p von denen jeder durch die Kanalwahl schalter adressiert wird.

9Q9811/0Ü9

7. Speicherkreis nach Anspruch 6, dadurch gekennzeichnet, daß die Selektivitätssteuereinrichtung aus einem Selektivitätssteuerkreis, einem monostabilen Multivibrator, der Impulssignale proportional der Anzahl der wiederholten Ein/Aus-Vorgänge des Selektivitätssteuerkreises erzeugt, und einemJ-KJ-FJjp-iilop das von den Impulssignalen des Multivibrators gesteuert wird, besteht, und daß das Ausgangssignal des JK-Flip-Flops auf einen der Speicher der zweiten Speichereinrichtung gegeben wird, um den gewählten Selektivitätszustand zu speichern.

8. Speicherkreis nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgangssignale der Speicher der zweiten Speichereinrichtung auf den Setz- oder Rückstelleingang des JK-Flip-Flops gegeben werden, um den Selektivitätszustand der Speicher während der Ausgabebetriebsart auszulesen.

9. Speicherkreis nach Anspruch 8, dadurch gekennzeichnet, daß die Speicher der zweiten Speichereinrichtung aus einem D-Flip-Flop bestehen.

10. Speicherkreis nach Anspruch 1, gekennzeichnet durch eine dritte Speichereinrichtung zur Speicherung eines gewählten Ein/Aus-Zustandes eines Sperrvorganges wenigstens eines der gewählten Kanäle.

11. Speicherkreis nach Anspruch 10, dadurch gekennzeichnet, daß die dritte Speichereinrichtung aus D-Flip-Flops besteht.

12. Speicherkreis nach Anspruch 10, gekennzeichnet durch eine vierte Speichereinrichtung zur Speicherung eines gewählten Stereo/Mono-Zustandes wenigstens eines der gewählten Kanäle.

909311/0889

28381Q4

13. Speicherkreis nach Anspruch 12, dadurch gekennzeichnet, daß die vierte Speichereinrichtung aus D-Flip-Flops besteht.

909811/0819