DE3428588C2

DE3428588C2 - Anlage zum Nachrichtenverkehr im Zeitmultiplex zwischen einer Hauptstation und einer Nebenstation

Info

Publication number: DE3428588C2
Application number: DE3428588A
Authority: DE
Inventors: Richard Mateer Princeton N.J. Peterson; Joseph Owen Pennington N.J. Sinniger
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1983-08-03
Filing date: 1984-08-02
Publication date: 1987-04-30
Also published as: JPS6069933A; GB2144603A; GB8419693D0; GB2144603B; CA1213084A; DE3428588A1; US4538262A

Abstract

Eine Anlage zum Nachrichtenverkehr im Multiplex enthält eine Hauptsteuereinheit (12), die über eine Datenschiene (14) mit mindestens einer Sende-Empfangs-Einheit (16) verbunden ist. Die Hauptsteuereinheit sendet an die Sende-Empfangs-Einheit eine Nachricht mit einem Synchronimpuls bekannter Dauer. Die Nachricht enthält ferner aufeinanderfolgende zeitlich beabstandete Pegelübergänge, die voneinander durch jeweils die Zeitdauer T getrennt sind. Die Übergänge markieren die Grenzen von Datenbits innerhalb der Nachricht. Die Sende-Empfangs-Einheit enthält eine Taktimpulsquelle, die den Synchronimpuls jeder Nachricht dazu benutzt, die Anzahl P zweiter Taktimpulse pro Zeitdauer T zu bestimmen. Die Anzahl P wird in Verbindung mit den Pegelübergängen in der Nachricht dazu verwendet, in der Sende-Empfangs-Einheit die Positionen zusätzlicher Übergänge innerhalb der jeweiligen Datenbitgrenzen der Nachricht zu markieren, um die Werte der betreffenden Datenbits anzuzeigen (Fig. 1).

Description

Die Erfindung geht aus von einer Anlage zum Nachrichtenverkehr mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.

Bei Nachrichtennetzen, die Verbindungsleitungen mit Mehrfachausnutzung enthalten (sogenannte "Multiplex-Schienen"), läßt sich in funktioneller Hinsicht zwischen mindestens zwei Typen unterscheiden, nämlich zwischen der ringförmigen Struktur und der speicherförmigen Struktur. Bei einem Ringnetz sind verschiedene Signalsender und Signalempfänger an eine einzige Sammelschiene angeschlossen, die funktionell nach Art eines Rings angeordnet ist. Die Sender kommen alle nacheinander an die Reihe, um an einen gewählten Empfänger zu senden. Ein bekanntes Beispiel für ein solches Netz ist in der US-PS 43 70 561 beschrieben.

Bei einem Speichernetz ist dagegen eine Hauptstation über eine Vielzahl von Schienen mit einer größeren Vielzahl von Signalsendern und Signalempfängern verbunden. Hier senden alle Sender der Reihe nach ihre Nachricht zur Hauptstation, die ihrerseits in ähnlicher Weise Nachrichten der Reihe nach an die verschiedenen Empfänger sendet.

In der Praxis sind in einem Speichennetz häufig mehrere Empfänger und Sender jeweils zu einer gemeinsamen Sende- Empfangs-Einheit (SE-Einheit) kombiniert. Bei einer solchen, aus der DE-OS 33 15 545 bekannten Anlage sendet die Hauptstation eine Nachricht, die zuvor aus einer SE-Einheit empfangen worden ist, an den Empfänger einer zweiten SE- Einheit und empfängt dann eine Nachricht von dieser zweiten SE-Einheit. Hierbei ist die Zeitsteuerung innerhalb der SE-Einheit wichtig, weil die an der SE-Einheit empfangenen Signale zeitlich abgestimmt sein müssen, um richtig interpretiert zu werden, und weil die von der SE-Einheit erzeugten Signale zu den richtigen Zeiten gesendet werden müssen, damit sie für die Hauptsteuereinheit nutzbar sind. Andernfalls können Fehlfunktionen mit ernsthaften Folgen auftreten.

Daher geht den zu übertragenden Daten ein Synchronsignal voraus, durch welches die erforderliche Synchronisation sichergestellt wird. Im Falle der erwähnten DE-OS unterscheidet sich dieses Synchronsignal durch eine gegenüber den nachfolgenden Datenimpulsen größerer Länge. Mit Hilfe dieses Synchronsignals wird eine in der jeweiligen SE-Einheit vorgesehene zweite Taktquelle mit der in der Hauptstation enthaltenen ersten Taktquelle synchronisiert. Im einzelnen wird beim Auftreten eines Informationssignals auf der Datenleitung ein Oszillator der betreffenden SE- Einheit eingeschaltet, wobei kein Unterschied gemacht wird, ob dieses Signal ein Datenbit darstellt oder nicht. Während desjenigen Teils jeder Nachricht, in welchem Datenbits von der Anschlußstelle der SE-Einheit zur Hauptstation übertragen werden, wird die Dauer jedes Datenbitintervalls von der Frequenz dieses Oszillators bestimmt. Wenn dieses Datenbitintervall an der Anschlußstelle gleich dem von der Hauptstation definierten Datenbasisintervall sein soll, dann muß der Oszillator ein Ausgangssignal liefern, dessen Frequenz mit der Taktfrequenz der Hauptstation synchronisiert ist.

Der im Anspruch 1 angegebenen Erfindung liegt die Aufgabe zugrunde sicherzustellen, daß das Zeitsteuersystem einer Sende/Empfangs-Einheit einer Anlage gemäß dem Oberbegriff des Anspruchs 1 innerhalb brauchbarer Toleranzen arbeitet, ohne daß dazu eine hochgenaue Zeitsteuereinheit, etwa mit einem Kristalloszillator, notwendig wäre.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Ein Beispiel, welches die Notwendigkeit für genaue Zeitsteuerung aufzeigen mag, ist ein Multiplex-Datennetz in einem Automobil, worin ein Signal von einem Hupen-Betätigungsschalter, der mit einer SE-Einheit verbunden ist, an die Hauptstation übertragen und dann von der Hauptstation an eine andere SE-Einheit gesendet wird, die mit der Hupe verbunden ist. Ein Fehler bei der Zeitsteuerung könnte in diesem Fall dazu führen, daß die Hupe vom Tönen abgehalten wird und stattdessen die Scheinwerfer ausgeschaltet werden, eine offensichtlich unannehmbare Situation.

Gemäß einer bevorzugten Ausführungsform der Erfindung sendet die Hauptstation über eine Datenleitung Nachrichten an die SE-Einheiten, wobei jede Nachricht aus einem Synchronimpuls bekannter Dauer XT und einem nachfolgenden Datenteil besteht, der eine Vielzahl von Datenbits mit jeweils einer Dauer T enthält. X ist eine Zahl größer als 1, und T ist ein Zeitintervall. Der Datenteil jeder Nachricht enthält seinerseits einen ersten Teil, der bei der Übertragung von Datenbits von der Hauptstation zur SE-Einheit benutzt wird, und einen zweiten Teil, der bei der Übertragung von Datenbits von der SE-Einheit zur Hauptstation verwendet wird. Die Hauptstation enthält eine die erste Taktsignalquelle benutzende Einrichtung zur Bestimmung der Dauer von XT und von T. Die SE-Einheit enthält eine zweite Taktsignalquelle sowie eine Zeitsteuereinrichtung, die auf das Synchronsignal und auf Signale von der zweiten Taktsignalquelle anspricht, um ein Signal zu erzeugen, das Zeitintervalle der Dauer T als Funktion der Frequenz der zweiten Taktsignalquelle markiert. Das für die Dauer T repräsentative Signal kann anschließend zur Taktsteuerung der Datenbits verwendet werden, die in einer Nachricht zur SE-Einheit oder von der SE- Einheit enthalten sind.
Die Erfindung wird nachstehend an einem Ausführungsbeispiel anhand von Zeichnungen näher erläutert.
Fig. 1 zeigt in Blockform den Gesamtaufbau eines Multiplex- Nachrichtennetzes gemäß einer bevorzugten Ausführungsform der Erfindung.
Fig. 2 zeigt in Blockform eine Hauptstation, die Teil des Netzes nach Fig. 1 ist.
Fig. 3 zeigt teilweise in Blockform und teilweise in Form von Logikschaltbildern eine Sende-Empfangs-Einheit (SE-Einheit), die Teil des Netzes nach Fig. 1 ist.
Fig. 4 zeigt ein Logikschaltbild der Rückstelleinrichtung der SE-Einheit.
Fig. 5 bis 8 zeigen Gruppen von Wellenformen zur Erläuterung der Arbeitsweise des Nachrichtennetzes.
Die in der nachstehenden Beschreibung angegebenen Mengen oder Zeitperioden oder Frequenzen sind nur als Beispiel anzusehen und sollen keine Einschränkung bedeuten.
Die Fig. 1 zeigt ein erfindungsgemäßes Multiplex-Nachrichtennetz, d. h. ein Netz, dessen Verbindungsleitungen oder "Schienen" in Mehrfachausnutzung (Multiplex) betrieben werden. Das dargestellte Netz enthält eine Hauptstation 12, eine Energieversorgungsschiene 18, eine Vielzahl von Datenschienen (von denen nur drei Exemplare 14-1, 14-2 und 14-4 dargestellt sind), und, mit jeder Datenschiene verbunden, jeweils eine Vielzahl von Sende-Empfangs-Einheiten (von denen die vier Exemplare 16-1-1, 16-1-2, 16-2-1 und 16-2-2 dargestellt sind). In der nachstehenden Beschreibung werden die Sende-Empfangs-Einheiten jeweils abgekürzt "SE- Einheit" genannt und, wenn eine allgemeine Bezugnahme auf eine solche Einheit erfolgt, mit der Bezugszahl "16" ohne weitere nachgestellte Zahlenfolge bezeichnet. Es können z. B. insgesamt vier Datenschienen vorgesehen sein, von denen jede ihrerseits mit 16 SE-Einheiten verbunden ist. An der Hauptstation 12 sind außerdem Vorkehrungen zur direkten Verbindung mit anderen Eingabegeräten und gesteuerten Geräten (nicht dargestellt) getroffen, wie es mit dem Eingabepfeil 40 und dem Ausgabepfeil 42 angedeutet ist.
Eine Energiequelle 20 wie z. B. eine Fahrzeugbatterie ist zwischen die Versorgungsschiene 18 und die Masse 22 des Systems geschaltet. Im Falle eines Multiplex-Datennetzes in einem Kraftfahrzeug kann es wegen der zunehmenden Verwendung elektrisch nicht-leitender Materialien (z. B. Kunststoff) im Fahrzeugaufbau erforderlich sein, neben der Versorgungsschiene 18 einen gesonderten Massedraht vorzusehen, um einen vollständigen Stromweg für die Batterie 22 zu schaffen. Obwohl nicht eigens dargestellt, muß natürlich jeder SE-Einheit 16 und der Hauptstation 12 Betriebsleistung zugeführt werden, typischerweise durch Anschluß an die Versorgungsschiene 18 und an Masse 22.
Wie noch ausführlicher in Verbindung mit Fig. 3 beschrieben werden wird, kann jede SE-Einheit so ausgelegt sein, daß über sie eine Vielzahl X gesteuerter Geräte (z. B. Lampen, Motoren, Relais) gesteuert werden und Signale von einer Vielzahl Y steuernder Geräte oder Eingabegeräte (z. B. Schalter und Sensoren) empfangen, wobei die Gesamtsumme X + Y fest ist, z. B. gleich 16. Eine SE-Einheit 16 kann z. B. so ausgelegt sein, daß sie Signale von 4, 8, 12 oder 16 Eingabegeräten empfängt und in diesen Fällen 12 bzw. 8 bzw. 4 bzw. 0 gesteuerte Geräte steuert, wobei die Gesamtsumme steuernder und gesteuerter Geräte gleich 16 ist.
Ein gesteuertes Gerät zeigt die Fig. 1 z. B. mit dem Block 24-1-1-1, der mit der SE-Einheit 16-1-1 über eine Leitung 26 mit eingezeichnetem Pfeil 28 verbunden ist, der in das Gerät und von der SE-Einheit fort weist. Ein steuerndes oder Eingabegerät ist z. B. der Block 30-1-1-16 , der mit der SE-Einheit 16-1-1 über eine Leitung 32 verbunden ist, deren Pfeil 34 zur SE-Einheit weist. Ein Gerät kann auch sowohl ein Eingabegerät als auch ein gesteuertes Gerät sein, wie es z. B. der mit der SE-Einheit 16-2-2 verbundene Block 36 veranschaulicht.
Als Beispiel für ein gesteuertes Gerät sei ein Scheinwerfer angeführt, dessen Ein- und Ausschaltung mittels eines Sensorschalters erfolgen soll, der ein zugeordnetes Eingabegerät bildet. Ein anderes Gerät wie z. B. der Block 38 in Fig. 1 kann mehrere Eingänge zur zugeordneten SE-Einheit erfordern. Solche Geräte sind beispielsweise ein Abblendregler für die Beleuchtung des Instrumentenbrettes, der mehrere verschiedene Eingänge benötigen kann, um verschiedene Stufen der Abblendung anzuzeigen, oder ein Kraftstofftank- Meßgeber, der ein Mehrbitsignal erzeugt, dessen Wert von der Menge des im Tank befindlichen Kraftstoffes abhängt.
Die Hauptstation 12 ist ausführlicher in Fig. 2 dargestellt. Sie besteht im wesentlichen aus einem innerhalb des gestrichelten Rahmens 50 gezeichneten Mikrocomputer 48 und einer genaugehenden Taktquelle wie einem Kristalloszillator 52, der z. B. mit 5 MHz schwingt. Der Mikrocomputer 48 ist typischerweise ein im Handel erhältliches Erzeugnis. Der Mikrocomputer 48 enthält einen Mikroprozessor 54, der mit einem Festwertspeicher 56 einer Kapazität von 2106 Bytes, einem Speicher mit wahlfreiem Zugriff (Randomspeicher RAM) 58 einer Kapazität von 112 Bytes, ferner mit einem Zeitgeber 60 und mit doppelseitig gerichteten Eingabe/Ausgabe-Übertragungseinrichtungen oder -Puffern (sogenannten E/A-Ports) 62 verbunden ist. Der Zeitgeber 60 empfängt über den Mikroprozessor 54 Signale vom Oszillator 52 und liefert Zeit- oder Taktsignale, die Untervielfache der Oszillatorfrequenz sind und zum Betrieb des Mikroprozessors 54 benötigt werden. Beim hier beschriebenen Beispiel bildet die Übertragungseinrichtung 62 4 E/A-Ports für jeweils 8 Bits. Vier der 8 Bits an jedem Port dienen als Datenbits, und die anderen 4 Bits sind einzeln vom Mikroprozessor 54 programmierbar, um anzugeben, ob ein zugeordnetes Datenbit ein Eingabe- oder ein Ausgabebit ist.
Es wird also nur ein 8 Bit-Port für die vier Multiplex- Datenschienen 14-1, 14-2, 14-3 und 14-4 verwendet. Die anderen drei Ports, die durch Pfeile 40 und 42 funktionell angedeutet sind, dienen für andere, nicht zum Multiplexsystem gehörende Eingaben bzw. Ausgaben. Beispiele hierfür in einem Automobil sind der Zündschalter und Tastenfeld- Türentriegelungsschalter als Eingabegeräte und auf der anderen Seite die Einrichtungen, mit denen der Zündschalter verbunden ist, und das Türentriegelungs-Solenoid als gesteuerte Geräte. Solche Dinge müssen nämlich zu allen Zeiten funktionieren und dürfen durch mögliche Ausfälle von SE-Einheiten nicht beeinträchtigt werden.
Alle Ports haben Dreizustandslogik in dem Sinne, daß sie entweder Strom ziehen, Strom liefern oder in einem hochohmigen Zustand sind (bei dem hier betrachteten Multiplexsystem ist der hochohmige Zustand jedoch kein Normalfall, sondern tritt nur bei einem Ausfallbetrieb auf). Natürlich können beliebige oder alle Ports mit Puffern (nicht dargestellt) verbunden sein, die ihrerseits mit Eingangs- und Ausgangsleitungen verbunden sind. Die Puffer sorgen für jeden notwendigen Spannungsoffset zwischen dem Mikrocomputer 48 und dem jeweils damit verbundenen Gerät und bringen mehr Stromkapazität, als es der Mikrocomputer 48 vermag. Der Festwertspeicher 56 speichert das Programm, welches den Mikroprozessor 54 steuert. Der Randomspeicher 58 speichert die Daten, die über den E/A-Port 62 von äußeren Schaltungen wie den SE-Einheiten 16 empfangen werden. Der Randomspeicher 58 sorgt außerdem für eventuell erforderliche Zwischenspeicherungen im Programmablauf.
Eine SE-Einheit 16 ist ausführlicher in Fig. 3 dargestellt. Eine solche Einheit 16 ist typischerweise auf einem einzigen integrierten Schaltungsplättchen realisiert und mit zugeordneten anderen Schaltungen über Anschlußstifte verbunden, die in Fig. 3 als kleine Kreise wie z. B. bei 71 dargestellt sind. Zwei dieser Anschlüsse 70 und 71 sind extern zusammengeschaltet und mit einer Multiplex-Datenschiene verbunden, z. B. mit der Schiene 14-1 in Fig. 1. Zwei weitere Anschlüsse 72 und 73 empfangen eine Vorspannung von der Versorgungsschiene 18 und Masse 22 (Fig. 1). Zwei wiederum andere Anschlüsse 74 und 75 sind mit einer Einrichtung zur Bestimmung einer Taktfrequenz verbunden. Diese Einrichtung kann so einfach sein wie das dargestellte RC-Netzwerk, worin die Werte von R und C so gewählt seien, daß eine Taktfrequenz von nominell 96 kHz eingestellt wird. Es können jedoch auch andere Werte gewählt werden, um Taktfrequenzen in einem Bereich von 48 kHz bis 384 kHz einzustellen.
Vier Anschlußstifte, die insgesamt mit 76 bezeichnet sind, bestimmen die Adresse jeder SE-Einheit auf einem gegebenen Exemplar der Multiplex-Datenschienen 14-1 bis 14-4 (Fig. 1). Diese vier Anschlüsse sind einfach in irgendeiner gewünschten Kombination mit der Versorgungsschiene 18 oder mit Masse 22 verdrahtet, um eine Adresse für die betreffende SE-Einheit festzulegen. Da hierzu vier Anschlüsse vorhanden sind, können 16 (also 2⁴) eindeutig identifizierbare SE-Einheiten vorgesehen werden.
Weitere 16 Anschlußstifte, die insgesamt mit 77 bezeichnet sind, dienen als Eingang für Daten auf Leitungen, die von Eingabegeräten kommen, und als Ausgang für Daten auf Leitungen, die zu gesteuerten Geräten führen (in Fig. 3 nicht dargestellt). Schließlich sind noch zwei, insgesamt mit 78 bezeichnete Anschlußstifte zur Betriebsarten-Steuerung vorgesehen. Zweck der Betriebsarten-Steuerung ist es, festzulegen, welche der Eingabe/Ausgabe-Anschlußstifte 77 mit Eingangsleitungen und welche mit Ausgangsleitungen zu verbinden sind. Die Anschlüsse 78 sind in irgendeiner gewünschten Kombination mit der Versorgungsschiene 18 und mit Masse 22 verbunden, um die Zuordnung der Anschlüsse 77 zu Eingangs- und Ausgangsleitungen in einer der vier folgenden Kombinationen festzulegen: 16 Eingangsleitungen, 0 Ausgangsleitungen; 12 Eingangsleitungen, 4 Ausgangsleitungen; 8 Eingangsleitungen, 8 Ausgangsleitungen; 4 Eingangsleitungen, 12 Ausgangsleitungen.
Ein innerhalb der SE-Einheit 16 befindliches NAND-Glied 81 ist mit einem seiner Eingänge an den Anschluß 74 und mit seinem Ausgang an den Anschluß 75 angeschlossen. Eine vom Anschluß 71 kommende Eingangsleitung von der Schiene ist mit den D-Eingängen (Dateneingänge) eines Flankendetektors 82, einer Abschalteinrichtung 83 und einer Rückstellschaltung 84 sowie mit den D-Eingängen einer Adressen- Verriegelungsschaltung (Adressenspeicher) 91 und einer Daten-Verriegelungsschaltung (Datenspeicher) 92 verbunden. Die Natur des Signals auf der mit dem Anschluß 71 verbundenen Schiene wird weiter unten noch ausführlicher beschrieben, es sei jedoch schon erwähnt, daß es sich um ein Binärsignal handelt, welches Teile niedrigerer Spannung und Teile höherer Spannung hat. Der größte Teil der Schaltungen in der SE-Einheit spricht auf Pegelübergänge des Signals in der einen oder der anderen Richtung an. Die Signalteile niedrigeren Pegels werden nachstehend als Logikwert 0 und die Signalteile höheren Pegels als Logikwert 1 bezeichnet. Ein Signalübergang von niedrigem auf hohen Pegel (der in Spannungseinheiten gemessen werden kann), wird im folgenden als "positiv" bezeichnet, während ein Wechsel von hohem auf niedrigen Spannungspegel als "negativer" Übergang bezeichnet wird. Natürlich sind die jeweils genannten relativen Spannungspegel, die Logikwerte und die jeweils genannten Richtungen der Signalübergänge lediglich als Beispiel zu verstehen und nicht als Einschränkung anzusehen.
Der Flankendetektor 82 erzeugt an seinem Ausgang S 2 einen Impuls mit dem Logikwert 1, wenn an seinem D-Eingang ein positiver Signalübergang erfaßt wird. Bei Erfassung eines negativen Übergangs an seinem D-Eingang erzeugt der Detektor einen Impuls mit dem Logikwert 1 an seinem Ausgang S 3. Der Ausgang S 3 des Detektors 82 ist mit einem Eingang eines UND-Gliedes 128 verbunden. Der Ausgang S 2 des Detektors 82 ist mit dem Rückstelleingang R eines Voruntersetzers 86, mit einem Eingang R 1 eines Zeitgebers 87 und mit dem Takteingang C einer Bit-Zuweisungsschaltung 90 verbunden. Der "Taktausgang"-Anschluß 75 ist mit den Takteingängen C des Voruntersetzers 86, eines Synchronisierungsdetektors 85, der Rückstellschaltung 84 und der Abschalteinrichtung 83 verbunden. Der Ausgang S 1 der Abschalteinrichtung 83 führt zum zweiten Eingang des NAND-Gliedes 81 und zum Eingang R 2 der Rückstellschaltung 84. Der Ausgang S 5 der Rückstellschaltung 84, der ein allgemeines Rückstellsignal liefert, ist mit einem zweiten Eingang des UND-Gliedes 128 verbunden, ferner mit dem Eingang R des Zeitgebers 87 und mit dem Eingang R der Zuweisungsschaltung 90. Der mit S 6 bezeichnete Ausgang des UND-Gliedes 128 führt zum R-Eingang des Synchronisierungsdetektors 85. Der Ausgang S 7 der Rückstellschaltung 84 ist mit dem Aktivierungseingang E des Synchronisierungsdetektors 85 verbunden. Der Ausgang S 10 des Synchronisierungsdetektors 85 führt zum D-Eingang des Voruntersetzers 86, und zwar über eine Vielfachleitung, wie mit dem breiten Pfeil angedeutet.
Ein ODER-Glied 88 liefert ein Fehlersignal an seinem Ausgang S 8, der mit dem Eingang R 1 der Rückstellschaltung 84 verbunden ist. Das ODER-Glied 88 empfängt Eingangssignale vom Ausgang S 9 des Synchronisierungsdetektors 85, vom Ausgang S 13 der Zuweisungsschaltung 90, vom Ausgang S 14 der Adressen-Verriegelungsschaltung 91 und vom Ausgang T 60 des Zeitgebers 87.
Der Zeitgeber 87 empfängt ein Haupttaktsignal vom Ausgang S 11 des Voruntersetzers 86 und liefert zeitlich beabstandete Ausgangsimpulse auf verschiedenen Ausgangsleitungen T 00, T 10, T 11, T 20 und T 21 sowie auf der bereits erwähnten Leitung T 60. Die Ausgangsleitungen T 00, T 10, T 20 und T 21 führen zu entsprechend bezeichneten Eingängen einer Modulatorschaltung 89. Das übrige Zeitsignal T 11 wird auf die Schreib-Abtasteingänge W der Adressen-Verriegelungsschaltung 91 und der Daten-Verriegelungsschaltung 92 gegeben. Die Bit- Zuweisungsschaltung 90 liefert auf ihren Ausgangsleitungen S 12 (wiederum eine durch breiten Pfeil symbolisierte Vielfachleitung) Signale, die anzeigen, welche der weiter unten beschriebenen 20 aufeinanderfolgenden Eingangsbits gerade am Multiplex-Anschluß 71 empfangen werden. Die erwähnten Ausgangsleitungen S 12 sind sowohl mit der Adressen-Verriegelungsschaltung 21, mit der Daten-Verriegelungsschaltung 92 und mit einer Betriebsarten-Wählschaltung 93 verbunden.
Die Natur des am Anschluß 71 empfangenen Signals wird an späterer Stelle ausführlicher beschrieben; vorerst sei nur erwähnt, daß dieses Signal typischerweise 20 Bits an Information enthält. Die ersten vier Bits beziehen sich auf eine Adresse und werden in die vier zugeordneten Speicherplätze der Adressen-Verriegelungsschaltung (Adressenspeicher) 91 eingeschrieben, und zwar unter Steuerung durch die Ausgangssignale S 12 der Zuweisungsschaltung 90. Die nächsten 16 Bits sind Datenbits und werden, ebenfalls unter Steuerung durch die Ausgangssignale S 12 der Zuweisungsschaltung 90, in 16 zugeordnete Speicherplätze der Daten- Verriegelungsschaltung (Datenspeicher) 92 eingeschrieben. Der Ausgang S 15 des Datenspeichers 92 ist mit dem D -Eingang des Modulators 89 verbunden, während der Ausgang S 16 der Betriebsarten-Wählschaltung 92 mit dem Eingang E des Modulators 89 verbunden ist. Der Ausgang des Modulators 89 ist am Anschluß 70 mit der Multiplexdatenschiene verbunden.
Bevor im einzelnen beschrieben wird, was in den verschiedenen Blöcken nach Fig. 3 vorgeht, sei anhand der Fig. 5 der Charakter eines typischen Signals erläutert, wie es am Anschluß 71, von der Hauptsteuereinheit 12 (Fig. 3) kommend, empfangen wird. Das typische Signal besteht aus einer Reihe von Nachrichten (von denen eine in Fig. 5 dargestellt ist), die durch Pausenzeiten variierender Länge voneinander getrennt sind. Die Pausenzeit kann durch einen hohen oder einen niedrigen Spannungspegel ausgefüllt sein, sie ist kenntlich durch das Fehlen eines positiven oder negativen Signalübergangs.
Jede Nachricht besteht aus drei Abschnitten: einem Synchronimpuls der Dauer X · T mit z. B. X = 2²/₃, nachfolgend vier Adressenbits mit jeweils der Zeitdauer T und anschließend 16 Datenbits mit jeweils der Zeitdauer T, wobei T irgendeine Zeiteinheit ist, z. B. eine Millisekunde. In jedem Fall ist T durch den Kristall 52 (Fig. 2) genau zeitlich festgelegt. Der Synchronimpuls ist markiert durch einen positiven Signalübergang 100 und einen nach einer Zeitspanne von 2²/₃ T folgenden negativen Übergang 102. Falls die Pausenzeit hohe Spannungspegel hat, muß vor dem positiven Übergang 100 ein negativer Übergang erscheinen, der jedoch direkt vor dem positiven Übergang 100 liegen kann. Die Datenbits sind in zwei Gruppen unterteilt, deren eine die von der Hauptsteuereinheit 12 zur SE-Einheit 16 gegebenenfalls gesendeten Datenbits enthält und deren andere die von der SE-Einheit 16 zur Hauptsteuereinheit 12 gesendeten Datenbits enthält. In der Fig. 5 sind für jede dieser beiden Gruppen jeweils 8 Bits dargestellt.
Die durch den Block 83 in Fig. 3 dargestellte Abschalteinrichtung besteht aus einem herkömmlichen Zähler zum Zählen der vom Anschluß 75 auf seinen Eingang C gegebenen Taktimpulse und einem herkömmlichen Flipflop, das gesetzt wird, wenn im Zähler ein gegebener Zählstand, typischerweise ein Überlauf, erreicht ist. Der Zähler und das Flipflop werden jedesmal zurückgesetzt, wenn ein positiver Übergang am Anschluß 71 erscheint und auf den D-Eingang der Schaltung 83 gekoppelt wird. Wenn das Flipflop gesetzt wird, zeigt es damit an, daß seit dem letzten positiven Signalübergang eine sehr lange Zeitspanne verstrichen ist, d. h. daß die Pausezeit sehr lang und die SE-Einheit daher abzuschalten ist. Ein Zählwert, bei dem dies geschehen soll, ist z. B. 2¹² oder ungefähr 40 T . Wenn das Flipflop gesetzt wird, sperrt der am Ausgang S 1 erscheinende Logikpegel 0 das NAND-Glied 81 und verhindert damit, daß Taktimpulse am Anschluß 75 erzeugt werden. Wenn keine Taktimpulse geliefert werden, geht die SE-Einheit in einen Zustand, in dem sie wenig Strom zieht. Das vom Ausgang S 1 der Abschalteinrichtung 83 gelieferte Signal gelangt auch zum Eingang R 2 der Rücksetzschaltung 84 und versetzt diese Schaltung in einen Bereitschaftszustand. Der Inhalt der Rücksetzschaltung 84 ist in Fig. 4 dargestellt und wird später beschrieben.
Der Synchronisierungsdetektor 85 enthält einen Zähler herkömmlicher Bauart und Decodierschaltungen herkömmlicher Konstruktion. Zur Erläuterung seiner Arbeitsweise sei angenommen, daß die Abschalteinrichtung 83 die Taktschaltung unwirksam gemacht hat und nun ein positiver Übergang (z. B. der Übergang 100 gemäß den Fig. 5 und 6) am Anschluß 71 erschienen ist, was den Beginn eines Synchronimpulses markiert. Der erwähnte positive Übergang setzt das Flipflop in der Abschalteinrichtung 83 zurück, wodurch das NAND-Glied 81 wieder aktiviert wird, so daß am Anschluß 75 wieder Taktimpulse erzeugt werden. In einer später noch zu beschreibenden Weise liefert die Rückstellschaltung 84 an ihrem Ausgang S 7 als Antwort auf den positiven Übergang 100 einen Impuls mit dem Logikpegel 1, der bis zum negativen Übergang 102 dauert. Als Folge des positiven Übergangs 100 wird ein kurzzeitiger Impuls mit dem Logikwert 1 am Ausgang S 3 des Flankendetektors 82 erzeugt, und dieser Impuls wird mit dem Logikwert 1 vom Ausgang S 5 der Rücksetzschaltung 84 im UND-Glied 128 verknüpft, um am Ausgang S 6 einen kurzzeitigen Rücksetzimpuls mit dem Logikwert 1 zu erzeugen, wodurch der Zähler im Synchronisierungsdetektor 85 zurückgesetzt wird. Gleichzeitig veranlaßt der 1-Impuls vom Ausgang S 7 der Rücksetzschaltung 84 den Zähler im Synchronisierungsdetektor 85, mit dem Zählen der Taktimpulse vom Anschluß 75 zu beginnen.
Da die genaue zeitliche Länge des Synchronimpulses innerhalb der Toleranz des Oszillators 52 bekannt ist und nachdem ferner bekannt ist, daß die Frequenz der Taktimpulse am Anschluß 75 höher als ein gewisser Minimalwert und niedriger als ein gewisser Maximalwert ist, bedeutet die Tatsache, daß der Zählwert im Zähler des Synchronisierungsdetektors 85 beim Erscheinen des negativen Übergangs 102 kleiner ist als ein gewisser Wert X, daß dieser negative Übergang 102 nicht das Ende eines Synchronimpulses markiert. In ähnlicher Weise kann, wenn der Zählwert im Synchronisierungsdetektor 85 beim Erscheinen des negativen Übergangs 102 größer ist als ein gewisser anderer Wert Y, der Impuls kein Synchronimpuls sein, da er zu lange dauert. Nur wenn der negative Übergang 102 innerhalb des Fensters zwischen X und Y erscheint, ist der Impuls aller Voraussicht nach ein Synchronimpuls. Die erwähnten Werte X und Y für die obere und untere Grenze des Fensters sind in die Decodierschaltung im Synchronisierungsdetektor 85 eingebaut. Somit wird ab dem Beginn des Aktivierungsimpulses am Eingang E des Synchronisierungsdetektors 85 bis zum Erreichen eines Zählwertes X oder nach dem Erreichen eines Zählwertes Y ein Impuls mit dem Logikwert 1 am Ausgang S 9 erzeugt, wodurch das ODER-Glied 88 veranlaßt wird, einen Fehlanzeige-Impuls zu erzeugen, um die Rücksetzschaltung 84 in einen Bereitschaftszustand zu versetzen.
Falls der negative Übergang 102 zwischen einem Zählwert X und einem Zählwert Y erscheint, bewirkt der resultierende Impuls vom Ausgang S 2 des Flankendetektors 82, daß die Rücksetzschaltung 84 den Aktivierungsimpuls vom Eingang E des Synchronisierungsdetektors 85 wegnimmt und damit diesen Detektor auf den im Augenblick erreichten Zählwert verriegelt. Dieser Zählwert Z ist gleich oder entspricht der Anzahl von Taktimpulsen, die innerhalb der Zeitspanne 2²/₃ T am Anschluß 75 erzeugt werden. Diese Anzahl kann relativ hoch oder relativ niedrig sein, was von der Frequenz der am Anschluß 75 erzeugten Taktimpulse abhängt. Die vom (noch zu beschreibenden) Voruntersetzer 86benötigte Anzahl ist nicht die der Zeitspanne 2²/₃ T entsprechende Anzahl von Taktimpulsen, sondern die einer Zeitspanne T : 6 entsprechende Anzahl von Taktimpulsen. Zweckmäßigerweise ist der Gesamt-Divisor gleich 16 (1 geteilt durch 2²/₃ geteilt durch 6), was im Binärsystem durch 4 Bits dargestellt wird. Die Division kann also dadurch erfolgen, daß man die untersten (d. h. niedrigstwertigen) 4 Bits des Synchronisierungsdetektor-Zählers nicht mit dem Voruntersetzer 86 verbindet.
Der Voruntersetzer 86 enthält einen Zähler und einen Vergleicher, die beide herkömmlicher Bauart sein können. Der Vergleicher spricht auf den Stand des Zählers im Voruntersetzer und auf den der Zeitspanne T : 6 entsprechenden Zählwert auf der vom Synchronisierungsdetektor 85 kommenden Leitung S 10 an, um auf der Ausgangsleitung S 11 immer dann einen Impuls zu erzeugen, wenn Gleichheit besteht. Der Zähler im Voruntersetzer 86 wird durch jeden negativen Signalübergang an seinem R-Eingang zurückgesetzt und zählt mit einer Geschwindigkeit, die durch die Frequenz der Taktimpulse am Anschluß 75 bestimmt ist. Wenn der Zähler einen Zählwert entsprechend T : 6 erreicht, wie schnell auch immer die Taktimpulse am Anschluß 75 erzeugt werden, liefert der Voruntersetzer 86 einen kurzzeitigen Impuls an seinem Ausgang S 11 und löscht seinen Zähler, um mit erneuter Zählung bis zu einem Zählwert entsprechend T : 6 zu beginnen und bei diesem Wert einen neuen Impuls am Ausgang S 11 zu liefern. Dieses Spiel wiederholt sich.
Irgendwann wird am Anschluß 71 ein negativer Übergang empfangen. Der resultierende Impuls vom Ausgang S 2 des Flankendetektors 82 stellt den Zähler im Voruntersetzer 86 zurück. Falls der Ausgang am Taktanschluß 75 stabil bleibt, sollte der Zähler im Voruntersetzer 86 seit dem letzten negativen Übergang am Anschluß 71 sechsmal bis zu seinem voreingestellten Wert hochgezählt haben und sollte von sich aus zurückgesetzt werden. Somit wird der Rücksetzimpuls vom Ausgang S 2 des Flankendetektors 82 verwendet.
Der Zeitgeber 87 besteht im wesentlichen aus einem Zähler, der die Impulse vom Ausgang S 11 des Voruntersetzers 86 zählt und der zurückgesetzt wird durch einen Impuls, der infolge eines negativen Signalübergangs am Anschluß 71 vom Ausgang S 2 des Flankendetektors 82 erzeugt wird, oder durch einen Rücksetzimpuls von der Rücksetzschaltung 84. Wenn der Zeitgeber 87 durch einen Impuls zurückgesetzt wird, der vom Ausgang S 2 des Flankendetektors 82 kommt und einen negativen Signalübergang markiert, dann liefert der Zeitgeber einen Impuls an seinem Ausgang T 00. Der zweite Impuls, der im Anschluß daran vom Ausgang S 11 des Voruntersetzers kommt, bewirkt einen Ausgangsimpuls T 10, der das Verstreichen einer Zeitspanne von ¹/₃ T seit dem letzten negativen Signalübergang markiert. Der dritte Impuls vom Ausgang S 11 bewirkt ein Ausgangssignal bei T 11, was das Verstreichen einer Zeitspanne von ¹/₂ T seit dem letzten negativen Signalübergang markiert. Der vierte Impuls vom Ausgang S 11 bewirkt ein Ausgangssignal bei T 20, was das Verstreichen einer Zeitspanne von ²/₃ T seit dem letzten negativen Signalübergang markiert. Der fünfte Ausgangsimpuls von S 11 bewirkt ein Ausgangssignal bei T 21, was ⁵/₆ T seit dem letzten negativen Signalübergang markiert. Wenn der sechste Impuls am Ausgang S 11 erscheint, sollte ein negativer Signalübergang am Anschluß 71 erscheinen. Ist dies der Fall, dann setzt der resultierende Impuls vom Ausgang S 2 des Flankendetektors 82 den Zähler im Zeitgeber 87 und auch den Zähler im Voruntersetzer 86 zurück, und das vorstehend beschriebene Spiel wiederholt sich. Wenn jedoch aus irgendeinem Grund kein negativer Signalübergang erscheint, dann empfängt der Zeitgeber 87 weiterhin Impulse vom Ausgang S 11 des Voruntersetzers, und beim zwölften dieser Impulse liefert er ein Ausgangssignal bei T 60, was dem Verstreichen einer Zeitspanne von 2 T entspricht. Dieser Ausgangsimpuls markiert einen Fehlerzustand und wird auf einen Eingang des ODER-Gliedes 88 gegeben, zu Zwecken, die weiter unten erläutert werden.
Die Bit-Zuweisungsschaltung 90 besteht im wesentlichen aus einem Zähler, der an seinem Eingang R einen Rücksetzimpuls von der Rücksetzschaltung 84 empfängt und im zurückgesetzten Zustand bleibt, bis am Anschluß 71 ein negativer Signalübergang erscheint, der die Rückflanke eines Synchronimpulses markiert (z. B. der Übergang 102 in Fig. 5). Zu diesem Zeitpunkt wird der Rücksetzimpuls von der Zuweisungsschaltung 90 fortgenommen. Der zu dieser Schaltung 90 gehörende Zähler wird dann durch Impulse weitergeschaltet, die seinem Eingang C vom Ausgang S 2 des Flankendetektors 82 zugeführt werden und durch negative Übergänge am Anschluß 71, beginnend mit dem Übergang 102 (Fig. 5), verursacht werden. Der Zweck der Zuweisungsschaltung 90 besteht darin, die am Anschluß 71 empfangenen Daten der Reihe nach in den Adressenspeicher 91 und in den Datenspeicher 92 zu lenken. Das heißt, die ersten vier negativen Übergänge am Anschluß 71, beginnend mit dem die Rückflanke des Synchronimpulses markierenden Übergang, veranlassen die Zuweisungsschaltung 90, Y Zählwerte zu durchlaufen (z. B. von 1 bis 4), um die 4 Bits, welche die Adresse der Nachricht darstellen, in den D-Eingang des Adressenspeichers 91 zu lenken. Die nächsten 16 negativen Übergänge am Anschluß 71 lassen die Zuweisungsschaltung 16 weitere Zählwerte durchlaufen, z. B. die Zählwerte von 5 bis 20, um die 16 Datenbits (Fig. 5) oder diejenigen der Datenbits, die gerade in die SE-Einheit eingegeben und am D-Eingang des Datenspeichers 92 empfangen werden, an zugeordneten Speicherplätzen im Datenspeicher einzuspeichern. Der 21. negative Übergang bewirkt, daß die Zuweisungsschaltung 90 an ihrem Ausgang S 13 einen Rücksetzimpuls des Logikwertes 1 liefert, der auf das UND- Glied 88 gegeben wird.
Der Adressenspeicher 91 enthält vier Speicherregister und einen Vergleicher. Wenn die Adresse, die dem Adressenspeicher 91 am Eingang D unter Steuerung durch die Zuweisungsschaltung 90 eingegeben wird, identisch mit der an den Anschlüssen 76 vorverdrahteten Adresse, dann signalisiert der Vergleicher den Zustand "kein Fehler". Stimmen die eingegebenen Bits nicht mit den vorverdrahteten Bits überein, dann wird am Ausgang S 14 des Adressenspeichers 91 ein Fehlerimpuls mit dem Logikwert 1 erzeugt.
Der Datenspeicher 92 enthält 16 Register, worin entweder die am D-Eingang empfangene Information oder die von den Eingabe/Ausgabe-Anschlüssen 77 kommende Information eingespeichert wird, abhängig vom Zählwert in der Zuweisungsschaltung 90 und von der Einstellung der Betriebsarten-Steuerschaltung 93 unter Steuerung durch die Betriebsartenanschlüsse 78. Bei der Situation, wie sie als Beispiel in Fig. 5 dargestellt ist, d. h. wenn acht Datenbits von der Hauptsteuereinheit empfangen werden und acht zusätzliche Datenbits über die E/A-Anschlüsse 77 eingegeben werden, werden die ersten acht Bits in zugeordnete Register im Datenspeicher 92 eingespeichert, und zwar unter Steuerung durch die Bit-Zuweisungsschaltung 90 und durch die Betriebsarten-Steuerschaltung 93, welche die Zählinformation von der Zuweisungsschaltung 90 empfängt, wie es mit dem Pfeil 99 angedeutet ist. Die zweiten acht Bits werden von verschiedenen Geräten wie Schaltern, Sensoren usw. (nicht dargestellt) an den Anschlüssen 77 eingegeben.
Die Betriebsarten-Steuerschaltung 93 besteht im wesentlichen aus einem herkömmlichen Decoder (nicht gesondert dargestellt) und einigen Verknüpfungsgliedern. Die Verknüpfungsglieder sprechen auf die durch Verdrahtung erzeugten Signale an den Anschlüssen 78 an, die bestimmend dafür sind, wie viele Bitpositionen im Datenspeicher 92 für die Eingabe vom Anschluß 71 und wie viele Bitpositionen für die Ausgabe zum Anschluß 70 herangezogen werden. Der Decoder spricht auf Signale von den Verknüpfungsgliedern und von der Zuweisungsschaltung 90 an und legt die Richtung der Datenübertragung (entweder Eingabe oder Ausgabe) an den E/A-Anschlüssen 77 fest, und zwar unter Steuerung von Signalen, die von der Betriebsarten-Steuerschaltung 93 über Leitungen 170 zum Datenspeicher 92 laufen. Die Daten werden über den Ausgang S 15 aus dem Datenspeicher 92 übertragen. Ein Sende-Steuersignal vom Ausgang S 16 der Betriebsarten-Steuerschaltung 93 bestimmt, wann Daten vom Modulator 89 anzunehmen sind, um zur Hauptsteuereinheit 12 gesendet zu werden.
Der Modulator enthält eine Vielzahl von Verknüpfungsgliedern, die Zeitsignale vom Zeitgeber 87, Daten vom Ausgang S 15 des Datenspeichers 92 und das Sende-Steuersignal vom Ausgang S 16 der Betriebsarten-Steuerschaltung 93 empfangen, um Datensignale in richtiger zeitlicher Abstimmung auf den Multiplexschienen-Ausgangsanschluß 70 zu geben. Die genaue Form dieser Signale wird weiter unten erläutert.
Die Bestandteile der Rücksetzschaltung 84 sind ausführlich in Fig. 4 dargestellt. Die kleinen Kästen mit eingetragenen Buchstaben oder Buchstaben/Zahlen-Kombinationen entsprechen den gleich bezeichneten Stellen der Rücksetzschaltung in Fig. 3. So entspricht z. B. der mit R 1 beschriftete Kasten 110 dem Eingang R 1 der Rücksetzschaltung 84 in Fig. 3. Dieser Eingang R 1 und der Ausgang eines UND-Gliedes 112 sind mit jeweils einem Eingang eines ODER-Gliedes 114 verbunden. Der Ausgang des ODER-Gliedes 114 führt zum D -Eingang eines D-Flipflops 116, das auch mit FF 1 bezeichnet ist. Der Eingang R 2 ist über einen Inverter 117 mit dem Setzeingang (S-Eingang) des Flipflops 116 und mit dem S-Eingang eines gleichartigen D-Flipflops 118 verbunden. Der Schaltungseingang C führt zu den Takteingängen (C-Eingänge) der Flipflops 116 und 118. Der Schaltungseingang D ist mit einem Eingang eines NAND-Gliedes 120 und mit einem Eingang eines UND-Gliedes 122 sowie mit einem Eingang eines NOR- Gliedes 124 verbunden. Der Q-Ausgang des Flipflops 116 und der Ausgang des NOR-Gliedes 124 sind mit den beiden Eingängen des UND-Gliedes 112 verbunden.
Der &wedgeq;-Ausgang des Flipflops 116 führt zum zweiten Eingang des NAND-Gliedes 120. Die Ausgänge des NAND-Gliedes 120 und des UND-Gliedes 122 sind mit Eingängen eines ODER- Gliedes 126 verbunden, dessen Ausgang zum D-Eingang des Flipflops 118 führt. Der Q-Ausgang des Flipflops 118 ist mit dem Schaltungsausgang S 5, mit einem Eingang des NOR- Gliedes 124 und mit einem Eingang des UND-Gliedes 122 verbunden. Der Ausgang des Gliedes 122 führt zum Schaltungsausgang S 7.
Die Arbeitsweise der Rückstellschaltung 84 nach Fig. 4 sei nachstehend in Verbindung mit Fig. 8 beschrieben, worin vertikal untereinander die Spannungspegel an verschiedenen Punkten der Rücksetzschaltung 84 entlang der in Horizontalrichtung zu denkenden Zeitachse dargestellt sind. Zur Erläuterung sei zunächst angenommen, daß die Bit-Zuweisungsschaltung 90 (Fig. 3) gerade an ihrem Ausgang S 13 einen Impuls mit dem Logikwert 1 erzeugt hat, wodurch das ODER-Glied 88 veranlaßt wird, ein Fehlanzeige-Signal mit dem Logikwert 1 zu liefern, das dem Eingang R 1 der Rücksetzschaltung 84 angelegt wird (Impuls 810 in der R 1-Zeile der Fig. 8). Dieser Impuls bewirkt, daß das Flipflop 116 beim nächsten Taktimpuls (vom Anschluß 75 in Fig. 3), der am Eingang C der Rücksetzschaltung 84 erscheint, gesetzt wird (Q-Ausgang auf Logikwert 1).
Wenn das Flipflop 116 gesetzt wird, bekommt sein &wedgeq;-Ausgang den Logikwert 0, der dem NAND-Glied 120 angelegt wird. Zu diesem Zeitpunkt ist der D-Eingang ebenfalls auf niedrigem Pegel, da gerade eine Pause stattfindet, wie es in der D- Zeile der Fig. 8 angezeigt ist. Das NAND-Glied 120 empfängt also zwei Signale mit niedrigem Pegel, so daß es ein Ausgangssignal mit dem Logikwert 1 liefert, welches über das ODER-Glied 126 zum D-Eingang des Flipflops 118 gelangt, so daß dieses Flipflop gesetzt wird. Als Folge geht der Q- Ausgang dieses Flipflops und damit der Schaltungsausgang S 5 auf den Logikwert 1. Falls die Bit-Zuweisungsschaltung 90 das Signal S 13 nicht erzeugen würde, erschiene rechtzeitig ein Impuls mit dem Logikwert 0 am Ausgang S 1 der Abschalteinrichtung 83 (Fig. 3), der auf den Eingang R 2 der Rückstellschaltung 84 gelangen würde (in Fig. 8 nicht dargestellt). Dieses Signal würde über den Inverter 117 ebenfalls die Flipflops 116 und 118 setzen, und zwar direkt über S-Eingänge. In jedem Fall bewirkt anschließend der das Ende der Pausezeit markierende positive Signalübergang 812 (vgl. Zeile D in Fig. 8), daß nach einer sehr kurzen, durch die Laufzeit von Schaltungsteilen bedingten Verzögerung der Synchronisierungsdetektor 85 (Fig. 3) an seinem Ausgang S 9 einen Impuls mit dem Logikwert 1 erzeugt, wie es in der R 1-Zeile der Fig. 8 dargestellt ist.
Gerade wenn der positive Signalübergang 812 erscheint, bewirken die resultierenden Signale mit dem Logikwert 1 am NOR-Glied 124 (es sei daran erinnert, daß der Q-Ausgang des Flipflops 118 den Logikwert 1 hat), daß ein Signal mit dem Logikwert 0 an das UND-Glied 112 und damit an das ODER- Glied 114 gelegt wird, so daß dem Flipflop 116 ein Signal mit dem Logikwert 0 angelegt wird. Dies führt zu einer sehr kurzzeitigen Zustandsänderung des Flipflops 116 aus dem gesetzten in den rückgesetzten Zustand, wie es durch den Impuls 814 in der Zeile F 1 der Fig. 8 gezeigt ist. Unmittelbar danach erscheint am Ausgang S 9 wieder der Impuls mit dem Logikwert 1, wodurch das Flipflop 116 wieder gesetzt wird.
Wenn der negative Signalübergang 816 am Eingang R 1 erscheint, ist am ODER-Glied kein Logikwert 1 vorhanden, um das Flipflop 116 in seinem gesetzten Zustand zu halten. Somit wird das Flipflop 116 durch den vom ODER-Glied 114 erzeugten Logikwert 0 zurückgesetzt. Wenn das Flipflop zurückgesetzt wird, geht sein Q-Ausgang auf den Logikwert 0, wie es mit dem negativen Signalübergang 818 in der Zeile F 1 der Fig. 8 gezeigt ist. Das Flipflop 118 jedoch bleibt weiterhin gesetzt, so daß sein Q-Ausgang und damit auch der Schaltungsausgang S 5 auf dem Logikwert 1 bleiben. Als Folge des negativen Signalübergangs 824, der das Ende des Synchronimpulses markiert, wird ein Signal mit dem Logikwert 0 auf das UND-Glied 122 gegeben. Der damit am Ausgang dieses Gliedes erscheinende Logikwert 0 gelangt zum ODER- Glied 126 und bewirkt dort gemeinsam mit dem Logikwert 0 vom NAND-Glied 120, daß das Flipflop 118 zurückgesetzt wird, so daß das Signal am Schaltungsausgang S 5 auf den Logikwert 0 geht. Der Logikwert 0 vom UND-Glied 122 bewirkt außerdem, daß auch der Schaltungsausgang S 7 auf den Logikwert 0 geht, wodurch der Aktivierungsimpuls vom Synchronisierungsdetektor 85 (Fig. 3) weggenommen wird.
Falls der das Ende des Synchronimpulses markierende negative Signalübergang 824 nicht erschiene, würde der Synchronisierungsdetektor 85 (Fig. 3) schließlich an seinem Ausgang S 9 ein Signal mit dem Logikwert 1 erzeugen, wie es gestrichelt in der R 1-Zeile der Fig. 8 nach dem positiven Übergang 826 angedeutet ist. In diesem Fall würde das Flipflop 116 über das ODER-Glied 114 wieder gesetzt werden. Wegen des Ausbleibens des negativen Übergangs bleibt das Flipflop 118 gesetzt, und daher erscheint an den Ausgängen S 5 und S 7 jeweils der Logikwert 1. Natürlich wird irgendwann einmal ein negativer Übergang 824 erscheinen. Wenn dies geschieht, wird das Flipflop 116 wie nach dem Erscheinen des negativen Übergangs 826 gesetzt, jedoch wird der Impuls nicht als Synchronimpuls sondern als ein Fehlerimpuls behandelt, und in keiner der Schaltungen nach Fig. 3 geschieht etwas, bis der nächste positive Signalübergang erscheint, dessen Folgen nachstehend ausführlicher beschrieben werden.
Es sei nun angenommen, daß in einer Nachricht aus irgendeinem Grunde kein negativer Signalübergang zu einem richtigen Zeitpunkt während des Adressen- oder Datenteils der Nachricht (vgl. Fig. 5) erscheint. In einem solchen Fall wird der Zeitgeber 87 einen Impuls an seinem Ausgang T 60 erzeugen, wie es mit dem Impuls 830 in der R 1-Zeile der Fig. 8 dargestellt ist. Der mit dem Logikwert 1 erscheinende Impuls 830 setzt das Flipflop 116 über das ODER- Glied 114. Der nächste negative Übergang 832 am D-Eingang, egal, ob er den Beginn einer Pause oder etwas anderes bedeutet, führt zur Beendigung des Signals vom Ausgang T 60 des Zeitgebers 87. Der dem negativen Übergang 832 folgende Logikwert 0 am D-Eingang hat zur Folge, daß dem NAND-Glied 120 nunmehr zwei Signale mit dem Logikwert 0 angelegt werden, so daß dieses Glied am Ausgang den Logikwert 1 liefert, der über das ODER-Glied 126 das Flipflop 118 setzt. In jeder anderen Hinsicht ist der Betrieb der Rücksetzschaltung genauso, wie oben beschrieben.
Bevor die Arbeitsweise des gesamten Multiplex-Netzes erläutert wird, sei noch das Datensignal näher beschrieben. Man betrachte hierzu das Diagramm nach Fig. 7, insbesondere die oberen drei Wellenformen, die mit "Eingang von Schiene", "Ausgang zur Schiene" und "Schiene kombiniert" bezeichnet sind. Es sind drei aufeinanderfolgende Datenbits gezeigt. Die Wellenform "Eingang von Schiene" stellt z. B. das eingegebene Signal am Anschluß 71 in Fig. 3 dar. Die Wellenform "Ausgang zur Schiene" stellt das ausgegebene Signal am Anschluß 70 der Fig. 3 dar, während die Wellenform "Schiene kombiniert" die Kombination von an der Schiene ein- und ausgegebenen Signalen ist, wie sie auf irgendeiner der Datenschienen 14 in Fig. 1 erscheinen würde. Jedes Datenbit hat die Dauer T, es beginnt mit einem negativen Übergang wie z. B. dem Übergang 700 und endet mit einem negativen Übergang wie z. B. 702, der gleichzeitig der Beginn des nächsten Datenbits ist. Es sei erwähnt, daß das letzte (sechzehnte) Datenbit nicht den negativen Übergang am Ende benötigt. Ein Datenbit erstreckt sich also vom negativen Übergang 700 bis zum negativen Übergang 702, das nächste Datenbit reicht vom negativen Übergang 702 zum negativen Übergang 704, und das dritte Bit erstreckt sich vom negativen Übergang 704 zum negativen Übergang 706. Jedes Datenbit enthält einen positiven Übergang wie z. B. 708 zwischen den beiden negativen Übergängen, und die zeitliche Lage dieses positiven Übergangs relativ zu den negativen Übergängen bestimmt, ob das Bit eine Null oder eine Eins darstellt. Die beiden Wörter "Null" und "Eins" werden hier verwendet, um den Unterschied zu den Spannungspegeln des Logikwertes 0 und des Logikwertes 1 erkennbar zu machen, die sonst benutzt werden, um den Betrieb der im Multiplex-Nachrichtennetz verwendeten Schaltungen zu beschreiben.
Der positive Signalübergang erscheint im Abstand ^T/₃ von dem einen oder dem anderen der beiden negativen Übergänge, die das Datenbit begrenzen. Wenn der positive Übergang im Abstand ^T/₃ vom zweiten negativen Übergang erscheint, dann stellt das betreffende Datenbit gemäß willkürlicher Annahme eine Null dar. Die zwischen den negativen Übergängen 700 und 702 liegende Information ist also eine Null. Wenn der positive Übergang einen Abstand ^T/₃ vom ersten negativen Übergang hat, dann stellt das betreffende Bit eine Eins dar. Der positive Übergang 710 in Kombination mit den negativen Übergängen 704 und 706 in der Wellenform "Schiene kombiniert" ist also eine Eins.
Die Beschreibung der Datenbits bis hierher gilt auch für die Adressenbits, die von der Hauptsteuereinheit 12 zu irgendeiner SE-Einheit 16 übertragen werden.
Wie bereits weiter oben erwähnt wurde, ist eine typische SE-Einheit elektronisch so gebaut, daß sie X Datenbits von der Hauptsteuereinheit empfängt und Y Datenbits zur Hauptsteuereinheit sendet, wobei die Gesamtsumme von X und Y gleich 16 ist. Die von der Hauptsteuereinheit zur SE- Einheit gesendeten Datenbits bestehen aus Abschnitten mit dem Logikwert 0 wie z. B. dem Abschnitt vom negativen Übergang 700 zum positiven Übergang 708 und aus Abschnitten mit dem Logikwert 1 wie z. B. dem Abschnitt vom positiven Übergang 708 zum negativen Übergang 702.
Wenn ein Datenbit von einer SE-Einheit 16 zur Hauptsteuereinheit 12 zu senden ist, sendet die Hauptsteuereinheit noch alle negativen Übergänge sowie einen Teil ^T/₄ des Signals danach oder davor. Als Beispiel sei das Datenbit betrachtet, das sich zwischen den negativen Übergängen 702 und 704 erstreckt. Es wird also der negative Übergang 702 und das nächste Teilintervall ^T/₄ des Logikwertes 0 von der Hauptsteuereinheit zur SE-Einheit übertragen. Ebenso wird der negative Übergang 704 und das vorangehende Teilintervall ^T/₄ des Logikwertes 1 von der Hauptsteuereinheit zur SE-Einheit übertragen. Während des mittleren Teilintervalls 2^T/₄ (zwischen 702 und 704) bildet der E/A-Port 62 der Hauptsteuereinheit (vgl. Fig. 2) einen hochohmigen Ausgang und stellt weder einen Logikwert 1 noch einen Logikwert 0 dar.
Während der Übertragung eines Datenbits von der SE-Einheit 16 zur Hauptsteuereinheit 12 liefert die SE-Einheit am Ausgangsanschluß 70 die fehlenden Datenteile, wie in der Wellenform "Ausgang zur Schiene" in Fig. 7 gezeigt. Die Lieferung dieser Teile geschieht unter Steuerung durch den Zeitgeber 87 und den Modulator 89, die beide in Fig. 3 gezeigt sind. Für jedes Bit beginnen die erwähnten Datenteile auch als Logikwert 0 (vgl. z. B. den Abschnitt 712) und enden mit dem Logikwert 1 (vgl. z. B. den Abschnitt 714). Wie obenerwähnt, bestimmt die zeitliche Lage des positiven Übergangs, ob das Datenbit eine Eins oder eine Null ist. Der positive Übergang 710 definiert eine Eins, und der positive Übergang 716 definiert eine Null. Das am Anschluß 70 in Fig. 3 erzeugte Signal beginnt unmittelbar nach dem Impuls T 00 vom Zeitgeber 87 und endet beim Impuls T 21. Während mindestens der Zeitspanne zwischen T 10 und T 21 ist die Ausgangsimpedanz des Modulators 89 niedrig. Zu anderen Zeiten ist der Ausgang des Modulators 89 hochohmig.
Mit Blick auf die Fig. 3 sei daran erinnert, daß der Impuls T 00 als Folge des Impulses vom Ausgang S 2 des Flankendetektors 82 erzeugt wird und daß der Impuls T 21 um 5^T/₆ später erzeugt wird. Der Ausgangsimpuls S 2 erscheint jedesmal, wenn ein negativer Übergang am Flankendetektor 82 empfangen wird. Die Zeitsteuerung der im Modulator 89 erzeugten Signale erfolgt so, daß sie sich mit dem aus der Hauptsteuereinheit empfangenen Signalen überlappen. Die Überlappung des den Logikwert 0 aufweisenden Teils des Signals beträgt im wesentlichen ^T/₄. Die Überlappung des den Logikwert 1 aufweisenden Teils ist 5^T/₆ - 3^T/₄ = ^T/₁₂. Somit werden die Signale auf allen Datenschienen 14 der Fig. 1 niemals einem hochohmigen Zustand entsprechen.
Der Gesamtbetrieb des Netzes ist folgendermaßen. Gemäß der Fig. 1 kann die Hauptsteuereinheit 12 so ausgelegt sein, daß sie Nachrichten gleichzeitig auf einer oder mehreren oder allen Datenschienen 14-1 bis 14-4 sendet, je nachdem, wie kompliziert diese Einheit aufgebaut ist. Auf jeder Datenschiene für sich jedoch erfolgt die Übertragung an die verschiedenen daran angeschlossenen SE-Einheiten 16 in Serie. Jeder SE-Einheit an einer gegebenen Datenschiene ist eine eindeutige Adresse gegeben, und zwar durch Verdrahtung der vier Adressenanschlüsse 76 (Fig. 3) in bestimmter Kombination mit Spannungswerten, die Nullen und Einsen darstellen. Es gibt also 16 eindeutig adressierbare SE-Einheiten an jeder Datenschiene.
Ferner sind die beiden Betriebsarten-Anschlüsse 78 (Fig. 3) jeder SE-Einheit mit einer Kombination von Spannungspegeln für Einsen und Nullen verdrahtet, um festzulegen, wie viele der 16 Datenbits von der Hauptsteuereinheit zur betreffenden SE-Einheit gesendet werden (wenn überhaupt) und wie viele der Datenbits von der SE-Einheit zur Hauptsteuereinheit gesendet werden. Es sei angenommen, daß eine als Beispiel zu betrachtende SE-Einheit so verdrahtet ist, daß sie jeweils acht Datenbits von der Hauptsteuereinheit 12empfangen und acht Datenbits zur Hauptsteuereinheit senden soll, was dem mit den Wellenformen in den Fig. 5 und 6 gezeigten Fall entspricht.
Als Beginn und unter Betrachtung der Fig. 3 sei angenommen, daß das Signal auf irgendeiner Schiene 14 seit sehr langer Zeit im Pause-Zustand ist, so daß die Abschalteinrichtung 83 ausgezählt hat und ein Signal mit dem Logikwert 0 an ihrem Ausgang S 1 liefert. Infolgedessen ist das NAND-Glied 81 gesperrt, und am Anschluß 75 werden keine Taktimpulse erzeugt. Ferner bewirken entweder ein Impuls mit dem Logikwert 1 vom ODER-Glied 88 (der dem Eingang R 1 der Rücksetzschaltung 84 angelegt wird) oder ein Impuls mit dem Logikwert 0 vom Ausgang S 1 der Abschalteinrichtung 83 (der dem Eingang R 2 der Rücksetzschaltung 84 angelegt und vom Inverter 117 in den Logikwert 1 invertiert wird), daß beide Flipflops 116 und 118 der Rücksetzschaltung 84 gesetzt werden und daß der Ausgang S 5 den Logikwert 1 bekommt (vgl. Fig. 4). Als nächstes sei angenommen, daß die in Fig. 5 dargestellte Nachricht von der Hauptsteuereinheit 12 über eine Schiene 14 zu einer SE-Einheit 16 gesendet wird.
Der erste positive Übergang in der Nachricht, der mit 100 in Fig. 6 bezeichnet ist und zum Eingang D der Abschalteinrichtung 83 gelangt, setzt diese Schaltung zurück und bewirkt, daß ihr Ausgang S 1 auf den Logikwert 1 geht. Der Logikwert 1 vom Ausgang S 1 schaltet das Glied 81 durch, so daß die Erzeugung von Taktimpulsen mit der Nominalfrequenz von 96 Impulsen pro Intervall T beginnt (T ist typischerweise gleich einer Millisekunde, so daß die erwähnte Taktfrequenz gleich 96 kHz ist). Diese nominelle Taktfrequenz kann jedoch irgendeinen Wert im Bereich von 48 bis 384 Impulsen pro Intervall T annehmen, was von den jeweiligen Umgebungsbedingungen und von den Kennwerten verwendeter Schaltungskomponenten abhängt.
In der Rücksetzschaltung nach Fig. 4 hat der Logikwert 1 vom Inverter 117 die beiden Flipflops 116 und 118 gesetzt, als vorher der Logikwert 0 dem Eingang R 2 angelegt wurde. Infolgedessen bleiben die Flipflops 116 und 118 gesetzt, wenn der positive Übergang 100 erscheint, so daß der Ausgang S 5 auf den Logikwert 1 gebracht wird. Der positive Übergang 100 (Fig. 6) bewirkt, daß der Ausgang S 3 des Flankendetektors (Fig. 3) einen kurzzeitigen Impuls mit dem Logikwert 1 liefert (Impuls 610 in Fig. 6). Dieser Impuls wird auf einen Eingang des UND-Gliedes 128 gegeben. Der Logikwert 1 vom Ausgang S 5 der Rücksetzschaltung 84 und der erwähnte kurzzeitige Impuls des Logikwertes 1 vom Ausgang S 3 werden im UND-Glied 128 verknüpft und bewirken, daß dieses Glied an seinem Ausgang S 6 einen kurzzeitigen Ausgangsimpuls liefert (Impuls 612 in Fig. 6). Ferner bewirkt die am UND-Glied 122 erfolgende Verknüpfung des Logikwertes 1 vom Q-Ausgang des Flipflops 118 mit dem auf den positiven Übergang 100 (identisch mit dem positiven Übergang 812 in Fig. 8) folgenden Logikwert 1 der von der Hauptsteuereinheit 12 kommenden Nachricht, der auf den D-Eingang der Rücksetzschaltung 84 gegeben wird, daß das UND-Glied 122 am Ausgang S 7 einen Impuls mit dem Logikwert 1 erzeugt.
Der kurzzeitige Impuls des Logikwertes 1 vom Ausgang S 6 des UND-Gliedes 128 (Fig. 3) wird an den Eingang R des Synchronisierungsdetektors 85 gelegt und setzt diesen Detektor zurück, und das Signal des Logikwertes 1 vom Ausgang S 7, das dem E-Eingang des Synchronisierungsdetektors 85 angelegt wird, schaltet dessen Zähler ein, um mit dem Zählen der vom Anschluß 75 kommenden Taktimpulse zu beginnen. Wie bereits früher beschrieben, liefert der Synchronisierungsdetektor 85, wenn er auf seinem niedrigen Anfangszählwert steht, ein Fehlersignal mit dem Logikwert 1 am Ausgang S 9, und dieses Fehlersignal wird über das ODER-Glied 88 auf den Eingang R 1 der Rücksetzschaltung 84 gegeben. Überschreitet der zunehmende Zählwert im Synchronisierungsdetektor 85 einen bestimmten bekannten Minimalwert (Zählwerte unterhalb dieses Minimalwertes sind zu gering, um das Ergebnis eines gültigen Synchronimpulses zu sein), ändert sich der Ausgang S 9 auf den Logikwert 0 und bewirkt damit eine Rücksetzung des Flipflops 116. Das Flipflop 116 wird zurückgesetzt, weil das Glied 114, wenn der Ausgang S 9 nicht mehr den Logikwert 1 hat, zwei Signale mit dem Logikwert 0 empfängt, so daß die Rücksetzung des Flipflops 116 erfolgt.
Das Zählen der Taktimpulse im Synchronisierungsdetektor 85 geht so lange weiter, bis der negative Signalübergang 102 (Fig. 6) erscheint, der das Ende des Synchronimpulses in der Nachricht markiert.
Wenn sich das Nachrichtensignal nach dem negativen Übergang 102 auf den Logikwert 0 ändert, bewirkt dieser Logikwert über den Eingang D und das Glied 122 in Verbindung mit dem nächsten Taktimpuls am C-Eingang des Flipflops 118, daß dieses Flipflop zurückgesetzt wird, wie es weiter oben bei der Beschreibung der Fig. 4 und 5 bereits erläutert wurde. Da das Flipflop 116 vorher gesetzt worden ist, sperrt der resultierende Logikwert 1 am &wedgeq;-Ausgang dieses Flipflops das Glied 120, das ansonsten einen Logikwert 1 liefern könnte, um das Flipflop 118 gesetzt zu halten. Mit dem Zurücksetzen des Flipflops 118 ändert sich der Ausgang S 7 der Rücksetzschaltung 84 auf den Logikwert 0 und bleibt bis zum Ende der Nachricht auf diesem Wert.
Aus der Fig. 3 ist zu entnehmen, daß bei Rückkehr des Ausgangs S 7 auf den Logikwert 0 der Aktivierungsimpuls vom Synchronisierungsdetektor 85 weggenommen wird und daß der Synchronisierungsdetektor 85 die Zahl der Taktimpulse speichert, die vom Anschluß 75 während der Zeit eines Synchronimpulses der Nachricht geliefert werden. Die Länge dieses Synchronimpulses ist durch den Kristall 52 (Fig. 2) genau bestimmt und beträgt z. B. 2²/₃ T. Wenn also das Glied 81 Taktimpulse mit der Nominalfrequenz erzeugt, speichert der Synchronisierungsdetektor 85 einen Zählwert von 96 · 2²/₃ T, also den Zählwert 256. Unter diesen Bedingungen teilt der Synchronisierungsdetektor 85, der die Funktion eines Voruntersetzers erfüllt, die gespeicherte Zahl durch 2²/₃ und drückt daher einen Zählwert von 96 aus. Zur Erläuterung sei angenommen, daß der Takt mit einer niedrigeren als der normalen Frequenz läuft, so daß 60 Taktimpulse dem Zeitintervall T entsprechen und somit die Zahl 60 vom Synchronisierungsdetektor 85 ausgedrückt wird.
Der Voruntersetzer 86 und der Zeitgeber 87 werden durch jeden S 2-Impuls zurückgesetzt, der an den zugeordneten Eingängen R bzw. R 1 jedesmal erscheint, wenn ein negativer Signalübergang (einschließlich des Übergangs 102 in Fig. 6) im Signal "Eingang von Schiene" erscheint. Der Voruntersetzer 86 teilt jeden Zählwert, der im Synchronisierungsdetektor 85 ist, entweder durch 6 · 2²/₃ T (falls keine Voruntersetzung im Synchronisierungsdetektor 85 erfolgt) oder ansonsten durch 6.
Gilt das Beispiel, daß das Intervall T durch einen Zählwert von 60 dargestellt wird, dann erzeugt der Voruntersetzer 86 einen Impuls am Ausgang S 11 immer nach dem Empfang von jeweils zehn Taktimpulsen am C-Eingang. Der negative Signalübergang 102 veranlaßt die Bit-Zuweisungsschaltung 90, auf den Zählwert des ersten Adressenplatzes im Adressenspeicher 91 weiterzuschalten (z. B. auf den Zählwert 1). Dieser Zählwert wird am Ausgang S 12 geliefert.
Nach dem negativen Übergang 102 erzeugt der Zeitgeber 87 am Ausgang T 11 einen Impuls der Dauer ^T/₂. Die Impulse an den Ausgängen T 00, T 10, T 20 und T 21 werden ebenfalls erzeugt, haben jedoch zur betrachteten Zeit keine Bedeutung. Der T 11-Impuls schleust den am Eingangsanschluß 71 vorhandenen Logikwert in den von der Zuweisungsschaltung 90bestimmten Adressenspeicherplatz. Beim hier betrachteten Beispiel wird der Logikwert 1, der eine Eins in der Nachricht gemäß den Fig. 5 und 6 darstellt (vgl. Fig. 6, "Eingang von Schiene", Abschnitt 614), in den Adressenspeicherplatz 1 geschleust.
Der nächste negative Übergang (616 in Fig. 6) setzt über den Ausgang S 2 des Flankendetektors 82 den Voruntersetzer 86 und den Zeitgeber 87 wieder zurück und die Zuweisungsschaltung 90 auf den nächsten Zählwert 2. Eine Zeitspanne ^T/₂ danach schleust der T 11-Impuls den zu dieser Zeit am Anschluß 71 vorhandenen Logikwert in den Adressenspeicherplatz 2. Bei der hier betrachteten Nachricht handelt es sich um einen Logikwert 0, der eine Null darstellt.
Es sei nun angenommen, daß das zweite Adressenbit, wie es über die Anschlüsse 76 im Adressenspeicher 91 eingestellt ist, keine Null (wie in Fig. 5 gezeigt), sondern eine Eins ist. Dies zeigt an, daß die Nachricht nicht für diese spezielle SE-Einheit 16 bestimmt ist. In einem solchen Fall erzeugt der Adressenspeicher 91, nachdem die volle Adresse in der SE-Einheit 16 empfangen worden ist, an ihrem Ausgang S 14 einen Fehlerimpuls, der über das ODER- Glied 58 einen Rücksetzimpuls des Logikwertes 1 am R 1 -Eingang der Rücksetzschaltung 84 bewirkt. Wie aus Fig. 4 zu entnehmen ist, setzt der Impuls am R 1-Eingang das Flipflop 116. Bei gesetztem Flipflop 116 bewirkt der Logikwert 0, der am Eingangsanschluß 71 nach dem nächsten, den Beginn des Datenbits 1 markierenden negativen Übergang erscheint, in Verbindung mit dem Logikwert 0 am &wedgeq;-Ausgang des Flipflops 116, daß das NAND-Glied 120 aktiviert wird, um das Flipflop 118 zu setzen. Das Flipflop 118 erzeugt im gesetzten Zustand ein allgemeines Rücksetzsignal am Ausgang S 5. Somit nimmt die SE-Einheit 16 wieder einen Zustand ein, bei dem sie auf einen Synchronimpuls wartet. Die einzelnen positiven Signalübergänge, welche die verschiedenen Datenbits der gerade empfangenen Nachricht markieren, werden von der Rücksetzschaltung 84 jeweils als Beginn eines Synchronimpulses behandelt. Jedoch kommt nach jedem positiven Signalübergang der nächste negative Übergang schon so bald (entweder ^T/₃ oder 2^T/₃ später), daß der Impuls vom Ausgang S 9 des Synchronisierungsdetektors 85 konsistent vorhanden ist und die Rücksetzschaltung 84 im zurückgesetzten Zustand (Flipflops 116 und 118 gesetzt) hält, bis der nächste wirkliche Synchronimpuls erscheint.
Als nächstes sei angenommen, daß die 4-Bit-Adresse am Eingang D des Adressenspeichers 91 mit der an den Anschlüssen 76 verdrahteten Adresse übereinstimmt, so daß kein Fehlerimpuls am Ausgang S 14 erzeugt wird. Nachdem die vier Adressenbits in die vier Plätze des Adressenspeichers 91 eingeschrieben worden sind, werden die ersten acht Datenbits (11010010 in Fig. 5) in die ersten acht Plätze des Datenspeichers 92 eingeschrieben, wie sie von der Zuweisungsschaltung 90 über die Leitungen S 12 adressiert sind. Dies geschieht in der gleichen Weise wie die oben beschriebene Einschreibung der Adressenbits in den Adressenspeicher 91.
In der Fig. 7 sind Wellenformen dargestellt, die sich auf die Datenbits 8, 9 und 10 beziehen. Die oberste Wellenform ("Eingang von Schiene") der Fig. 7 ist ein auseinandergezogen dargestellter Teil der Fig. 5. Die Datenbits 9 und 10 (sowie die nicht gezeigten Bits 11 bis 16) gehören zur Information, die an acht der sechzehn Anschlüsse 77 von äußeren Informationsquellen (nicht dargestellt) empfangen werden. Die Information wird als Binärinformation in acht Plätzen des Datenspeichers 92 gespeichert, während die Nachricht (in Verbindung mit den Fig. 5 und 6 beschrieben) von der Hauptsteuereinheit 12 (Fig. 2) her empfangen wird.
Wenn der negative Übergang 702 am Anschluß 71 der Fig. 3 empfangen wird (was den Beginn des Datenbits 9 markiert), wird die Zuweisungsschaltung 90 auf den Zählwert 13 weitergerückt. Zu dieser Zeit sind vier Adressenbits und acht Datenbits, die dem neunten Datenbit vorangehen, zur SE- Einheit 16 gesendet worden. Das neunte und die folgenden Datenbits der Nachricht sollen von der SE-Einheit 16 zur Hauptsteuereinheit 12 gesendet werden. Wie bei den zur SE- Einheit gesendeten Adressen- und Datenbits werden der Voruntersetzer 86 und der Zeitgeber 87 durch den negativen Signalübergang 702 zurückgesetzt, der den Beginn des neunten Datenbits markiert. Diese Rücksetzung der Schaltungen 86 und 87 stellt die genaue zeitliche Lage der von der SE- Einheit abgesendeten Signale sicher. Wenn der Zählwert 13 (und höhere Zählwerte) von der Betriebsarten-Steuerschaltung 93 empfangen wird (um das Erscheinen des neunten und der folgenden Datenbits zu markieren), liefert diese Schaltung an ihrem Ausgang S 16 ein Signal mit Logikwert 1, um den Modulator 89 zu aktivieren.
Bei Empfang des Signals T 00 vom Zeitgeber 87 (das jedem negativen Signalübergang folgt), liefert der Modulator 89 an seinem Ausgang den Logikwert 0, ungeachtet des Wertes des Datenbits 9 (vgl. hierzu den Teil 712 der Wellenform "Ausgang zur Schiene" in Fig. 7). Zu dieser Zeit ist das Signal "Eingang von Schiene" ebenfalls auf dem Logikwert 0 (vgl. hierzu den Teil 730 der entsprechenden Wellenform in Fig. 7). Daher hat das kombinierte Signal auf der Schiene 16 den Logikwert 0 (vgl. den Teil 732 der Wellenform "Schiene kombiniert" in Fig. 7).
Nach dem Ende des Signalteils 730 (das heißt, während die Hauptsteuereinheit 12 eine hohe Impedanz für die Schiene 14 bildet), geht der Signalteil 712 weiter. Weil beim Beispiel nach Fig. 7 gerade ein Datenbit mit dem Wert Null vom Ausgang S 15 an den Modulator 89 übertragen wird, dauert der Logikwert 0 am Ausgang des Modulators 89 an, bis nach Empfang des negativen Übergangs 702 am Anschluß 71 eine Zeitspanne 2^T/₃ verstrichen ist. Zu diesem Zeitpunkt veranlaßt ein Signal vom Ausgang T 20 des Zeitgebers 87 den Modulator 89, den positiven Signalübergang 716 zu erzeugen und anschließend den Logikwert 1, wie es mit dem Teil 714 der Wellenform dargestellt ist. Der Logikwert 1 dauert an, bis nach Verstreichen einer Zeitspanne 5^T/₆ ab dem negativen Übergang 702 ein Signal am Ausgang T 21 des Zeitgebers erzeugt wird. Zum Zeitpunkt dieses Signals T 21 kehrt der Modulator 89 in einen Zustand hoher Ausgangsimpedanz zurück. Die Hauptsteuereinheit 12 geht nach Verstreichen einer Zeitspanne 3^T/₄ aus ihrem hochohmigen Zustand, um den Logikwert 1 auf der Schiene 14 zu erzeugen. Das Signal "Schiene kombiniert" auf der Schiene 14 hat daher nach dem positiven Übergang 716 für die Dauer ^T/₃ bis zum negativen Übergang 704 den Logikwert 1.
Wie bereits früher erwähnt wurde, kann sich trotz genauer Zeitsteuerung der zur SE-Einheit 16 von der Hauptsteuereinheit 12 gesendeten Signale die Taktfrequenz am Anschluß 75 ändern. Als Beispiel sei angenommen, daß sich, nachdem der Synchronisierungsdetektor 85 und der Voruntersetzer 86 die Anzahl der Taktimpulse pro Intervall T bestimmen, die Taktimpulsfrequenz beim Erreichen des neunten Datenbits vermindert hat. Unter diesen Umständen sind die Impulse T 20 und T 21 eine gegebene Länge später als 2^T/₃ bzw. 5^T/₆. Trotzdem kann der Betrieb richtig laufen, solange der Impuls T 20 bei oder vor dem Ablauf der Zeitspanne 3^T/₄ erscheint, wenn die Hauptsteuereinheit 12 die Sendung des Logikwertes 1 vor dem negativen Übergang 704 beendet, und solange der Impuls T 21 vor dem negativen Übergang 704 erscheint. Wenn umgekehrt nach Bestimmung der Anzahl von Taktimpulsen pro Zeitintervall T durch den Synchronisierungsdetektor 85 und den Voruntersetzer 86 der Fall eintritt, daß sich die Taktimpulsfrequenz während des Erscheinens des neunten Datenbits erhöht, dann erscheinen die Impulse T 20 und T 21 früher als nach 2^T/₃ bzw. 5^T/₆. In jedem der beiden Fälle (Erhöhung oder Verminderung der Taktfrequenz) läuft der Betrieb richtig, solange der Impuls T 20 nicht früher als ^T/₂ erscheint (so daß eine Unterscheidung zwischen einer Null und einer Eins möglich ist) und solange der Impuls T 21 nicht später als 3^T/₄ erscheint.
Der Betrieb beim Datenbit 10 ist der gleiche wie beim Datenbit 9, nur daß das Datenbit 10 eine Eins darstellt, so daß der Übergang des Modulators 89 vom Logikwert 0 auf den Logikwert 1 zu einem Zeitpunkt erfolgt (positiver Übergang 710), der um die Zeitspanne ^T/₃später als der den Beginn des Datenbits markierende negative Übergang 704 liegt (anstatt um eine Zeitspanne ²/₃ T später, wie es beim Datenbit 9 der Fall war).
Die Sendung der restlichen Datenbits 11 bis 16 (in Fig. 7 nicht dargestellt) erfolgt in der gleichen Weise, wie es vorstehend für die Datenbits 9 und 10 beschrieben wurde.
Der negative Übergang 510, der die Rückflanke des sechzehnten, gesendeten Bits markiert (ebenso wie die anderen, vorher beschriebenen negativen Übergänge, welche die Rückflanke der von der Hauptsteuereinheit 12 zur SE-Einheit 16 gesendeten Datenbits darstellen), wird vom Flankendetektor 82 erfaßt, wodurch die Bit-Zuweisungsschaltung 90 veranlaßt wird, auf ihren nächsten Wert weiterzuschalten, bei dem es sich um den Zählwert 21 handelt. Bei diesem Zählwert 21 erzeugt die Zuweisungsschaltung 90 einen Impuls mit hohem Logikwert an ihrem Ausgang S 13. Hierdurch gelangt ein hoher Logikwert zum Eingang R 1 der Rücksetzschaltung 84. Beim Fehlen des negativen Übergangs 510 (d. h. wenn die Pausezeit den Logikwert 1 führt, wie es gestrichelt in Fig. 5 gezeigt ist), liefert der Zeitgeber 87 an seinem Ausgang T 60 schließlich einen Impuls, der zum Eingang R 1 der Rücksetzschaltung 84 gelangt. Wie in den verschiedenen Wellenformen der Fig. 8 zu erkennen ist, bewirkt ein Impuls am Eingang R 1 der Rücksetzschaltung, daß die Flipflops 116 und 118 gesetzt werden, wodurch seinerseits die bereits weiter oben beschriebenen Aktionen ausgelöst werden.
Die acht Datenbits, die von einer SE-Einheit 16 zur Hauptsteuereinheit 12 gesendet werden, werden in den E/A-Puffern 62 (Fig. 2) empfangen, wie es in Verbindung mit der Arbeitsweise der SE-Einheit 16 beschrieben worden ist. Die Hauptsteuereinheit 12 prüft den Pegel, den das Signal auf der Multiplexschiene nach Verstreichen der Zeitspanne ^T/₂ nach denjenigen negativen Übergängen (Fig. 5) hat, die den Beginn der jeweils empfangenen Datenbits markieren. Falls das Datenbit nach der Zeitspanne ^T/₂ den Logikwert 0 hat, wird dies als Null aufgefaßt, und eine entsprechende Anzeige wird unter Steuerung durch den Mikroprozessor 54 im Randomspeicher 58 gespeichert. Wenn umgekehrt nach Ablauf einer Zeitspanne T 2 nach einem negativen Übergang die Schiene den Logikwert 1 führt, dann wird dies als Eins aufgefaßt, und eine entsprechende Anzeige wird im Randomspeicher 58 gespeichert.
Der Mikroprozessor ist so programmiert, daß er "weiß", mit welcher speziellen SE-Einheit 16 er gerade verbunden ist und welche spezielle Datenposition er gerade behandelt, wenn die ankommenden Datenbits von der SE-Einheit her empfangen werden. Der Mikroprozessor ist ferner so programmiert, daß er "weiß", welche SE-Einheit und welche spezielle Datenposition in dieser Einheit jedes einzelne Bit einer nachfolgenden Nachricht empfangen soll. Selbst wenn das die Datenbits liefernde Eingabegerät (z. B. ein Scheinwerferschalter) und das die Datenbits empfangende Gerät (z. B. die Scheinwerfer) mit derselben SE-Einheit verbunden sind, funktioniert die beschriebene Nachrichtenübertragung. Bei diesem Beispiel wird während einer ersten Nachrichtenübertragung ein Datenbit von der SE-Einheit 16 zur Hauptsteuereinheit 12 gesendet, um anzuzeigen, daß der Scheinwerferschalter eingeschaltet wurde. Dieses Datenbit wird an einem vorbestimmten Platz im Randomspeicher 58 gespeichert. Während einer nachfolgenden Nachrichtenübertragung wird zu einem bestimmten Zeitpunkt darin ein Datenbit von der Hauptsteuereinheit zur SE-Einheit übertragen und in einem gegebenen Platz des Datenspeichers 92 (Fig. 3) gespeichert. Dieser Speicherplatz ist mit dem Scheinwerferrelais verbunden, und das darin gespeicherte Datenbit veranlaßt das Relais, die Scheinwerfer einzuschalten. Dieser Prozeß läuft sehr schnell ab (in der Größenordnung von 25 Millisekunden), so daß es für einen Beobachter scheint, als ob die Scheinwerfer gleichzeitig mit der Einschaltung des Scheinwerferschalters aufleuchten.

Claims

1. Anlage zum Nachrichtenverkehr im Zeitmultiplex zwischen einer Hauptstation und einer Nebenstation, bei der die Hauptstation (12) eine erste Taktquelle (52) und eine Einrichtung (60) enthält, welche die erste Taktquelle zur Bestimmung eines Zeitintervalls der Dauer T benutzt, und die eine oder mehreren Nebenstationen Sende-Empfangseinheiten (SE-Einheiten 16) sind und jeweils eine zweite Taktquelle (81, R, C) und eine Zeitsteuereinheit (84, 85, 86, 87) enthalten, und zwischen der Hauptstation und den SE-Einheiten eine Datenleitung (14) zur Übertragung von Informationssignalen zwischen diesen Stationen vorgesehen ist, wobei die Hauptstation die Informationssignale in Form von Nachrichten mit einem einleitenden Synchronimpuls bekannter Dauer und einer Vielzahl nachfolgender Datenbits jeweils der Dauer T liefert und der die Datenbits enthaltende Teil jeder Nachricht einen ersten Abschnitt mit bei der Datenübertragung von der Hauptsteuereinheit zur SE-Einheit benutzten Datenbits und einen zweiten, Datenbits für die Übertragung von der SE-Einheit zur Hauptsteuereinheit beinhaltenden Abschnitt enthält, dadurch gekennzeichnet,
daß die Dauer der Synchronimpulse XT beträgt, wobei X eine bekannte Zahl größer als 1 ist,
und daß die SE-Einheit (16 in Fig. 3) in Abhängigkeit von der Dauer des Synchronimpulses von der zweiten Taktquelle ein Signal (T 00) erzeugt, das während des zweiten Abschnittes jeder Nachricht die Intervalle der Dauer T als Funktion der Taktfrequenz der zweiten Taktquelle zur Taktsteuerung der zu übertragenden Datenbits innerhalb der SE-Einheit markiert.

2. Anlage nach Anspruch 1, bei der in der Hauptstation eine Einrichtung (54, 62) vorgesehen ist, die in jeder der Nachrichten Darstellungen der Datenbits erzeugt, dadurch gekennzeichnet,
daß die Darstellung jedes Datenbits in dem ersten und zweiten Abschnitt der Nachricht einen ersten, einen zweiten und einen dritten Übergang zwischen jeweils einem ersten Spannungspegel (LL 1) und einem zweiten Spannungspegel (LL 0) enthält, wobei der erste und zweite Übergang (700, 702) vom ersten zum zweiten Spannungspegel erfolgt und der Abstand zwischen diesen beiden Übergängen gleich dem Intervall T ist und der zweite Übergang (702) eines Datenbits der erste Übergang des nächstfolgenden Datenbits ist,
und daß die Hauptstation bei jedem Datenbit des ersten Abschnittes zwischen dem jeweils ersten und zweiten Übergang den dritten Übergang (z. B. 708) vom zweiten auf den ersten Spannungspegel erzeugt, derart, daß jede Bitdarstellung aus einem vom ersten zum dritten Übergang reichenden Teil mit dem zweiten Spannungspegel und einem vom dritten zum zweiten Übergang reichenden Teil mit dem ersten Spannungspegel besteht und der dritte Übergang je nachdem, ob das betreffende Datenbit den Binärwert Eins oder Null hat, näher am ersten oder näher am zweiten Übergang liegt.

3. Anlage nach Anspruch 2, dadurch gekennzeichnet, daß zur Erzeugung der Datenbits des zweiten Abschnittes der von der SE-Einheit zur Hauptstation zu sendenden Nachricht ein Modulator (89) in der SE-Einheit vorgesehen ist, der für jedes Datenbit des zweiten Abschnittes den dritten Übergang (716) erzeugt, welcher je nach dem Wert des betreffenden Datenbits näher am ersten oder näher am zweiten Übergang liegt und dem ein sich über ein erstes Zeitintervall vom dritten Übergang zum ersten Übergang erstreckender Teil (712) mit dem zweiten Spannungspegel vorangeht, und dem ein sich über ein zweites Zeitintervall vom dritten Übergang zum zweiten Übergang erstreckender Teil (714) mit dem ersten Spannungspegel nachfolgt, wobei das erste und das zweite Zeitintervall abhängig von der Zeit T und der Frequenz der in der SE-Einheit befindlichen Taktquelle sind und
daß die Hauptstation als Teil der Darstellung jedes in dem zweiten Abschnitt enthaltenden Datenbits für die Dauer eines dritten Intervalls einen dem ersten Übergang (702) in Richtung auf den zweiten Übergang folgenden Teil (730) mit dem zweiten Spannungspegel und einen dem zweiten Übergang für die Dauer eines vierten Intervalls vorangehenden Teil mit dem ersten Spannungspegel aufweist, wobei das dritte und vierte Intervall von der Frequenz der in der Hauptstation enthaltenen Taktquelle abhängig sind und eine genügende Länge haben, um das zweite bzw. das erste Intervall zeitlich zu überlappen.

4. Anlage nach Anspruch 2, dadurch gekennzeichnet, daß innerhalb jeder der SE-Einheiten die Signale zur Markierung der Zeitintervalle T erzeugende Einrichtung
einen Zähler (innerhalb 85), der auf den Synchronimpuls der Nachricht und auf das zweite Taktsignal anspricht und die Perioden des zweiten Taktsignals während des Vorhandenseins des Synchronimpulses zählt und
eine Einrichtung (86, 87) enthält, die den so erhaltenen Zählwert durch X teilt, so daß die heruntergeteilte Zahl der Anzahl von Perioden der zweiten Taktimpulse innerhalb des Intervalls T entspricht.

5. Anlage nach Anspruch 4, dadurch gekennzeichnet, daß die die Signale zur Markierung der Zeitintervalle T erzeugende Einrichtung ferner
einen Teiler (86) zur weiteren Teilung der heruntergeteilten Zahl, um die Anzahl von Perioden der zweiten Taktimpulse innerhalb einer Zeitdauer zu erhalten, die ein Bruchteil Y des Intervalls T ist und
eine Zeitsteuereinrichtung (innerhalb 86) enthält, welche auf die dem Bruchteil Y und T entsprechende Zahl und auf den ersten Übergang jedes Datenbits anspricht, um in Abständen von jeweils T : Y nach jedem ersten Übergang eines Datenbits jeweils einen Zeitimpuls (S 11) zu erzeugen.

6. Anlage nach Anspruch 5, dadurch gekennzeichnet, daß die Einrichtung, die für jedes von der SE-Einheit zur Hauptstation zu sendende Datenbit ein Signal erzeugt, eine zusätzliche Markiereinrichtung (87) enthält, die aufgrund der im Abstand T : Y auftretenden Zeitimpulse die zeitliche Position jedes der dritten Übergänge relativ zum jeweils vorangehenden ersten Übergang markiert (bei T 11, T 20).

7. Anlage nach einem der vorhergehenden Ansprüche zur Kommunikation zwischen gesteuerten Geräten und steuernden Geräten in einem Fahrzeug, dadurch gekennzeichnet,
daß jede SE-Einheit (z. B. 16-1-1) mit einem oder mehreren gesteuerten Geräten (z. B. 24-1-1-1) verbunden ist, um diese Geräte selektiv zu steuern, und/oder mit einem oder mehreren steuernden Geräten (z. B. 30-1-1-16) verbunden ist, um von diesen Geräten Signale zu empfangen, die angeben, welche Aktion ein jeweils zugeordnetes gesteuertes Gerät durchführen soll;
daß die Hauptstation die Nachrichten der Reihe nach über die Datenleitung (z. B. 14-1 ) an die einzelnen mit dieser Einrichtung verbundenen SE-Einheiten überträgt, so daß innerhalb jeder betreffenden SE-Einheit die Zeitsteuereinrichtung auf das Synchronsignal jeder Nachricht und auf die in der betreffenden Einheit enthaltene zweite Taktquelle anspricht, um das Zeitsignal (T 00) zu erzeugen, welches die Intervalle T als Funktion der Frequenz der zweiten Taktquelle markiert.

8. Anlage nach Anspruch 7, dadurch gekennzeichnet, daß jede SE-Einheit eine Einrichtung (76) zur Voreinstellung einer eindeutigen Adresse und eine Vergleichseinrichtung (91) enthält, die auf die voreingestellte Adresse und auf eine in einem Abschnitt jeder der Nachrichten enthaltene Adresse anspricht, um die Annahme von Datenbits der Nachrichten an der betreffenden SE- Einheit zu steuern.

9. Anlage nach Anspruch 8, dadurch gekennzeichnet, daß jede SE-Einheit folgendes enthält:
einen Datenspeicher (92 in Fig. 3), der mit der Verbindungseinrichtung (über 71) und mit mindestens einem der gesteuerten Geräte (über 77) gekoppelt ist;
eine Zuweisungseinrichtung (90), die beim Fehlen eines Steuersignals (S 14) anspricht, welches von der Vergleichseinrichtung beim Fühlen einer Ungleichheit zwischen der voreingestellten Adresse und der in der Nachricht enthaltenen Adresse erzeugt wird, um in den Datenspeicher ausgewählte Datenbits einzuspeichern, die von der Hauptstation empfangen werden und ein Datenbit enthalten, um eines der mit der betreffenden SE-Einheit gekoppelten gesteuerten Geräte zu betätigen.

10. Anlage nach Anspruch 8, dadurch gekennzeichnet, daß jede SE-Einheit folgendes enthält:
einen Datenspeicher (92 in Fig. 3), der mit der Datenleitung (über 70) und mit mindestens einem der gesteuerten Geräte (über 77) gekoppelt ist;
eine Zuweisungseinrichtung (90), die beim Fehlen eines Steuersignals (S 14) anspricht, das von der Vergleichseinrichtung beim Fühlen einer Ungleichheit zwischen der voreingestellten Adresse und der in der Nachricht enthaltenen Adresse erzeugt wird, um in den Datenspeicher ausgewählte Datenbits einzuspeichern, die von den mit der betreffenden SE-Einheit gekoppelten steuernden Geräten empfangen werden, um zur Hauptstation gesendet zu werden.