DE2651125A1

DE2651125A1 - Verfahren zum flachaetzen der oberflaeche von halbleitern

Info

Publication number: DE2651125A1
Application number: DE19762651125
Authority: DE
Inventors: Kaoru Shinnou
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1975-11-10
Filing date: 1976-11-09
Publication date: 1977-05-18
Also published as: JPS5258376A; NL7612499A

Description

Verfahren zum Flachätzen der Oberfläche von Halbleitern
Die Erfindung bezieht sich auf ein Verfahren zum flachen Ätzen der Oberfläche eines Halbleiters, insbesondere auf ein Verfahren zum Abflachen der Halbleiteroberfläche durch Anwendung der chemischen Ätzung, wobei in der Oberfläche keine Kristalldefekte vorliegen sollen.
Zur Erläuterung des Standes der Technik und der Erfindung wird auf die Zeichnung verwiesen. Es zeigen: Fig. 1 den Querschnitt einer Halbleitervorrichtung zur Erläuterung der Schwierigkeiten beim herkömmlichen Abflachverfahren; Fig. 2 (a) bis Fig. 2 Querschnitte einer Halbleitervorrichtung während ver-(n) schiedener Schritte des erfindungsgemäßen Verfahrens zur Abflachung der Oberfläche eines Halbleiters gemäß einer Ausfüiirungsform der Erfindung; und Fig. 3 (a) bis 3 (c) Teilquerschnitte des wesentlichen Teils einer Halbleitervorrichtung während deren Herstellung zur Erluterun der Vorteile des erfindungsgemäßen Verfahrens.
Bei der Herstellung von Halbleitervorrichtungen wird die Oberfläche des Halbleitersubstrats oft abgeflacht oder geglättet. Beispielsweise werden normale lineare integrierte Schaltungselemente, belspielslçeise kleine Signaltransistoren und Leistungselemente oder Elemente mit hoher Durchbruchspannung auf einem einzigen Siliciumsubstrat gebildet. Gemäß Fig. 1 werden in den Bereichen des Siliciumsubstrats 1, in denen die Leistungselemente oder Elemente mit hoher Durchbruchspannung angeordnet werden sollen, Ausnehmungen 2 gebildet. Auf der Oberfläche des Siliciumsubstrats 1 einschließlich der Ausnehmungen 2 wird dann epitaktisch eine Siliciumschicht 3 aufgebracht. Die epitaktisch gewachsene Siliciumschicht 3 bildet, wenn die Ifristallisation nicht künstlich gesteuert wird, eine der Ausnehmung 2 entsprechende Ausnehmung 2', wie in Fig. 1 durch strich#urMtierte Linien angedeutet. Herkömmlicherweise wird die Oberfläche der Siliciumschicht 3 mechanisch durch Polieren der Oberfläche abgeflacht. Bein herkömmlichen mechanischen Polieren bilden sich jedoch Defekte in der Oberfläche der epitaktisch gewachsenen Siliciumschicht 3. Ferner ist die Stärke der Siliciumschicht 3 je nach dem Zustand der Oberfläche des Siliciumsubstrats 1 veränderlich, so daß die Ausbeute an guten Halbleitervorrichtungen schlecht wird. Außerdem kann das mechanische Polieren nicht in zufriedenstellender Weise an die Massenherstellung angepaßt werden. Es besteht daher ein Bedürfnis an einem Verfahren zur abflachung oder zum Glätten der Oberfläche eines Halbleiters ohne mechanisches Polieren.
Der Erfindung liegt die Aufgabe zugrunde, die Nachteile und Mängel des Standes der Technik zu beseitigen. Insbesondere soll ein Verfahren zum Flachstzen der Oberfläche eines Halbleiters mit darin vorgesehenen Ausnehmungen oder vertieften Bereichen angegeben werden, bei dem keine Kristalldefekte und dergleichen entstehen.
Erfindungsgemäß wird die Erscheinung ausgenutzt, daß die Ätzgeschwindigkeit bei Halbleitern von der Verunreinigungskonzentration des Halbleiters abhängt. Erfindungsgemäß wird auf der Oberfläche eines Halbleitersubstrats eine Halbleiterschicht mit einer Verunreinigungskonzentration gebildet, die höher ist als die des Halbleitersubstrats. Auf denjenigen Teilen der Oberfläche der Halbleiterschicht, die die Ausnehmungen und ihre Randbereiche bedecken, wird eine Maskenschicht gebildet. Das Halbleitersubstrat wird unter Benutzung der Maskenschicht als stzmaslçe geätzt und so die Oberfläche des Substrats abgeflacht oder geglättet.
Fig. 2(a) bis 2(n) zeigen in Schnittbildern die verschiedenen Schritte des erfindungsgemäßen Verfahrens zum Abflachen oder Polieren der Oberfläche einer epitaktisch gewachsenen Siliciumschicht zur Ausbildung von Elementen darin. Diese Verfahrensschritte sind Teil des Verfahrens zur Herstellung von linearen integrierten Schaltungen mit Elementen mit hoher Durchbruchspannung.
Schritt (a): Durch normale thermische Oxidation wird unter Behandlung der gesamten oberen Oberfläche eines p-leitenden Siliciumsubstrats 11 (z.B. Kristallebene (100)) ein starker Oxidfilm 4 von 0,8 bis 1,5 P gebildet. Schritt (b): die Bereiche 5 und 6 des Oxidfilms 4, an denen ein normales Element, beispielsweise ein kleiner Signaltransistor und ein Element mit hoher Durchbruchspanung angeordnet werden sollen, werden selektiv durch normale Fotoätzung weggeätzt.
Schritt (c): Das p-leitende Siliciumsubstrat ii wird durch thermische Oxidation leicht oxidiert, so daß ein dünner Oxidfilm von 0,2 bis 0,5 y Stärke auf den Bereichen der oberen Oberflache des Substrats 11 entsteht, aus dem die Bereiche 5 und 6 des Oxidfilms 4 entfernt sind. Schritt (d): Einer der dünnen Oxidfilme, nämlich der im Bereich 6 befindliche, wird durch Fotoätzung selektiv entfernt. Schritt (e): Die obere Oberfläche des Siliciumsubstrats 11 wird einer selektiven ätzung unterworfen, wobei der Oxidfilm 4 oder eine weiter darauf aufgebrachte lichtbeständige Schicht als atzSaske verwendet werden, so daß eine Ausnehmung oder Vertiefung 7 mit einer Tiefe von etwa 10 bis 15iii an der Stelle entsteht, an der das Element mit hoher Durchbruchspannung entstehen soll.
Diese Atzung wird in einem mit KOH (40 #~c) gefüllten Behälter bei 800G mit einer Atzgesciiftndigkeit von 1 µ/min ausgeführt. Schritt (f): Nach der Ausbildung der Vertiefung 7 wird der andere dünne Oxidfilm, der sich an der Stelle des normalen Elements befindet, durch Fotoätzung entfernt, so daß eine Öffnung eingeschnitten wird, durch die zur Ausbildung eines versenkten n+ -leitenden Bereichs eine Verunreinigung diffundiert werden kann. Durch Verwendung des Siliciunoxidfilms 4 kann die Maske 4' zur n -DifÎusion gebildet werden.
Schritt (g):Es wird eine n-leitende Verunreinigung, beispielsweise Phosphor, in die obere Oberfläche des p-leitenden Siliciumsubstrats 11 eindiffundiert; es entstehen versenkte-Bereiche 8a und 8b. Schritt (h): Die Maske 4' zur +-Diffusion wird vom Siliciumsubstrat 11 entfernt.
Schritt (i): Auf das so behandelte Siliciumsubstrat 4 wird eine n-leitende epitaktisch aufgebrachte Siliciumschicht 9 mit einer Starke von 15 bis 50 µ und einem spezifischen widerstand von 5 bis 50 Ohm cm aufgebracht. Bei diesem Verfahrensschritt hat die n-leitende epitaktisch aufgebrachte Siliciumschicht 9 eine Vertiefung 13 die der Vertiefung 7 entspricht. Der nächste Schritt wird ausgeführt, um die Entstehung einer solchen Vertiefung zu verhindern und die Oberfläche der n-leitenden epitaktisch aufgebrachten Siliciumschicht 9 abzuflachen. Schritt (j): In die gesamte Oberfläche der Siliciumschicht 9 wird durch thermische Diffusion Phosphor eindiffundiert, so daß eine n+-leitende Schicht 10 von etwa 2 µ Stärke mit hoher Verunreinigungskonzentration in der Oberfläche der Schicht 9 entsteht. Während der thermischen Diffusion bildet sich in der Oberfläche der n+ -leitenden Schicht 10 mit hoher Verunreinigungskonzentration ein dünner Oxidfilm (SiO2) 12 von 0,2 bis 0,5 y Stärke. Schritt (k): Der Oxidfilm 12 sollte nun durch Fotoatzung selektiv entfernt werden. Bei dieser Fotoätzung ist es wesentlich, daß ein Teil oder Bereich 12' des Oxidfilms 12 derart stehenbleibt, daß er die Oberfläche der Vertiefung 13 und deren Randoberfleche (z.B. etwa 2 bis 5 y) abdeckt. Schritt (l): Die n-leitende epitaktisch auzgebrachte Siliciumschicht 9 und die darüberliegende n+ -leitende Schicht 10 mit hoher Vervmreinigungskonzentration werden mit einer htzlösurg, die hauptsächlich aus HF, HNO wld CH3GOOH besteht, geätzt, wobei der restliche Teil 12' des Oxidfilms 12 als Iitzmaske verwendet wird. Hierbei ist die Ätzgeschwindigkeit im Bereich der Schicht 10 außerhalb des Umfangsbereiches A des Oxidfilms 12 höher als im Bereich innerhalb des Umfangs A, so daß mit fortschreitender Ätzung die Schicht 10 und der Teil der n-leitenden epitaktisch aufgebrachten Siliciumschicht 9 oberhalb der strichpunktierten Linie in Fig. 2(k) fast entfernt werden kann.
Schritt (m): Der Oxidfilm 12' wird weggeätzt. Schritt (n): Die Oberfläche der durch die vorherige Ätzung vorbereiteten Schicht 9 wird schwach geätzt. Da hierbei die n -leitende Schicht 10 mit hoher Verunreinigungskonzentration bevorzugt geätzt wird, entsteht ein schwacher aktiver Bereich 9', in dem die gewünschten Elemente ausgebildet werden können.
Zur Verdeutlichung des Effekts der Ausbildung der n+-leitenden Schicht 10 wird das durch die Ausbildung der n+-leitenden Schicht 10 begleitete Ätzergebnis verglichen mit dem Ätzergebnis ohne die Ausbildung dieser Schicht. Hierzu wird auf Fig. 3(a)- bis 3(c) hingewiesen, in denen die gleichen Bezugszeichen verwendet werden wie in Fig. 2.
Fig. 3(a) zeigt, wie die Halbleiterschicht 9 (und die + leitende Schicht 10) beim Tiefätzen weggeätzt werden.
Die ausgezogene Linie a und die gestrichelte Linie b sind Ätz-Grenzlinien, wenn die n+ -leitende Schicht vorgesehen bzw. nicht vorgesehen wird. Oberhalb dieser Linien wird nämlich die Halbleiterschicht weggeätzt.
Fig. 3(b) zeigt, wie die Halbleiterschicht 9 (und die n -leitende Schicht 10) weggeätzt werden, wenn flachgeätzt wird.
Fig. 3(c) zeigt das Ergebnis, wenn nach dem Ätzprozeß auch die Isolierschicht 12' geätzt wird.
Wie sich aus Fig. 3(a) bis 3(c) ergibt, ist die beim Ätzen entstehende Querschnittsform unterschiedlich, je nachdem, ob die n+-leitende Schicht vorgesehen wird oder nicht.
Wird ohne leitende Schicht 10 geätzt, so ist der Vorsprung in Fig. 3(c) größer, wodurch der folgende Ätzprozeß zur Abflachung der Oberfläche der Halbleiterschicht 9 erschwert wird. Beispielsweise wird die Zeit zum Ätzen und das Abflachen selbst länger.
Innerhalb des Rahmens der Erfindung sind vielerlei Abwandlungen und Abweichungen vom beschriebenen bevorzugten Ausführungsbeispiel möglich. Beispielsweise können die Leitfähigkeitstypen des Halbleitersubstrats und der darüberliegenden Halbleiterschicht mit hoher Verunreinigungskonzentration einander entgegengesetzt sein; die Ausbildung der Schicht ist jedoch bei gleichem Leitfähigkeitstyp leichter, d.h., swe nimmt weniger Zeit in Anspruch. Wesentlich ist lediglich, daß die Verunreinigungskonzentration der über der Halbleiterschicht 9 liegenden Halbleiterschicht 10 höher ist als die der Halbleiterschicht 9, d.h., die Ätzgeschwindigkeit der Schicht 10 sollte größer sein als die der Schicht o. Als derartige Schicht kann auch eine durch Ionenimplantation, thermische Diffusion oder eine durch chemische Dampfabscheidung gebildete Phosphosilicatglasschicht mit hoher Ätzgeschwindigkeit verwendet werden. Ein Film aus einer Siliciumverbindung wie SiO2 oder Si3N4, ein licntbeständiger Film oder ein Film aus Harz, beispielsweise Polyimid, kann als Ätzmaske verwendet werden, wenn das Halbleitersubstrat aus Silicium besteht.
Das erfindungsgemäße Verfahren hat hauptsächlich die folgenden Vorteile: 1. Da auf der Oberfläche des Halbleitersubstrats mit einer darin vorgesehenen Ausnehmung eine Halbleiterschicht gebildet wird, die Verunreinigungskonzentration der Schicht höher ist als die des Halbleiters und da die in der Schicht gebildete, der Vertiefung entsprechende Vertie- -fung durch eine Maskenschicht abgedeckt wird, entsteht eine gesteuerte Differenz der Ätzgeschwindigkeiten, so daß die sich ergebende Oberfläche abgeflacht oder geglättet werden kann. Da weiter ein chemisches Ätzverfahren angewendet wird, werden die sonst beim herkömmlichen mechanischen Polieren entstehenden Kristalldefek-te vermieden.
2. Da die Ätzgeschwindigkeiten der Halbleiterschicht und der darüberliegenden Schicht mit hoher Verunreinigungskonzentration durch Einstellung der Verunreinigungskonzentrationen beider Halbleiterschichten leicht gesteuert werden können (üblicherweise durch Einstellung der Verunreinigungskonzentration der darüberliegenden oder oberen Schicht), kann die sich ergebende Oberfläche genau abgeflacht werden.
3. Da die Oberfläche des Halbleiters abgeflacht oder geglättet werden kann, wird durch das erfindungsgemäße Verfahren die Integrationsdichte der in der Oberfläche gebildeten Elemente erhöht. Darüberhinaus können die elektrischen Eigenschaften jedes Elements verbessert werden, da die sich ergebende Oberfläche nur wenige Kristalldefekte aufweist.
L e e r s e i t e

Claims

P a t e n t a n s p r ü c h e Patenta pff ü c 1 . Verfahren zum Flachätzen einer Oberfläche einer ersten Halbleiterschicht mit einer in deren Oberfläche vorgesehenen Vertiefung, dadurch g e k e n n z e i c h n e t, daß auf der ersten Halbleiterschicht eine zweite Naibleiterschicht ausgebildet wird, deren At'zgeschwindigkeit höher ist als die der ersten Halbleiterschicht und die eine der Vertiefung entsprechende Vertiefung aufweist, daß auf einer Oberfläche der Vertiefung der zweiten Halbleiterschicht und ihrem Umfangsbereich ein Isolierfilm ausgebildet wird, und daß die erste und die zweite Halbleiterschicht unter Verwendung des Isolierfilms als Ätzmaske geätzt werden.
2. Verfahren nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß der Isolierfilm entfernt und die erste und die zweite Halbleiterschicht geätzt werden.
3. Verfahren nach Anspruch 1, dadurch g e k e n nz e- i c h n e t, daß die Ätzgeschwindigkeit im Bereich der Halbleiterschichten außerhalb des Umfanges des Isolierfilms größer ist als in den Bereichen der Halbleiterschichten innerhalb des Umfanges.
4. Verfahren nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß die zweite Halbleiterschicht eine höhere Verunreinigungskonzentration aufweist als die erste Halbleiterschicht.
5. Verfahren nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß die Leitfahigkeitstypen der Halbleiterschichten einander gleich sind.
6. Verfahren nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß die Leitfähigkeitstypen der Halbleiterschichten einander entgegengesetzt sind.
7. Verfahren nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß die zweite Halbleiterschicht aus einer Diffusionsschicht besteht, die durch thermische Diffusion oder Ionenimplantation gebildet ist.
3. Verfahren nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß die zweite Halbleiterschicht aus einer durch chemische Dampfabscheidung hergestellten Phosphosilicatglasschicht besteht.
9. Verfahren nach Anspruch 1, dadurch g e k e n nz e-i c h n e t, daß die erste Halbleiterschicht aus einer n-leitenden epitaktisch aufgebrachten Siliciumschicht und die zweite Halbleiterschicht aus einer durch Diffusion von Phosphor hergestellten Schicht besteht.
10. Verfahren nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß, wenn die Halbleiterschicht aus Si besteht, der Isolierfilm aus SiO2, Si einem lichtbeständigem Film oder einem Film aus Polyimidharz besteht.
11. Verfahren nach Anspruch 8, dadurch g e k e n-nz e i c h n e t, daß die Halbleiterschichten durch eine Ätzlösung geätzt werden, die HF, HIN03 und CH3COOH enthält.
12. Verfahren nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß der Isolierfilm aus der Vertiefung um 2 bis 5 ju nach außen reicht.